專利名稱：一種跳頻電臺性能測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
一種跳頻電臺性能測試系統(tǒng)
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種通信電臺的測試系統(tǒng)，具體涉及一種跳頻電臺性能測試系統(tǒng)，屬于跳頻通信技術(shù)。
背景技術(shù)：
跳頻電臺性能的檢測是通信電臺維修檢測的重要技術(shù)指標(biāo)。在現(xiàn)有技術(shù)中，對通信電臺的測試，仍采用過去傳統(tǒng)的檢測手段(如語音測試)和設(shè)備，只能對電臺的基本指標(biāo)，如功率、載波頻率等進(jìn)行測試。但對跳頻性能參數(shù)，如跳頻電臺的跳頻頻率、跳頻速率和駐留時(shí)間、同步性能等技術(shù)指標(biāo)，目前還沒有有效的測試手段和檢測設(shè)備。因此，為解決上述技術(shù)問題，確有必要提供一種具有改良結(jié)構(gòu)的跳頻電臺性能測試系統(tǒng)，以克服現(xiàn)有技術(shù)中的所述缺陷。

實(shí)用新型內(nèi)容為解決上述問題，本實(shí)用新型的目的在于提供一種能對跳頻性能參數(shù)和同步性能指標(biāo)進(jìn)行檢測的跳頻電臺性能測試系統(tǒng)。
為實(shí)現(xiàn)上述目的，本實(shí)用新型采取的技術(shù)方案為:一種跳頻電臺性能測試系統(tǒng)，其包括跳頻信號高速采集單元、跳頻信號譜估算單元以及跳頻電臺同步性能測試單元；其中，所述跳頻信號高速采集單元分別和跳頻信號譜估算單元、跳頻電臺同步性能測試單元連接。本實(shí)用新型的跳頻電臺性能測試系統(tǒng)進(jìn)一步設(shè)置為:所述跳頻信號高速采集單元包括AD轉(zhuǎn)換模塊、時(shí)鐘模塊、DA轉(zhuǎn)換模塊、數(shù)據(jù)綜合處理模塊以及實(shí)時(shí)大容量存儲模塊；其中，所述時(shí)鐘模塊分別連接至AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊和數(shù)據(jù)綜合處理模塊上；所述AD轉(zhuǎn)換模塊、數(shù)據(jù)綜合處理模塊和DA轉(zhuǎn)換模塊依次連接；所述數(shù)據(jù)綜合處理模塊和實(shí)時(shí)大容量存儲模塊連接。本實(shí)用新型的跳頻電臺性能測試系統(tǒng)進(jìn)一步設(shè)置為:所述AD轉(zhuǎn)換模塊上連接有一觸發(fā)源模塊。本實(shí)用新型的跳頻電臺性能測試系統(tǒng)還設(shè)置為:所述數(shù)據(jù)綜合處理模塊采用FPGA芯片。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下有益效果:1.本實(shí)用新型的跳頻電臺性能測試系統(tǒng)具有采樣速度快、存儲容量大且數(shù)據(jù)處理效率高等諸多優(yōu)點(diǎn)。2.本實(shí)用新型的跳頻電臺性能測試系統(tǒng)將某電臺發(fā)送的射頻信號直接采集存儲下來，作為某電臺同步性能測試的標(biāo)準(zhǔn)信號源，用于電臺同步性能測試，不必為每種跳頻電臺配備一個(gè)性能完好的同型號標(biāo)準(zhǔn)跳頻電臺進(jìn)行同步性能測試。

[0012]圖1是本實(shí)用新型的跳頻電臺性能測試系統(tǒng)的原理圖。圖2是圖1中的跳頻信號高速采集單元的原理圖。
具體實(shí)施方式請參閱說明書附圖1所示，本實(shí)用新型為一種跳頻電臺性能測試系統(tǒng)，其由跳頻信號高速采集單元1、跳頻信號譜估算單元2以及跳頻電臺同步性能測試單元3等幾部分組成。其中，所述跳頻信號高速采集單元I分別和跳頻信號譜估算單元2、跳頻電臺同步性能測試單元3連接，并為跳頻信號譜估算單元2和跳頻電臺同步性能測試單元3工作提供數(shù)據(jù)。所述跳頻信號高速采集單元I由AD轉(zhuǎn)換模塊11、時(shí)鐘模塊12、DA轉(zhuǎn)換模塊13、數(shù)據(jù)綜合處理模塊14以及實(shí)時(shí)大容量存儲模塊15等幾部分組成。所述AD轉(zhuǎn)換模塊11為采集速率高達(dá)lGSa/S的8位高速AD轉(zhuǎn)換模塊11，其上設(shè)有雙通道射頻信號輸入端17，使系統(tǒng)具有較高的采集速率。所述AD轉(zhuǎn)換模塊11上連接有一觸發(fā)源模塊16，該觸發(fā)源模塊16可對系統(tǒng)采集的觸發(fā)方式進(jìn)行控制。所述時(shí)鐘模塊12分別連接至AD轉(zhuǎn)換模塊11、DA轉(zhuǎn)換模塊13和數(shù)據(jù)綜合處理模塊14上。該時(shí)鐘模塊12用于對信號采樣頻率進(jìn)行控制。所述AD轉(zhuǎn)換模塊11、數(shù)據(jù)綜合處理模塊14和DA轉(zhuǎn)換模塊13依次連接。所述數(shù)據(jù)綜合處理模塊14和實(shí)時(shí)大容量存儲模塊15連接。AD轉(zhuǎn)換模塊11輸出的數(shù)據(jù)首先通過數(shù)據(jù)綜合處理模塊14處理，并以 實(shí)時(shí)方式高速存儲在深度為4G字節(jié)的實(shí)時(shí)大容量存儲模塊15上。所述數(shù)據(jù)綜合處理模塊14采用FPGA主控芯片，經(jīng)過其處理后的信號輸送至DA轉(zhuǎn)換模塊13。FPGA主控芯片包括寫入和讀出控制電路，采用直接訪問的指針轉(zhuǎn)儲方式實(shí)現(xiàn)數(shù)據(jù)的寫入和讀出，大大提高了控制效率和采集數(shù)據(jù)傳輸通過率。于所述DA轉(zhuǎn)換模塊13上設(shè)有雙通道射頻信號輸出端18，通過雙通道射頻信號輸出端18將信號輸送出。所述跳頻信號譜估算單元2采用AR模型譜估計(jì)算法，從而準(zhǔn)確地估計(jì)出跳頻信號的瞬時(shí)頻率。所述跳頻電臺同步性能測試單元3將某標(biāo)準(zhǔn)電臺發(fā)送的射頻信號直接采集存儲在實(shí)時(shí)大容量存儲模塊15，作為某電臺同步性能測試的標(biāo)準(zhǔn)信號源，在進(jìn)行電臺同步性能測試時(shí)直接以射頻信號方式發(fā)射出來，由被測電臺來接收。在這種方式的測試中，只要被測電臺的參數(shù)設(shè)置與標(biāo)準(zhǔn)電臺的參數(shù)一致，就能夠完成跳頻電臺同步性能的測試。以上的具體實(shí)施方式
僅為本創(chuàng)作的較佳實(shí)施例，并不用以限制本創(chuàng)作，凡在本創(chuàng)作的精神及原則之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本創(chuàng)作的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種跳頻電臺性能測試系統(tǒng)，其特征在于:包括跳頻信號高速采集單元、跳頻信號譜估算單元以及跳頻電臺同步性能測試單元；其中，所述跳頻信號高速采集單元分別和跳頻信號譜估算單元、跳頻電臺同步性能測試單元連接。
2.如權(quán)利要求1所述的跳頻電臺性能測試系統(tǒng)，其特征在于:所述跳頻信號高速采集單元包括AD轉(zhuǎn)換模塊、時(shí)鐘模塊、DA轉(zhuǎn)換模塊、數(shù)據(jù)綜合處理模塊以及實(shí)時(shí)大容量存儲模塊；其中，所述時(shí)鐘模塊分別連接至AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊和數(shù)據(jù)綜合處理模塊上；所述AD轉(zhuǎn)換模塊、數(shù)據(jù)綜合處理模塊和DA轉(zhuǎn)換模塊依次連接；所述數(shù)據(jù)綜合處理模塊和實(shí)時(shí)大容量存儲模塊連接。
3.如權(quán)利要求2所述的跳頻電臺性能測試系統(tǒng)，其特征在于:所述AD轉(zhuǎn)換模塊上連接有一觸發(fā)源模塊。
4.如權(quán)利要求3所述的跳頻電臺性能測試系統(tǒng)，其特征在于:所述數(shù)據(jù)綜合處理模塊采用FPGA芯片 。
專利摘要本實(shí)用新型涉及一種跳頻電臺性能測試系統(tǒng)，其包括跳頻信號高速采集單元、跳頻信號譜估算單元以及跳頻電臺同步性能測試單元；其中，所述跳頻信號高速采集單元分別和跳頻信號譜估算單元、跳頻電臺同步性能測試單元連接。本實(shí)用新型的跳頻電臺性能測試系統(tǒng)能對跳頻性能參數(shù)和同步性能指標(biāo)進(jìn)行檢測，填補(bǔ)了跳頻電臺性能測試設(shè)備的空白。
文檔編號H04B1/713GK203151487SQ201320178749
公開日2013年8月21日 申請日期2013年4月11日 優(yōu)先權(quán)日2013年4月11日
發(fā)明者呂軍, 李彤, 王維鋒, 龔堯莞, 唐銀輝 申請人:中國人民解放軍裝甲兵工程學(xué)院