專利名稱：多制式數(shù)字預(yù)失真系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及預(yù)失真處理技術(shù)，特別是涉及一種多制式數(shù)字預(yù)失真系統(tǒng)。
背景技術(shù)：
在無(wú)線通信領(lǐng)域，預(yù)失真處理技術(shù)因其提高了功放的效率，降低了生產(chǎn)和運(yùn)營(yíng)成本，越來(lái)越受到運(yùn)營(yíng)商的青睞并得到了廣泛的應(yīng)用。在DPD (Digital Pre-Distortional,數(shù)字預(yù)失真)系統(tǒng)中，反饋鏈路是其最重要的組成部分，利用DH)模塊去統(tǒng)計(jì)從天線耦合回來(lái)的反射功率的大小以檢查駐波，是目前檢查精度較高，較具成本優(yōu)勢(shì)的檢測(cè)技術(shù)。隨著無(wú)線通信技術(shù)的發(fā)展，多種制式共同應(yīng)用在我們的生活中也得到了越來(lái)越大·的應(yīng)用，其中，多制式的帶有Dro系統(tǒng)的射頻發(fā)射模塊為用戶提供了體積更小，價(jià)格更有的覆蓋方式，但由于系統(tǒng)的多制式應(yīng)用，Dro系統(tǒng)的反饋鏈路設(shè)計(jì)也將變得更加繁瑣。對(duì)于現(xiàn)有的多制式Dro系統(tǒng)，在其反饋鏈路中，反饋信號(hào)通過(guò)各種制式的功放耦合器耦合至Dro模塊上，反射信號(hào)通過(guò)各制式的反向信號(hào)分離耦合四端口網(wǎng)絡(luò)連接至DPD模塊上，每種制式的下行信號(hào)采用均采用對(duì)應(yīng)的Dro模塊進(jìn)行處理，并且對(duì)應(yīng)各自的反饋通路和反射通路，即每個(gè)下行信號(hào)的反饋鏈路都需要設(shè)計(jì)一條反饋通路和反射通路。在申請(qǐng)?zhí)枮?01010124627. x的《射頻拉遠(yuǎn)系統(tǒng)中基于基帶功率統(tǒng)計(jì)的駐波檢測(cè)系統(tǒng)及方法》的專利申請(qǐng)中，公開(kāi)了一種將反饋通路與反射通路通過(guò)單刀雙擲開(kāi)關(guān)進(jìn)行復(fù)用的技術(shù)，該技術(shù)對(duì)反饋鏈路中的反饋通路和反射通路進(jìn)行復(fù)用，從而達(dá)到了減少反饋鏈路中通路數(shù)量的目的，但在多制式的系統(tǒng)中，該技術(shù)仍然要為每種制式的下行通路設(shè)計(jì)至少一個(gè)復(fù)用的反饋通路和反射通路，當(dāng)系統(tǒng)的制式較多時(shí)，過(guò)多的反饋通路和反射通路設(shè)計(jì)必然會(huì)導(dǎo)致的系統(tǒng)體積偏大、而且成本較高。

實(shí)用新型內(nèi)容基于此，有必要針對(duì)現(xiàn)有的多制式數(shù)字預(yù)失真系統(tǒng)中反饋通路\反射通路冗余繁復(fù)，反饋通路和反射通路過(guò)多而造成的系統(tǒng)體積大、成本高的問(wèn)題，提供一種多制式數(shù)字預(yù)失真系統(tǒng)?！N多制式數(shù)字預(yù)失真系統(tǒng)，包括至少兩個(gè)不同制式的下行通路，與所述下行通路連接的Dro模塊，還包括微處理器單元、多路復(fù)用器和射頻處理電路；所述微處理器單元與所述多路復(fù)用器連接；所述多路復(fù)用器的輸入端連接所述下行通路的反饋通道和反射通道，輸出端通過(guò)所述射頻處理電路與所述Dro模塊連接。上述多制式數(shù)字預(yù)失真系統(tǒng)，通過(guò)微處理器單元控制多路復(fù)用器，從下行通路的反饋通道和反射通道中選擇接通一個(gè)反饋通道或反射通道至射頻處理電路，由一個(gè)射頻處理電路對(duì)反饋信號(hào)或反饋信號(hào)進(jìn)行射頻處理；整個(gè)多制式系統(tǒng)的反饋鏈路復(fù)用一個(gè)射頻處理電路，大大地減小了系統(tǒng)的設(shè)計(jì)難度和節(jié)省了系統(tǒng)的空間，降低了成本，特別是在制式越多的情況下，將可以使得系統(tǒng)設(shè)計(jì)的體積降至最最低，進(jìn)一步降低系統(tǒng)的成本。
圖I為本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例一的結(jié)構(gòu)示意圖；圖2為實(shí)施例一的多制式數(shù)字預(yù)失真系統(tǒng)的采樣順序示意圖；圖3為射頻處理電路實(shí)施例的結(jié)構(gòu)示意圖；圖4為本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例二的結(jié)構(gòu)示意圖；圖5為實(shí)施例二的多制式數(shù)字預(yù)失真系統(tǒng)的采樣順序示意圖；圖6為本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例三的結(jié)構(gòu)示意圖。
具體實(shí)施方式
·[0017]
以下結(jié)合附圖對(duì)本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)的具體實(shí)施方式
作詳細(xì)描述。實(shí)施例一參見(jiàn)圖I所示，圖I為本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖，包括至少兩個(gè)不同制式的下行通路，如圖中的下行通路1、(N彡2)，一個(gè)Dro模塊，多路復(fù)用器和射頻處理電路和微處理器單元；其中，微處理器單元與多路復(fù)用器連接；多路復(fù)用器的輸入端連接下行通路的反饋通道和反射通道，輸出端通過(guò)射頻處理電路與Dro模塊連接。在一個(gè)實(shí)施例中，微處理器單元根據(jù)設(shè)定的采樣順序，輸出控制信號(hào)至多路復(fù)用器，多路復(fù)用器根據(jù)該控制信號(hào)，從下行通路的反饋通道或反射通道中選擇對(duì)應(yīng)的通道接通至射頻處理電路，射頻處理電路對(duì)所接通的通道的反饋信號(hào)或反射信號(hào)進(jìn)行射頻處理后輸入至Dro模塊。對(duì)于多制式的系統(tǒng)來(lái)說(shuō)，DPD模塊對(duì)每種制式的信號(hào)進(jìn)行DH)運(yùn)算時(shí)所需的時(shí)間間隔是確定的，即系統(tǒng)必須在該時(shí)間間隔內(nèi)對(duì)反饋信號(hào)和反射信號(hào)進(jìn)行至少一次采樣，此時(shí)可以設(shè)定包括不同制式的下行通路的反饋信號(hào)和反射信號(hào)的采樣順序，在滿足上述所需的時(shí)間間隔內(nèi)，對(duì)反饋信號(hào)和反射信號(hào)進(jìn)行至少一次采樣。例如，如圖2所示，圖2為多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例的采樣順序示意圖；可以設(shè)定如下采樣順序“制式I反饋信號(hào)一制式I反射信號(hào)一制式2反饋信號(hào)一制式2反射信號(hào)一制式3反饋信號(hào)一制式3反射信號(hào)”；上述采樣順序表示采樣的一個(gè)周期，前后兩次同一制式的反饋信號(hào)或反射信號(hào)之間的時(shí)間間隔小于或等于Dro運(yùn)算時(shí)所需的最大時(shí)間間隔，如制式I采樣最大時(shí)間間隔為tl，制式2采樣最大時(shí)間間隔為t2，制式3采樣最大時(shí)間間隔為t3。在一個(gè)實(shí)施例中，對(duì)于微處理器單元,可以采用單片機(jī)、DSP (Digital SignalProcessing,數(shù)字信號(hào)處理)芯片、FPGA (Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列)芯片等。在一個(gè)實(shí)施例中，多路復(fù)用器采用工作方式為時(shí)分復(fù)用的數(shù)據(jù)選擇器，該數(shù)據(jù)選擇器導(dǎo)通差損小、切換響應(yīng)速度快、可切換次數(shù)足夠大，能夠?qū)崿F(xiàn)根據(jù)控制信號(hào)快速、準(zhǔn)確地選擇通道的功能。[0028]在一個(gè)實(shí)施例中，如圖3所示，圖3為射頻處理電路實(shí)施例的結(jié)構(gòu)示意圖；包括依次連接的混頻器、放大器、濾波器以及模數(shù)轉(zhuǎn)換器；其中，混頻器連接多路復(fù)用器的輸出端，模數(shù)轉(zhuǎn)換器連接Dro模塊，上述各個(gè)元器件采用寬帶器件，可以適應(yīng)對(duì)不同帶寬的信號(hào)的處理。利用本實(shí)用新型的技術(shù)，在一個(gè)有N種制式相應(yīng)的下行信號(hào)有2N路反饋\反射信號(hào)通路的系統(tǒng)中，通過(guò)微處理器單元控制多路復(fù)用器將這2N路信號(hào)進(jìn)行時(shí)分復(fù)用，將選擇接通的信號(hào)通過(guò)唯一的射頻處理電路進(jìn)行射頻處理，無(wú)論系統(tǒng)制式有幾種，射頻處理電路只需要一個(gè)，從而可以大大減小了系統(tǒng)的體積空間、設(shè)計(jì)難度和節(jié)省了大量成本。實(shí)施例二 參見(jiàn)圖4所示，圖4為本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖，本實(shí)施例的多制式數(shù)字預(yù)失真系統(tǒng)的微處理器單元還連接Dro模塊。在一個(gè)實(shí)施例中，DPD模塊采樣過(guò)程的配置參數(shù)傳輸至微處理器單元，微處理器單元根據(jù)上述配置參數(shù)設(shè)定采樣順序，輸出控制信號(hào)至多路復(fù)用器選擇接通對(duì)應(yīng)的通道；微處理器單元通過(guò)獲取Dro模塊采樣過(guò)程的配置參數(shù)，可以檢測(cè)到下行信號(hào)的功率變化狀態(tài)，并根據(jù)功率變化狀態(tài)來(lái)設(shè)置可以動(dòng)態(tài)調(diào)整的采樣順序。例如，當(dāng)檢測(cè)到制式I的下行信號(hào)的功率變化劇烈時(shí)，此時(shí)Dro模塊對(duì)制式I需要進(jìn)行比較頻繁的采樣，則可以在設(shè)定的采樣順序中，增加對(duì)制式I反饋信號(hào)和反射信號(hào)的采樣頻率，從而可以獲取制式I的更加精確的采樣數(shù)據(jù)。如圖5所示，圖5為多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例的采樣順序示意圖，可以設(shè)定如下采樣順序“制式I反饋信號(hào)一制式I反射信號(hào)一制式2反饋信號(hào)一制式2反射信號(hào)一制式I反饋信號(hào)-制式I反射信號(hào)-制式3反饋信號(hào)-制式3反射信號(hào)”；與實(shí)施例一的采樣順序相比，上述采樣順序增加了對(duì)制式I反饋信號(hào)和反射信號(hào)的采樣頻率。本實(shí)施例的其它特征與實(shí)施例一相同，在此不再贅述。實(shí)施例三參見(jiàn)圖6所示，圖6為本實(shí)用新型的多制式數(shù)字預(yù)失真系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖，本實(shí)施例中Dro模塊的數(shù)量至少為兩個(gè)，如圖中Dro模塊fDro模塊μ (m ^ 2)，其中一個(gè)DPD模塊與射頻處理電路連接，每個(gè)Dro模塊至少連接一個(gè)制式的下行通路，且每個(gè)Dro模塊分別與數(shù)據(jù)總線連接，如圖6所示，Dro模塊2lro模塊μ通過(guò)數(shù)據(jù)總線與Dro模塊I連接。在一個(gè)實(shí)施例中，制式I下行信號(hào)使用Dro模塊1，制式2下行信號(hào)使用Dro模塊2，制式N-I和制式N下行信號(hào)共同使用Dro模塊M。DPD模塊2 DH)模塊M采集對(duì)應(yīng)制式的反饋信號(hào)或反射信號(hào)時(shí)，DTO模塊2 DH)模塊M采樣的配置參數(shù)通過(guò)數(shù)據(jù)總線傳輸至Dro模塊I，然后由Dro模塊I傳輸至微處理器單元，微處理器單元根據(jù)上述配置參數(shù)設(shè)定采樣順序，輸出控制信號(hào)至多路復(fù)用器選擇接通對(duì)應(yīng)的通道；被選通通道的信號(hào)經(jīng)過(guò)射頻處理電路進(jìn)行射頻處理后，由Dro模塊I進(jìn)行采集，DPD模塊I再通過(guò)數(shù)據(jù)總線將其傳輸至對(duì)應(yīng)的Dro模塊2 Dro模塊M。[0044]本實(shí)施例的其它特征與實(shí)施例二相同，在此不再贅述。以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。·
權(quán)利要求1.一種多制式數(shù)字預(yù)失真系統(tǒng)，包括至少兩個(gè)不同制式的下行通路，與所述下行通路連接的Dro模塊，其特征在于，還包括微處理器單元、多路復(fù)用器和射頻處理電路； 所述微處理器單元與所述多路復(fù)用器連接； 所述多路復(fù)用器的輸入端連接所述下行通路的反饋通道和反射通道，輸出端通過(guò)所述射頻處理電路與所述Dro模塊連接。
2.根據(jù)權(quán)利要求I所述的多制式數(shù)字預(yù)失真系統(tǒng)，其特征在于，所述微處理器單元還連接所述Dro模塊。
3.根據(jù)權(quán)利要求I或2所述的多制式數(shù)字預(yù)失真系統(tǒng)，其特征在于，所述Dro模塊的數(shù)量至少為兩個(gè)，其中一個(gè)Dro模塊與所述射頻處理電路連接； 每個(gè)所述Dro模塊至少連接一個(gè)制式的下行通路，且每個(gè)所述Dro模塊分別與數(shù)據(jù)總線連接。
4.根據(jù)權(quán)利要求I所述的多制式數(shù)字預(yù)失真系統(tǒng)，其特征在于，所述射頻處理電路包括依次連接的混頻器、放大器、濾波器、以及模數(shù)轉(zhuǎn)換器； 其中，所述混頻器連接所述多路復(fù)用器的輸出端，所述模數(shù)轉(zhuǎn)換器連接所述Dro模塊。
5.根據(jù)權(quán)利要求3所述的多制式數(shù)字預(yù)失真系統(tǒng)，其特征在于，所述射頻處理電路包括依次連接的混頻器、放大器、濾波器、以及模數(shù)轉(zhuǎn)換器； 其中，所述混頻器連接所述多路復(fù)用器的輸出端，所述模數(shù)轉(zhuǎn)換器連接所述Dro模塊。
6.根據(jù)權(quán)利要求1、2、4或5所述的多制式數(shù)字預(yù)失真系統(tǒng)，其特征在于，所述多路復(fù)用器包括工作方式為時(shí)分復(fù)用的數(shù)據(jù)選擇器。
7.根據(jù)權(quán)利要求I所述的多制式數(shù)字預(yù)失真系統(tǒng)，其特征在于，所述微處理器單元包括單片機(jī)、DSP芯片或FPGA芯片。
專利摘要本實(shí)用新型提供一種多制式數(shù)字預(yù)失真系統(tǒng)，包括至少兩個(gè)不同制式的下行通路，與所述下行通路連接的DPD模塊，其特征在于，還包括微處理器單元、多路復(fù)用器和射頻處理電路；所述微處理器單元與所述多路復(fù)用器連接；所述多路復(fù)用器的輸入端連接所述下行通路的反饋通道和反射通道，輸出端通過(guò)所述射頻處理電路與所述DPD模塊連接。上述多制式數(shù)字預(yù)失真系統(tǒng)，由一個(gè)射頻處理電路對(duì)反饋信號(hào)或反饋信號(hào)進(jìn)行射頻處理；整個(gè)多制式系統(tǒng)的反饋鏈路復(fù)用一個(gè)射頻處理電路，大大地減小了系統(tǒng)的設(shè)計(jì)難度和節(jié)省了系統(tǒng)的空間，降低了成本，特別是在制式越多的情況下，將可以使得系統(tǒng)設(shè)計(jì)的體積降至最最低，進(jìn)一步降低系統(tǒng)的成本。
文檔編號(hào)H04L25/49GK202759474SQ20122034390
公開(kāi)日2013年2月27日 申請(qǐng)日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者李雙力, 閆海成 申請(qǐng)人:京信通信系統(tǒng)(廣州)有限公司