專利名稱：一種芯片復(fù)位電路及具有所述電路的電視機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于復(fù)位電路技術(shù)領(lǐng)域，具體地說，是涉及一種可以保證各路電源均完成上電后再控制系統(tǒng)芯片準(zhǔn)確復(fù)位的控制電路以及采用所述芯片復(fù)位電路設(shè)計(jì)的電視機(jī)。
背景技術(shù)：
在目前的絕大多數(shù)電子類產(chǎn)品設(shè)計(jì)中，都需要設(shè)計(jì)復(fù)位電路來對(duì)系統(tǒng)芯片進(jìn)行開機(jī)復(fù)位操作，以使系統(tǒng)程序在開機(jī)后能夠順利地運(yùn)行起來，進(jìn)而對(duì)系統(tǒng)中的各部分功能電路實(shí)現(xiàn)協(xié)調(diào)控制。現(xiàn)有的復(fù)位電路只能對(duì)系統(tǒng)電路進(jìn)行簡(jiǎn)單地復(fù)位控制，對(duì)于像電視機(jī)等電路結(jié)構(gòu)比較復(fù)雜的系統(tǒng)電路來說，由于主芯片需要連接的外圍電路較多，且需要有多路電源為所述的外圍電路供電，因此，如果在部分外圍電路還沒有完成上電的情況下，就對(duì)主芯片進(jìn)行復(fù)位操作，則容易造成系統(tǒng)程序的跑亂，導(dǎo)致系統(tǒng)不能正常工作。
發(fā)明內(nèi)容本實(shí)用新型為了解決在外圍部分電路還沒有完成上電時(shí)就對(duì)系統(tǒng)芯片進(jìn)行復(fù)位操作所易導(dǎo)致的系統(tǒng)程序跑亂、不能正常運(yùn)行的問題，提供了一種芯片復(fù)位電路，可以控制系統(tǒng)芯片在與其連接的外圍電路全部上電后再進(jìn)行復(fù)位，從而確保了系統(tǒng)電路的正常運(yùn)行。為解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn)一種芯片復(fù)位電路，用于為系統(tǒng)主芯片提供復(fù)位信號(hào)，且用于為所述系統(tǒng)主芯片的外圍電路提供工作電壓的電源至少包括兩路；其中，第一路電源通過第一限流電阻分別與第一電容和一 NPN型三極管的基極對(duì)應(yīng)連接，所述NPN型三極管的發(fā)射極接地，集電極連接一PNP型三極管的基極，并通過電阻連接第二路電源；所述PNP型三極管的發(fā)射極連接所述的第二路電源，并通過第二限流電阻連接第二電容，所述PNP型三極管的集電極輸出復(fù)位信號(hào)。進(jìn)一步的，所述PNP型三極管的集電極通過分壓電阻連接一儲(chǔ)能電容，通過向所述儲(chǔ)能電容充電產(chǎn)生所述的復(fù)位信號(hào)。又進(jìn)一步的，所述PNP型三極管的集電極通過一泄放電阻接地，用于在系統(tǒng)關(guān)機(jī)時(shí)，及時(shí)地泄放掉所述儲(chǔ)能電容中的電荷。優(yōu)選的，所述第一限流電阻和第二限流電阻優(yōu)選采用可調(diào)電阻；所述第一電容和第二電容采用可調(diào)電容，以調(diào)節(jié)各路電源的充電時(shí)間，使系統(tǒng)主芯片盡快復(fù)位。為了實(shí)現(xiàn)對(duì)系統(tǒng)電路的手動(dòng)復(fù)位功能，在所述芯片復(fù)位電路中還設(shè)置有一手動(dòng)復(fù)位按鍵，連接在系統(tǒng)主芯片的復(fù)位引腳與上電速度最慢的一路電源之間。再進(jìn)一步的，當(dāng)所述電源多于兩路時(shí)，若電源的路數(shù)為偶數(shù)，則任選兩路電源形成一組復(fù)位電路支路，產(chǎn)生所述的復(fù)位信號(hào)；若電源的路數(shù)為奇數(shù)，則首先任選兩路電源形成一組復(fù)位電路支路，產(chǎn)生所述的復(fù)位信號(hào)，余下的一路電源與所述的第一路電源擴(kuò)展形成一組復(fù)位電路支路，輸出復(fù)位信號(hào)；各組復(fù)位電路支路產(chǎn)生的復(fù)位信號(hào)通過一邏輯電路進(jìn)行邏輯運(yùn)算后，輸出運(yùn)算結(jié)果至系統(tǒng)主芯片的復(fù)位引腳。具體來講，當(dāng)所述電源多于兩路，且為奇數(shù)路時(shí)，將所述余下的一路電源連接另一 PNP型三極管的發(fā)射極，并通過第三限流電阻連接第三電容；所述另一 PNP型三極管的基極連接所述NPN型三極管的集電極，通過所述另一 PNP型三極管的集電極輸出所述的復(fù)位信號(hào)。更進(jìn)一步的，所述邏輯電路可以選用與運(yùn)算電路，接收各組復(fù)位電路支路輸出的復(fù)位信號(hào)并進(jìn)行邏輯與運(yùn)算后，產(chǎn)生最終的復(fù)位信號(hào)輸出至所述系統(tǒng)主芯片的復(fù)位引腳?；谏鲜鲂酒瑥?fù)位電路結(jié)構(gòu)，本實(shí)用新型又提供了一種采用所述芯片復(fù)位電路設(shè)計(jì)的電視機(jī)，包括系統(tǒng)主芯片以及為其提供復(fù)位信號(hào)的芯片復(fù)位電路；其中，所述系統(tǒng)主芯片連接外圍電路，并需要至少兩路電源為所述外圍電路提供工作電壓；將第一路電源通過第一限流電阻分別與第一電容和一 NPN型三極管的基極對(duì)應(yīng)連接，所述NPN型三極管的發(fā)射極接地，集電極連接一 PNP型三極管的基極，并通過電阻連接第二路電源；所述PNP型三極管的發(fā)射極連接所述的第二路電源，并通過第二限流電阻連接第二電容，所述PNP型三極管的集電極輸出復(fù)位信號(hào)，在各路電源完成上電后控制系統(tǒng)主芯片復(fù)位。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是本實(shí)用新型的芯片復(fù)位電路可以待外圍電路的電源都完成上電后，再產(chǎn)生用于控制系統(tǒng)主芯片復(fù)位的控制信號(hào)，由此可以避免系統(tǒng)主芯片復(fù)位后，由于外圍電路尚未供電而導(dǎo)致的系統(tǒng)程序跑亂的問題，確保了系統(tǒng)電路的正常運(yùn)行。將其應(yīng)用于電視機(jī)的系統(tǒng)電路設(shè)計(jì)中，可以為電視機(jī)主芯片提供準(zhǔn)確的開機(jī)復(fù)位信號(hào)，進(jìn)而為系統(tǒng)的穩(wěn)定開機(jī)運(yùn)行提供了保障。

圖1是本實(shí)用新型所提出的芯片復(fù)位電路的一種實(shí)施例的電路原理圖；圖2是邏輯電路的一種實(shí)施例的電路原理圖；圖3是針對(duì)三路外圍電路電源所提出的芯片復(fù)位電路的一種實(shí)施例的電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
作進(jìn)一步詳細(xì)地說明。實(shí)施例一，對(duì)于目前的某些復(fù)雜系統(tǒng)電路來說，需要與系統(tǒng)主芯片連接的外圍電路往往很多，不同的外圍電路可能需要使用不同的電源為其提供工作電壓?？紤]到系統(tǒng)主芯片只有在外圍電路全部上電后再進(jìn)行復(fù)位操作，才能確保系統(tǒng)程序及電路的正常運(yùn)行， 本實(shí)施例提出了一種全新的復(fù)位電路組建結(jié)構(gòu)，以適時(shí)地向系統(tǒng)主芯片提供上電復(fù)位信號(hào)。本實(shí)施例以外圍電路需要兩路電源為例進(jìn)行具體說明，參見圖1所示。其中，第一路電源VCCl通過第一限流電阻Rl連接第一電容Cl，并通過第一電容Cl接地，組成第一支充電延時(shí)電路，其中間節(jié)點(diǎn)連接一顆NPN型三極管Ql的基極。所述NPN型三極管Ql的發(fā)射極接地，集電極連接一顆PNP型三極管Q2的基極，并通過電阻R5連接第二路電源VCC2。當(dāng)然，在所述NPN型三極管Ql的集電極與PNP型三極管Q2的基極之間還可以進(jìn)一步連接電阻R4，在PNP型三極管Q2導(dǎo)通時(shí)，與電阻R5配合，改變施加到PNP型三極管Q2上的基極電壓。將所述的第二路電源VCC2連接到PNP型三極管Q2的發(fā)射極，并通過串聯(lián)的第二限流電阻R2和第二電容C2接地，以構(gòu)成第二支充電延時(shí)電路。所述PNP型三極管Q2的集電極可以直接連接系統(tǒng)主芯片的復(fù)位引腳，輸出復(fù)位信號(hào)RESET。當(dāng)然，作為一種優(yōu)選的設(shè)計(jì)方案，為了使輸出至系統(tǒng)主芯片的復(fù)位信號(hào)RESET穩(wěn)定，還可以在所述PNP型三極管Q2的集電極進(jìn)一步連接分壓電阻R7和儲(chǔ)能電容C4，如圖1 所示，PNP型三極管Q2的集電極通過分壓電阻R7連接儲(chǔ)能電容C4的正極，在PNP型三極管Q2導(dǎo)通時(shí)，向儲(chǔ)能電容C4充電，產(chǎn)生系統(tǒng)主芯片所需的復(fù)位信號(hào)RESET。在系統(tǒng)斷電后，保存在儲(chǔ)能電容C4中的電荷可以通過連接在PNP型三極管Q2的集電極與地之間的泄放電阻R6對(duì)地迅速泄放，以確保系統(tǒng)在下次開機(jī)上電時(shí)，能夠準(zhǔn)確地產(chǎn)生復(fù)位信號(hào)RESET。上述芯片復(fù)位電路的工作原理是當(dāng)系統(tǒng)的第一路電源VCCl上電完成而第二路電源VCC2未完成上電時(shí)，第一路電源VCCl通過第一限流電阻Rl向第一電容C2充電，并達(dá)到NPN型三極管Ql的導(dǎo)通電壓，進(jìn)而控制NPN型三極管Ql飽和導(dǎo)通，拉低PNP型三極管Q2 的基極電位。此時(shí)，由于第二路電源VCC2還未上電，因此，PNP型三極管Q2的發(fā)射極電位也為低，PNP型三極管Q2仍保持截止?fàn)顟B(tài)，其集電極電位為低，不產(chǎn)生復(fù)位信號(hào)RESET。當(dāng)系統(tǒng)的第一路電源VCCl未完成上電而第二路電源VCC2完成上電時(shí)，由于NPN 型三極管Ql的基極電位為低，因此保持截止?fàn)顟B(tài)。此時(shí)，由于施加到PNP型三極管Q2的發(fā)射極和基極的電位均為高，即第二路電源VCC2，因此PNP型三極管Q2也維持截止?fàn)顟B(tài)，不輸出復(fù)位信號(hào)RESET。當(dāng)系統(tǒng)的第一路電源VCCl和第二路電源VCC2均完成上電后，兩路三極管Ql、Q2 均進(jìn)入飽和導(dǎo)通狀態(tài)，此時(shí)，第二路電源VCC2通過PNP型三極管Q2的發(fā)射極和集電極向儲(chǔ)能電容C4充電，當(dāng)儲(chǔ)能電容C4上的電位升高到復(fù)位電平后，產(chǎn)生高電平有效的復(fù)位信號(hào) RESET，控制系統(tǒng)主芯片復(fù)位。由此可見，系統(tǒng)主芯片在系統(tǒng)電源均完成上電后才受控復(fù)位， 從而確保了系統(tǒng)程序的正常運(yùn)行。在本實(shí)施例中，所述限流電阻Rl、R2和電容Cl、C2優(yōu)選采用可調(diào)電阻和可調(diào)電容進(jìn)行電路設(shè)計(jì)，第一路電源VCCl的上電時(shí)間可以通過改變第一限流電阻Rl和第一電容Cl 的參數(shù)值進(jìn)行調(diào)節(jié)；第二路電源VCC2的上電時(shí)間可以由第二限流電阻R2和第二電容C2進(jìn)行控制。電源VCCl和VCC2在上電時(shí)均通過限流電阻R1/R2對(duì)電容C1/C2充電，通過改變可調(diào)電阻R1/R2和可調(diào)電容C1/C2的參數(shù)值可以對(duì)上電時(shí)間進(jìn)行精確控制。例如當(dāng)?shù)谝宦冯娫碫CCl上電快，而第二路電源VCC2上電慢時(shí)，可以通過改變第二限流電阻R2和第二電容C2的參數(shù)值，來減小第二路電源VCC2的充電時(shí)間，使系統(tǒng)盡快復(fù)位。為了實(shí)現(xiàn)手動(dòng)復(fù)位功能，本實(shí)施例還增加了手動(dòng)復(fù)位電路，參見圖1所示，采用一個(gè)手動(dòng)復(fù)位按鍵SWI連接在系統(tǒng)主芯片的復(fù)位引腳與一路電源VCC之間，所述電源VCC可以是VCC1，也可以是VCC2。為了保證手動(dòng)復(fù)位操作也在外圍電路所需的電源上電完成后再行復(fù)位，優(yōu)選將兩路電源VCC1、VCC2中上電速度最慢的一路電源連接到所述的手動(dòng)復(fù)位按鍵SWl上，待該路電源上電后，按下手動(dòng)復(fù)位按鍵SW1，即可向系統(tǒng)主芯片的復(fù)位引腳輸出高電平有效的復(fù)位信號(hào)RESET，進(jìn)而控制系統(tǒng)主芯片準(zhǔn)確復(fù)位。當(dāng)然，對(duì)于無法判斷兩路電源上電速度快慢的情況，則可以對(duì)兩路電源VCCl、VCC2進(jìn)行與運(yùn)算后，輸出電源VCC至所述的手動(dòng)復(fù)位按鍵SW1，用于進(jìn)行手動(dòng)復(fù)位操作。本實(shí)施例僅列舉了外圍電路只需要兩路電源的情況，對(duì)于需要更多路電源的系統(tǒng)電路來說，若電源的路數(shù)為偶數(shù)時(shí)，則可以將每?jī)陕冯娫捶譃橐唤M，按照?qǐng)D1所示的復(fù)位電路組建形式構(gòu)成不同的復(fù)位電路支路，產(chǎn)生不同的復(fù)位信號(hào)RESETl、RESET2……RESETn， 即對(duì)于N路電源來說，可以產(chǎn)生Ν/2路復(fù)位信號(hào)。將Ν/2組復(fù)位電路支路產(chǎn)生的復(fù)位信號(hào)RESET1、RESET2……RESETn傳輸至一邏輯電路進(jìn)行邏輯運(yùn)算，以生成所需的復(fù)位信號(hào) RESET，傳輸至所述系統(tǒng)主芯片的復(fù)位引腳。圖2列舉了所述邏輯電路的一種優(yōu)選設(shè)計(jì)方式，具體可以采用一個(gè)與運(yùn)算電路接收各路復(fù)位信號(hào)RESET1、RESET2……RESETn，并對(duì)其進(jìn)行邏輯與運(yùn)算后，生成運(yùn)算結(jié)果，即復(fù)位信號(hào)RESET。由此可見，若其中一組復(fù)位電路支路中的電源未上電，則其輸出的復(fù)位信號(hào)RESETi即為低電平，與其他各組復(fù)位電路支路輸出的復(fù)位信號(hào)RESETj進(jìn)行與運(yùn)算后，仍輸出低電平信號(hào)，使復(fù)位信號(hào)RESET處于無效狀態(tài)。只有各組復(fù)位電路支路中的電源均完成上電后，才能都輸出高電平的復(fù)位信號(hào)RESETi，經(jīng)邏輯與運(yùn)算后，輸出高電平有效的最終復(fù)位信號(hào)RESET，輸出至系統(tǒng)主芯片，控制主芯片開機(jī)復(fù)位。對(duì)于系統(tǒng)電源的路數(shù)多于兩路且為奇數(shù)時(shí)，可以首先將任意的兩路電源分為一組，按照?qǐng)D1所示的復(fù)位電路組建形式構(gòu)成不同的復(fù)位電路支路，產(chǎn)生不同的復(fù)位信號(hào) RESETU RESET2……RESETn ；然后，將余下的一路電源(比如第二路電源VCC3)與第一路電源VCCl擴(kuò)展形成另外一組復(fù)位電路支路，如圖3所示，即仿照第二路電源VCC2的連接方式構(gòu)建第三路電源VCC3的配置電路，對(duì)第一組復(fù)位電路支路進(jìn)行擴(kuò)展，產(chǎn)生另外一路復(fù)位信號(hào) RESET2。具體來講，可以將第三路電源VCC3連接另一 PNP型三極管Q3的發(fā)射極，并分別通過電阻R8連接PNP型三極管Q3的基極，通過串聯(lián)的第三限流電阻R3和第三電容C3接地， 如圖3所示。所述PNP型三極管Q3的基極同時(shí)通過電阻R4連接NPN型三極管Ql的集電極，PNP型三極管Q3的集電極通過泄放電阻R9接地，并通過分壓電阻RlO分別與儲(chǔ)能電容 C5和邏輯電路相連接，輸出復(fù)位信號(hào)RESET2。由此可見，對(duì)于外圍電路需要N路電源的系統(tǒng)電路來說，可以產(chǎn)生((N-l)/2+l)路復(fù)位信號(hào)。將各路復(fù)位信號(hào)RESET1、RESET2……RESETn傳輸至圖2所示的邏輯電路進(jìn)行邏輯與運(yùn)算后，則可生成最終的復(fù)位信號(hào)RESET，傳輸至系統(tǒng)主芯片的復(fù)位引腳，控制系統(tǒng)主芯片在各路電源均完成上電后再進(jìn)行復(fù)位。同樣的，為了實(shí)現(xiàn)手動(dòng)復(fù)位功能，還可以在邏輯電路的輸出端連接手動(dòng)復(fù)位按鍵 SW1，參見圖2所示。所述手動(dòng)復(fù)位按鍵SWl的另一端連接電源VCC，所述電源VCC可以選擇 N路電源中上電速度最慢的一路電源，也可以對(duì)N路電源進(jìn)行與運(yùn)算后，輸出至所述的手動(dòng)復(fù)位按鍵SW1，本實(shí)施例對(duì)此不進(jìn)行具體限制。將本實(shí)施例的芯片復(fù)位電路應(yīng)用于電視機(jī)等電子產(chǎn)品的電路設(shè)計(jì)中，用于為產(chǎn)品內(nèi)部主芯片提供上電復(fù)位信號(hào)，由此可以避免主芯片復(fù)位后，由于外圍電路尚未供電所導(dǎo)致的系統(tǒng)跑亂問題，從而提高了系統(tǒng)上電運(yùn)行的穩(wěn)定性。當(dāng)然，上述說明并非是對(duì)本實(shí)用新型的限制，本實(shí)用新型也并不僅限于上述舉例， 本技術(shù)領(lǐng)域的普通技術(shù)人員在本實(shí)用新型的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種芯片復(fù)位電路，用于為系統(tǒng)主芯片提供復(fù)位信號(hào)，且用于為所述系統(tǒng)主芯片的外圍電路提供工作電壓的電源至少包括兩路；其特征在于第一路電源通過第一限流電阻分別與第一電容和一 NPN型三極管的基極對(duì)應(yīng)連接，所述NPN型三極管的發(fā)射極接地，集電極連接一PNP型三極管的基極，并通過電阻連接第二路電源；所述PNP型三極管的發(fā)射極連接所述的第二路電源，并通過第二限流電阻連接第二電容，所述PNP型三極管的集電極輸出復(fù)位信號(hào)。
2.根據(jù)權(quán)利要求1所述的芯片復(fù)位電路，其特征在于所述PNP型三極管的集電極通過分壓電阻連接一儲(chǔ)能電容，通過向所述儲(chǔ)能電容充電產(chǎn)生所述的復(fù)位信號(hào)。
3.根據(jù)權(quán)利要求2所述的芯片復(fù)位電路，其特征在于所述PNP型三極管的集電極通過一泄放電阻接地。
4.根據(jù)權(quán)利要求1所述的芯片復(fù)位電路，其特征在于所述第一限流電阻和第二限流電阻為可調(diào)電阻；所述第一電容和第二電容為可調(diào)電容。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的芯片復(fù)位電路，其特征在于在所述芯片復(fù)位電路中還包含有一手動(dòng)復(fù)位按鍵，連接在系統(tǒng)主芯片的復(fù)位引腳與上電速度最慢的一路電源之間。
6.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的芯片復(fù)位電路，其特征在于當(dāng)所述電源多于兩路時(shí)，若電源的路數(shù)為偶數(shù)，則任選兩路電源形成一組復(fù)位電路支路，產(chǎn)生所述的復(fù)位信號(hào)；若電源的路數(shù)為奇數(shù)，則首先任選兩路電源形成一組復(fù)位電路支路，產(chǎn)生所述的復(fù)位信號(hào)，余下的一路電源與所述的第一路電源擴(kuò)展形成一組復(fù)位電路支路，輸出復(fù)位信號(hào)；各組復(fù)位電路支路產(chǎn)生的復(fù)位信號(hào)通過一邏輯電路進(jìn)行邏輯運(yùn)算后，輸出運(yùn)算結(jié)果至系統(tǒng)主芯片的復(fù)位引腳。
7.根據(jù)權(quán)利要求6所述的芯片復(fù)位電路，其特征在于所述邏輯電路為與運(yùn)算電路，接收各組復(fù)位電路支路輸出的復(fù)位信號(hào)并進(jìn)行邏輯與運(yùn)算后，輸出信號(hào)至所述系統(tǒng)主芯片的復(fù)位引腳。
8.根據(jù)權(quán)利要求7所述的芯片復(fù)位電路，其特征在于當(dāng)所述電源多于兩路，且為奇數(shù)路時(shí)，所述余下的一路電源連接另一 PNP型三極管的發(fā)射極，并通過第三限流電阻連接第三電容；所述另一 PNP型三極管的基極連接所述NPN型三極管的集電極，所述另一 PNP型三極管的集電極輸出所述的復(fù)位信號(hào)。
9.根據(jù)權(quán)利要求7所述的芯片復(fù)位電路，其特征在于在所述芯片復(fù)位電路中還包含有一手動(dòng)復(fù)位按鍵，連接在系統(tǒng)主芯片的復(fù)位引腳與上電速度最慢的一路電源之間。
10.一種電視機(jī)，包括系統(tǒng)主芯片，其特征在于還包括如權(quán)利要求1至9中任一項(xiàng)權(quán)利要求所述的芯片復(fù)位電路。
專利摘要本實(shí)用新型公開了一種芯片復(fù)位電路及具有所述電路的電視機(jī)，用于為系統(tǒng)主芯片提供復(fù)位信號(hào)，且用于為所述系統(tǒng)主芯片的外圍電路提供工作電壓的電源至少包括兩路；其中，第一路電源通過第一限流電阻分別與第一電容和一NPN型三極管的基極對(duì)應(yīng)連接，所述NPN型三極管的發(fā)射極接地，集電極連接一PNP型三極管的基極，并通過電阻連接第二路電源；所述PNP型三極管的發(fā)射極連接所述的第二路電源，并通過第二限流電阻連接第二電容，所述PNP型三極管的集電極輸出復(fù)位信號(hào)。本實(shí)用新型的復(fù)位電路可以避免系統(tǒng)主芯片復(fù)位后，由于外圍電路尚未供電而導(dǎo)致的系統(tǒng)程序跑亂問題，從而確保了系統(tǒng)電路的正常運(yùn)行。
文檔編號(hào)H04N5/00GK201986052SQ20112008726
公開日2011年9月21日 申請(qǐng)日期2011年3月29日 優(yōu)先權(quán)日2011年3月29日
發(fā)明者彭翠平 申請(qǐng)人:青島海信電器股份有限公司