專利名稱：一種bpl接收機(jī)時(shí)間信息解碼方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種BPL接收機(jī)時(shí)間信息解碼方法及其裝置，屬于電子電路領(lǐng)域，涉及一種定時(shí)設(shè)備的時(shí)間數(shù)據(jù)信息解碼方法及其裝置，具體涉及BPL接收機(jī)時(shí)間信息解碼方法及其裝置。
背景技術(shù)：
BPL長(zhǎng)波授時(shí)系統(tǒng)我國(guó)高精度的大型陸基無(wú)線電授時(shí)系統(tǒng)，其發(fā)播標(biāo)準(zhǔn)時(shí)間 UTC (NTSC)，發(fā)播脈沖組重復(fù)周期(GRI)為60ms，發(fā)播天線輻射脈沖峰值功率彡1100KW，地波信號(hào)定時(shí)精度優(yōu)于士 1μ s，地波信號(hào)校頻精度優(yōu)于士5Χ10_12/天，地波信號(hào)覆蓋半徑 ^ 1100km，其具有覆蓋范圍廣、抗干擾能力強(qiáng)、建設(shè)成本低以及可以作為星基增強(qiáng)系統(tǒng)等優(yōu)
點(diǎn)ο中國(guó)科學(xué)院國(guó)家授時(shí)中心于2008年完成了對(duì)中國(guó)科學(xué)院大科學(xué)裝置——BPL長(zhǎng)波授時(shí)系統(tǒng)的現(xiàn)代化技術(shù)升級(jí)改造，使系統(tǒng)增加了時(shí)間數(shù)據(jù)信息的發(fā)播功能，實(shí)現(xiàn)了系統(tǒng)自主授時(shí)功能。然而，目前國(guó)內(nèi)普遍使用的P021型BPL全自動(dòng)長(zhǎng)波定時(shí)校頻接收機(jī)缺乏時(shí)間數(shù)據(jù)信息解碼功能，其實(shí)現(xiàn)定時(shí)功能必須首先借助于第三方(如短波)實(shí)施粗同步，然后進(jìn)行相關(guān)的TOC操作來(lái)實(shí)現(xiàn)最終的定時(shí)功能，其操作繁瑣等缺點(diǎn)嚴(yán)重影響了用戶的使用。

發(fā)明內(nèi)容
要解決的技術(shù)問(wèn)題為了避免現(xiàn)有技術(shù)的不足之處，本發(fā)明提出了一種BPL接收機(jī)時(shí)間信息解碼方法，并基于該方法設(shè)計(jì)了相應(yīng)的裝置，實(shí)現(xiàn)標(biāo)準(zhǔn)時(shí)間信息的解碼與輸出，并且基于解碼獲取的標(biāo)準(zhǔn)時(shí)間信息產(chǎn)生了 IPPS定時(shí)信號(hào)，實(shí)現(xiàn)了長(zhǎng)波接收機(jī)的自主定時(shí)功能。技術(shù)方案一種BPL接收機(jī)時(shí)間信息解碼方法，其特征在于步驟如下步驟1:采用科斯塔斯環(huán)(Costas)對(duì)經(jīng)過(guò)信號(hào)處理后的BPL長(zhǎng)波授時(shí)信號(hào)
1(0 = A(t-T)2 exp[-2(/-r)]cos(oy)進(jìn)行載波跟蹤，實(shí)現(xiàn)去載波處理，其中A是與峰值電
65
流有關(guān)的常數(shù)；t為時(shí)間(ys) ;τ為包周差(μ s) ；65μ s為脈沖包絡(luò)的上升時(shí)間；ω。= 0. 2 Jirad/μ s ；步驟如下步驟a:將相互正交的兩路正余弦信號(hào)=V1 = cos(Qct+0)和％ = sin(oct+0) 與BPL長(zhǎng)波授時(shí)信號(hào)相關(guān)得到I支路和Q支路兩路信號(hào)V}=-A(t-τ)2 exp[~2(/~r)][cos(26;0 +θ) + cos(0)]
265V4 =-A((~t)2 exp[~2^ — r)][sin(2a 0 +9)-sin(-g)]
265步驟b :然后，將I支路和Q支路兩路信號(hào)進(jìn)行低通濾波去除高頻成份得到
權(quán)利要求
1. 一種BPL接收機(jī)時(shí)間信息解碼方法，其特征在于步驟如下步驟1 采用科斯塔斯環(huán)(Costas)對(duì)經(jīng)過(guò)信號(hào)處理后的BPL長(zhǎng)波授時(shí)信號(hào)/(0 = A(t-T)2 exp[-2(二-r)]cos(6V)進(jìn)行載波跟蹤，實(shí)現(xiàn)去載波處理，其中A是與峰值電流有關(guān)的常數(shù)；t為時(shí)間(ys) ;τ為包周差(μ s) ；65μ s為脈沖包絡(luò)的上升時(shí)間；ω。= 0. 2 Jirad/μ s ；步驟如下步驟a 將相互正交的兩路正余弦信號(hào)=V1 = cos (ω。t+ θ )和V2 = sin (ω。t+ θ )與BPL 長(zhǎng)波授時(shí)信號(hào)相關(guān)得到I支路和Q支路兩路信號(hào)V3 =-A(t- τ)2 exp[~2( ~T)][cos(2^0 +9) + cos(")] 265K = Χ-Α{ -τγ exp["2(^~r)][sin(2餌 +θ)-sin(-^)] ΣOJ步驟b :然后，將I支路和Q支路兩路信號(hào)進(jìn)行低通濾波去除高頻成份得到 K 二 4 鄧-O2 expF^f^] cos(0)ZOJV6 ^A(t-T)2 exp[^^]sin(^)步驟c 接著，將低通濾波后的兩路信號(hào)進(jìn)行鑒相處理得到BPL長(zhǎng)波授時(shí)信號(hào)與本地載波信號(hào)的相位差θV6 sm(0) t + ,sin(的、 f .Vb.—二 ~— = tan(<9) => (9 = arctan(~~—) = arctan(—)； V5 cos{0)cos(0)V5步驟d:通過(guò)環(huán)路濾波控制DDS調(diào)整本地載波信號(hào)相位，使得θ =0，實(shí)現(xiàn)了載波跟蹤，此時(shí)同相支路G =^rAt-T)2 exp[~2(^~T)]，完成了去載波處理； 265步驟2 載波跟蹤完成后，將BPL長(zhǎng)波授時(shí)信號(hào)脈沖組的第一個(gè)脈沖包絡(luò)的相位作為基準(zhǔn)相位θ ^，然后將經(jīng)過(guò)調(diào)制的BPL數(shù)據(jù)脈沖包絡(luò)的相位Qi，分別與基準(zhǔn)相位Qtl進(jìn)行比較解調(diào)出了 BPL長(zhǎng)波授時(shí)信號(hào)數(shù)據(jù)脈沖的相位調(diào)制信息如下當(dāng)-18° ( θ^θ。彡18°時(shí)，判斷為“O”調(diào)制；當(dāng)Qi-Qtl >18°時(shí)，判斷為“ + ”調(diào)制； 當(dāng)Qi-QtlC 18°時(shí)，判斷為“_”調(diào)制； 所述i = 3 8 ；步驟3Eur0f ix解碼在相位調(diào)制信息的基礎(chǔ)上進(jìn)行RS糾錯(cuò)解碼和CRC循環(huán)冗余校驗(yàn)， 步驟如下步驟(1)將相位調(diào)制信息與BPL長(zhǎng)波授時(shí)電文調(diào)制圖樣表進(jìn)行圖樣對(duì)應(yīng)，將BPL每個(gè) GRI解調(diào)得到的12bit數(shù)據(jù)按照調(diào)制圖樣對(duì)應(yīng)轉(zhuǎn)換成7bit數(shù)據(jù)；步驟O):將2101^丨分為30組數(shù)據(jù)，按1 (30，10)進(jìn)行循環(huán)RS糾錯(cuò)解碼，當(dāng)解碼成功后，實(shí)現(xiàn)了 BPL時(shí)間信息幀頭檢測(cè)，去除140bit的RS碼，剩余70bit數(shù)據(jù)信息；步驟(3)將70bit的數(shù)據(jù)信息進(jìn)行CRC (70，56)循環(huán)冗余校驗(yàn)，若校驗(yàn)結(jié)果CRC = 0， 則此幀電文數(shù)據(jù)沒(méi)有差錯(cuò)，去除14bit的CRC碼得到56bit的BPL時(shí)間數(shù)據(jù)信息；若CRC的值不為0，則說(shuō)明此幀電文有誤，將其作刪除丟棄處理；步驟4電文解算根據(jù)BPL長(zhǎng)波授時(shí)系統(tǒng)電文編排方式進(jìn)行電文解算，得到標(biāo)準(zhǔn)時(shí)間信息 UTC。
2.一種實(shí)現(xiàn)權(quán)利要求1所述BPL接收機(jī)時(shí)間信息解碼方法的裝置，其特征在于包括 AD采樣控制模塊、FPGA、RAM、FLASH和DSP ；AD采樣控制模塊對(duì)輸入的BPL長(zhǎng)波授時(shí)信號(hào)采樣量化后輸出至與其連接的FPGA，F(xiàn)PGA完成對(duì)BPL信號(hào)的濾波、陷波后輸出至與其連接的 DSP,且在DSP的控制下對(duì)BPL信號(hào)進(jìn)行去載波處理；DSP對(duì)完成去載波處理后的BPL信號(hào)進(jìn)行解碼，解碼完成后通過(guò)MAX3232進(jìn)行電平轉(zhuǎn)換后以串行方式輸出，F(xiàn)PGA與DSP之間通過(guò)EMIF接口實(shí)現(xiàn)數(shù)據(jù)交互。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于所述AD采樣控制模塊采用12bit高速采樣芯片AD9433。
4.根據(jù)權(quán)利要求2所述的裝置，其特征在于所述FPGA采用Altera公司的 StratixEP2S60 芯片。
5.根據(jù)權(quán)利要求2所述的裝置，其特征在于所述DSP采用DSK6416。
全文摘要
本發(fā)明涉及一種BPL接收機(jī)時(shí)間信息解碼方法及其裝置，技術(shù)特征在于對(duì)接收到的BPL長(zhǎng)波授時(shí)信號(hào)進(jìn)行12bit的A/D采樣轉(zhuǎn)換并進(jìn)行數(shù)字濾波等預(yù)處理，然后，利用科斯塔斯環(huán)進(jìn)行去載波處理，獲取BPL長(zhǎng)波授時(shí)信號(hào)的載波相位調(diào)制信息。與采樣、濾波處理后的BPL長(zhǎng)波授時(shí)信號(hào)進(jìn)行相關(guān)混頻，然后利用FIR低通濾波器濾除高頻成份，分I/Q支路將數(shù)據(jù)送給DSP，DSP主要根據(jù)I/Q支路數(shù)據(jù)進(jìn)行鑒相、環(huán)路濾波等處理實(shí)現(xiàn)對(duì)載波跟蹤環(huán)路的控制與處理。采用本發(fā)明的解碼方法對(duì)BPL長(zhǎng)波授時(shí)信號(hào)進(jìn)行解碼，在信噪比SNR≥5dB時(shí)的解碼誤碼率優(yōu)于0.05％，基于解碼獲取的標(biāo)準(zhǔn)時(shí)間信息產(chǎn)生的1PPS定時(shí)信號(hào)的定時(shí)不確定度≤200ns。
文檔編號(hào)H04L27/22GK102510367SQ201110310848
公開(kāi)日2012年6月20日 申請(qǐng)日期2011年10月13日 優(yōu)先權(quán)日2011年10月13日
發(fā)明者華宇, 徐永亮, 李實(shí)鋒, 胡永輝 申請(qǐng)人:中國(guó)科學(xué)院國(guó)家授時(shí)中心