專利名稱：一種以太網(wǎng)數(shù)據(jù)發(fā)送裝置的制作方法
技術領域：
本申請涉及一種降低傳輸功耗的以太網(wǎng)數(shù)據(jù)發(fā)送裝置及數(shù)據(jù)傳輸方法，尤其涉及 以太網(wǎng)傳輸領域的接口技術。
背景技術：
當前社會，節(jié)能減排已經(jīng)成為人類共同的目標。目前全球的能源供應有限，各式天 然資源存量紛紛出現(xiàn)吃緊現(xiàn)況，例如，發(fā)電所需的燃油與天然氣數(shù)量不斷減少，而號稱潔凈 能源的各式新能源，開發(fā)速度又無法隨即補上能源缺口，如何減緩能源短缺問題造成的影 響，已成為各類技術、產(chǎn)品或應用積極努力目標。此外，減少電能消耗，就意味著更少的二氧 化碳排放量，這在倡導“綠色，環(huán)保”的當前經(jīng)濟環(huán)境下已成為人們關注的重點。作為日常 或商業(yè)活動不可或缺的以太網(wǎng)，也在這波節(jié)能趨勢下成為首要改善重點。以往針對以太網(wǎng)絡的相關技術與討論，大多集中在如何增加網(wǎng)絡傳輸效能，如何 設計更快更高速的網(wǎng)絡芯片，同時使產(chǎn)品成本更低廉。而提高網(wǎng)絡芯片的傳輸和處理能力， 最直接的方法就是設計更快速的芯片，提高芯片的主頻，增加IO管腳的數(shù)量等。但這些均 將帶來功耗上的損失，花在加強每1個網(wǎng)絡接口的處理能力的提升，往往會導致整個網(wǎng)絡 設備的功耗設計余量入不敷出。而網(wǎng)絡交換器因為功耗用電增加，自然也會讓機體溫度提 升，當機體溫度增加時自然主、被動散熱機制的成本就會提高，例如驅動強制氣冷的散熱風 扇也會用電，而大量使用交換器、網(wǎng)絡設備的網(wǎng)絡、資料中心機房，也會為了維持機房最佳 運作溫度，而讓空調負荷加重，造成更多能源消耗。另一方面，從應用層的角度出發(fā)，網(wǎng)絡和服務的不斷融合，更加重了網(wǎng)絡處理設備 的功耗負擔。目前的IT與3C應用對網(wǎng)絡的依賴性不斷加深，例如現(xiàn)在推行的web2.0和各 種視頻，音頻應用(如IPTV，在線音樂，VOD視頻點播等)，使用者對網(wǎng)絡數(shù)據(jù)的存取數(shù)量和 頻率均相對于以往的應用有了指數(shù)式的增長，直接影響著網(wǎng)絡硬件的處理數(shù)據(jù)量和消耗功 率。在商業(yè)應用部份，各大公司均在推行的云計算(Cloud Computing)、虛擬化、集群運算 (Cluster Computing)、在線購物、企業(yè)電子商務等應用，也加速了數(shù)據(jù)中心對于高速，低功 耗網(wǎng)絡的急迫需求。但是反觀目前的網(wǎng)絡處理硬件，很多仍還是在追求性能，以太網(wǎng)從最初的10Mb， 100Mb，發(fā)展到現(xiàn)在的1Gb，IOGb甚至是100Gb，帶寬以指數(shù)上升，芯片的處理能力不停的翻 倍，同時，其功耗消耗也在以可觀的比例同步上漲，這對注重性能/功耗比的應用場合(如 嵌入式應用，數(shù)據(jù)中心)提出了極大的挑戰(zhàn)。圖1顯示了一個網(wǎng)絡處理卡的基本結構，網(wǎng)絡處理卡由以太網(wǎng)電纜RJ-45接口，變 壓器，物理層(PHY)芯片，以太網(wǎng)控制器構成。通過RJ-45接口輸入/輸出的電信號通過變 壓器耦合至PHY芯片。典型的以太網(wǎng)phy芯片如broadcom公司的BCM5461以及marvell 公司的88E1111等芯片，以太網(wǎng)PHY芯片通過GMII接口(RGMII接口，SGMII接口 )和以太 網(wǎng)控制器相連。GMII 是GIGABIT Medium Independent Interface 的意思，是指不用考慮媒體是銅軸、光纖、電纜等，因為這些媒體處理的相關工作都有PHY或者叫做MAC的芯片完成。GMII 是IEEE-802. 3定義的以太網(wǎng)行業(yè)標準，用于Fast Ethernet MAC_block與各種類型的PH 連接。它包括一個數(shù)據(jù)接口，以及一個MAC和PHY之間的管理接口。GMII支持1000兆的操作，它的支持還是比較靈活的，但是有一個缺點是因為它一 個端口用的信號線太多，所以現(xiàn)代的交換機的制作都會用到其它的一些從GMII簡化出來 的標準，比如RGMII、SGMII等。管理接口 MDIO是個雙信號接口 一個是時鐘信號MDC，另一個是數(shù)據(jù)信號MDI0。 通過管理接口，上層能監(jiān)視和控制PHY。RGMII是簡化的GMII接口，在數(shù)據(jù)的收發(fā)上它比MII接口少了一倍的信號線。 SGMII比RMII更少的信號線數(shù)目，S表示串行的意思。因為它只用一根信號線傳送發(fā)送數(shù) 據(jù)，一根信號線傳輸接受數(shù)據(jù)，它的時鐘頻率很高。在網(wǎng)絡芯片應用中，IO消耗的功耗已經(jīng)占了總功耗相當大的一部分，據(jù)測算，一個 普通的網(wǎng)絡芯片，有近30%的功耗是消耗在外部的IOswitching上，但是同時，網(wǎng)絡芯片又 要面對越來越高的IO速度的要求，這就和功耗形成了一對矛盾，面對這樣的問題，本發(fā)明 提出了一種創(chuàng)新的解決傳輸功耗的方法。
發(fā)明內容本發(fā)明所要解決的技術問題是提供一種降低以太網(wǎng)phy接口芯片和mac芯片之間 數(shù)據(jù)傳輸?shù)墓?。本發(fā)明為了解決上述技術問題而采用的技術方案是提供一種以太網(wǎng)數(shù)據(jù)發(fā)送裝 置，包括一異步FIFO，用于存儲從控制器核心發(fā)出的數(shù)據(jù)報文，并轉換時鐘域；一功耗計算及控制模塊，用于從所述異步FIFO中讀取當前報文，計算當前報文的 功耗數(shù)據(jù)，選擇當前報文的數(shù)據(jù)傳輸通道；一 Sbit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊，耦接在所述功耗計算及控制模塊 及GMII接口之間；一 4bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊，耦接在所述功耗計算及控制模塊 及RGMII接口之間；一 Ibit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊，耦接在所述功耗計算及控制模塊 及SGMII接口之間；一鎖相環(huán)模塊，用以產(chǎn)生GMII接口，RGMII接口以及SGMII接口所需的數(shù)據(jù)時鐘；一 MDIO控制器模塊，用以對PHY芯片進行數(shù)據(jù)讀取和控制，所述異步FIFO包含一高水位標志，用以指明FIFO內數(shù)據(jù)量是否達到一定的門 限；所述功耗計算模塊包含一控制模塊，一 Sbit功耗計算模塊，一 4bit功耗計算模 塊，一 Ibit功耗計算模塊以及數(shù)據(jù)緩存器，控制模塊根據(jù)所述的3個功耗計算模塊的計算 結果選擇數(shù)據(jù)報文輸出至所述的8bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊或者4bit數(shù)據(jù) 位寬以太網(wǎng)媒體接入控制器模塊或者Ibit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊之一。本發(fā)明為了解決上述技術問題還提供一種用于以太網(wǎng)phy接口芯片和mac芯片之 間傳輸數(shù)據(jù)的方法，該方法執(zhí)行以下步驟[0023]Α.依次從fifo中讀取網(wǎng)絡包的每個字節(jié)，按每1個bit統(tǒng)計其中0、1翻轉的個 數(shù)，累加一整幀并乘以一加權系數(shù)得到的值作為SGMII接口傳輸所需功耗數(shù)據(jù)；按每4個 bit—組統(tǒng)計其中0、1翻轉的個數(shù)，累加一整幀作為RGMII接口傳輸所需功耗數(shù)據(jù)；按每8 個bit —組統(tǒng)計其中0、1翻轉的個數(shù)，累加一整幀作為GMII接口傳輸所需功耗數(shù)據(jù)，并選 擇上述3個接口傳輸所需功耗數(shù)據(jù)中的最小值；B.判斷當前發(fā)送 端fifo內的數(shù)據(jù)是否達到了高水位閾值；C.如果當前發(fā)送端fifo內的數(shù)據(jù)達到了高水位閾值，則表明當前網(wǎng)絡處于忙狀 態(tài)，維持當前的數(shù)據(jù)傳送端口 ；D.如果當前發(fā)送端fifo內的數(shù)據(jù)未達到高水位閾值，則表明當前網(wǎng)絡處于不忙 狀態(tài)，根據(jù)所述最小值選擇數(shù)據(jù)通過GMII接口、RGMII接口或者SGMII接口進行數(shù)據(jù)傳輸， 并通過MDIO總線給出選擇控制指令至phy芯片；E.選擇相應的端口進行數(shù)據(jù)包的發(fā)送。

圖1是網(wǎng)絡處理接口卡的實現(xiàn)框圖。圖2是本發(fā)明的以太網(wǎng)控制器內部的數(shù)據(jù)發(fā)送方向接口電路結構圖。圖3是本發(fā)明的功耗計算及控制模塊的內部電路結構圖。圖4是本發(fā)明的Sbit功耗計算模塊的內部電路邏輯圖。圖5是本發(fā)明的4bit功耗計算模塊的內部電路邏輯圖。圖6是本發(fā)明的Ibit功耗計算模塊的內部電路邏輯圖。
具體實施方式
圖2顯示了以太網(wǎng)控制器內部的數(shù)據(jù)發(fā)送方向接口電路結構圖。發(fā)送方向數(shù)據(jù) 通路包括發(fā)送端fifo (TX FIFO)、功耗計算及控制模塊、PLL模塊、MDIO控制器模塊、SGMII MAC模塊、RGMII MAC模塊以及GMII MAC模塊。TX FIFO模塊是以包為單位的異步先入先出隊列緩沖區(qū)，從以太網(wǎng)控制器內核輸 出的以太網(wǎng)報文首先輸入至TX FIFO模塊中，等待控制模塊的調度輸出。TX FIFO模塊設 置一個水位標記，表明當前fifo內的數(shù)據(jù)的多少。在一個實施例中，fifo的深度為16KB， 可以存儲約10個1500B的最長以太網(wǎng)報文，水位標記可以設置在一半的fifo深度位置，例 如8KB，當fifo內的報文總量超過8KB的時候，高水位標記置為1，當fifo內的報文總量 小于8KB的時候，高水位標記設置為0。注意這里8KB只是一個示意值，在具體的芯片實 現(xiàn)中，可以將高水位判斷值設置成固定值，或者設置為一個寄存器，通過主控CPU或者其他 方式來配置。TX FIFO的報文輸入總線寬度為8bit，每個時鐘周期可以輸入一個字節(jié)的數(shù) 據(jù)。TX FIFO作用有2個，其一是緩存輸出的報文數(shù)據(jù)，其二是用來做時鐘域的轉換，將以 太網(wǎng)控制器的內部時鐘域數(shù)據(jù)傳遞到以太網(wǎng)接口時鐘域上，一個可能的配置例如內部時鐘 為lOOMhz，接口時鐘域固定為125Mhz。TX FIFO的輸出端口也為8bit，可以在控制器的讀 信號作用下，以125M的時鐘速率每周期輸出一個報文數(shù)據(jù)。功耗計算及控制模塊是本實施例的核心。圖3顯示了功耗計算及模塊的內部結 構，報文讀取邏輯根據(jù)TX FIFO的空滿狀態(tài)去獲取數(shù)據(jù)報文。TX FIFO按完整的報文進行統(tǒng)計，初始狀態(tài)下，TX FIFO為空，當有一個完整的數(shù)據(jù)報文輸入TX FIFO后，TX FIFO指示控 制模塊fifo當前狀態(tài)非空。報文讀取邏輯判斷當前狀態(tài)為可發(fā)包狀態(tài)后，發(fā)出讀信號，保 持使能直到一個報文的尾標記被獲得。報文讀取邏 輯輸出Sbit的并行報文數(shù)據(jù)給Sbit功耗計算模塊，4bit功耗計算模 塊以及Ibit功耗計算模塊。這3個功耗計算模塊分別計算出當前完整的報文在3種發(fā)送 模式下的發(fā)送功耗統(tǒng)計。圖4描述Sbit功耗計算模塊的內部結構。Sbit功耗計算模塊包括當前狀態(tài)寄存 器和上一狀態(tài)寄存器，當前狀態(tài)寄存器保存當前周期的報文數(shù)據(jù)，上一狀態(tài)寄存器保存上 一周期的報文數(shù)據(jù)，如果當前周期是一個報文的起始周期，則上一狀態(tài)寄存器內保存的是 上一個通過GMII端口發(fā)送的報文數(shù)據(jù)的最后一個字節(jié)數(shù)據(jù)。在每個有效報文數(shù)據(jù)周期，異 或邏輯1計算上一狀態(tài)寄存器中存儲的8bit數(shù)據(jù)和當前狀態(tài)寄存器中存儲的Sbit的報文 數(shù)據(jù)中對應的bit位是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)， 對于其中不為0的bit的個數(shù)相加得到當前的功耗值，并在累加器中累加每個周期所對應 的功耗值。這樣對一整幀報文數(shù)據(jù)進行連續(xù)的計算，當最后一個報文數(shù)據(jù)通過當前狀態(tài)寄 存器后，累加器輸出完整的數(shù)據(jù)包的功耗數(shù)據(jù)至控制模塊。在每一個數(shù)據(jù)包的開始位置，累 加器被清零。圖5描述4bit功耗計算模塊的內部結構。4bit功耗計算模塊包括當前狀態(tài)寄存 器和上一狀態(tài)寄存器，當前狀態(tài)寄存器保存當前周期的報文數(shù)據(jù)，上一狀態(tài)寄存器保存上 一周期的報文數(shù)據(jù)的低4bit，如果當前周期是一個報文的起始周期，則上一狀態(tài)寄存器內 保存的是上一個通過RGMII端口發(fā)送的報文數(shù)據(jù)的最后一個字節(jié)數(shù)據(jù)的低4bit。在每個有 效報文數(shù)據(jù)周期，異或邏輯1計算上一狀態(tài)寄存器中存儲的4bit數(shù)據(jù)和當前狀態(tài)寄存器中 存儲的高4位的報文數(shù)據(jù)中對應的bit位是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉，也就是 傳輸中會產(chǎn)生功耗)，異或邏輯2計算當前狀態(tài)寄存器中存儲的高4bit數(shù)據(jù)和當前狀態(tài)寄 存器中存儲的低4位的報文數(shù)據(jù)中對應的bit位是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉， 也就是傳輸中會產(chǎn)生功耗)，2組異或邏輯分別輸出每個周期不同的bit個數(shù)，對于其中不 為0的bit的個數(shù)相加后并在累加器中累加。這樣對一整幀報文數(shù)據(jù)進行連續(xù)的計算，當 最后一個報文數(shù)據(jù)通過當前狀態(tài)寄存器后，累加器輸出完整的數(shù)據(jù)包的功耗數(shù)據(jù)至控制模 塊。在每一個數(shù)據(jù)包的開始位置，累加器被清零。圖6描述Ibit功耗計算模塊的內部結構。Ibit功耗計算模塊包括當前狀態(tài)寄存 器和上一狀態(tài)寄存器，當前狀態(tài)寄存器保存當前周期的報文數(shù)據(jù)，上一狀態(tài)寄存器保存上 一周期的報文數(shù)據(jù)的低lbit，如果當前周期是一個報文的起始周期，則上一狀態(tài)寄存器內 保存的是上一個通過SGMII端口發(fā)送的報文數(shù)據(jù)的最后一個字節(jié)數(shù)據(jù)的低lbit。在每個有 效報文數(shù)據(jù)周期，異或邏輯1計算上一狀態(tài)寄存器中存儲的Ibit數(shù)據(jù)和當前狀態(tài)寄存器中 存儲的第7位的報文數(shù)據(jù)中對應的bit位是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉，也就是 傳輸中會產(chǎn)生功耗)，異或邏輯2計算當前狀態(tài)寄存器中存儲的第7bit數(shù)據(jù)和當前狀態(tài)寄 存器中存儲的第6bit的報文數(shù)據(jù)中對應的bit位是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉， 也就是傳輸中會產(chǎn)生功耗)，異或邏輯3計算當前狀態(tài)寄存器中存儲的第6bit數(shù)據(jù)和當前 狀態(tài)寄存器中存儲的第5bit的報文數(shù)據(jù)中對應的bit位是否相同(不同意味著發(fā)生了數(shù) 據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)，異或邏輯4計算當前狀態(tài)寄存器中存儲的第5bit數(shù)據(jù)和當前狀態(tài)寄存器中存儲的第4bit的報文數(shù)據(jù)中對應的bit位是否相同(不同意味著 發(fā)生了數(shù)據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)，異或邏輯5計算當前狀態(tài)寄存器中存儲的第 4bit數(shù)據(jù)和當前狀態(tài)寄存器中存儲的第3bit的報文數(shù)據(jù)中對應的bit位是否相同(不同 意味著發(fā)生了數(shù)據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)，異或邏輯6計算當前狀態(tài)寄存器中 存儲的第3bit數(shù)據(jù)和當前狀態(tài)寄存器中存儲的第2bit的報文數(shù)據(jù)中對應的bit位是否相 同(不同意味著發(fā)生了數(shù)據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)，異或邏輯7計算當前狀態(tài)寄 存器中存儲的第2bit數(shù)據(jù)和當前狀態(tài)寄存器中存儲的第Ibit的報文數(shù)據(jù)中對應的bit位 是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)，異或邏輯8計算當前 狀態(tài)寄存器中存儲的第Ibit數(shù)據(jù)和當前狀態(tài)寄存器中存儲的第Obit的報文數(shù)據(jù)中對應的 bit位是否相同(不同意味著發(fā)生了數(shù)據(jù)翻轉，也就是傳輸中會產(chǎn)生功耗)，8組異或邏輯 分別輸出每個周期不同的bit個數(shù)，對于其中不為0的bit的個數(shù)相加后并在累加器中累 力口。這樣對一整幀報文數(shù)據(jù)進行連續(xù)的計算，當最后一個報文數(shù)據(jù)通過當前狀態(tài)寄存器后， 累加器輸出完整的數(shù)據(jù)包的功耗數(shù)據(jù)至控制模塊。在每一個數(shù)據(jù)包的開始位置，累加器被 清零。由于SGMII是采用的LVDS差分標準電平，和GMII以及RGMII的2. 5V單端電平標準 不一致，因此，還需要進行一次修正操作，將Ibit功耗計算模塊的輸出結果乘以一個加權 系數(shù)以折算到和GMII以及RGMII端口同樣的功耗標準上，以獲得SGMII接口的功耗數(shù)據(jù)。 當一個報文完整的通過3個功耗計算模塊后，控制模塊分別讀取3個功耗計算模 塊最后獲得的功耗數(shù)據(jù)，并進行比較，選擇上述3個接口傳輸所需功耗數(shù)據(jù)中的最小值。控 制模塊根據(jù)所述最小值和當前的fifo深度來進行通道選擇，通道選擇的算法如下當fifo高水位標記不為1的時候，如果所述最小值來自于Sbit功耗計算模塊，則 當前網(wǎng)絡報文通過GMII接口進行發(fā)送；如果所述最小值來自于4bit功耗計算模塊，則當前 網(wǎng)絡報文通過RGMII接口進行發(fā)送；如果所述最小值來自于Ibit功耗計算模塊，則當前網(wǎng) 絡報文通過SGMII接口進行發(fā)送。當fifo高水位標記為1的情況下，當前報文從上一報文所選通道進行發(fā)送，忽略 當前報文的功耗數(shù)據(jù)?？刂七壿嬙谧龀霎斍鞍l(fā)送通道的選擇后，發(fā)出MDIO控制器的控制指令，控制PHY 側接口的SGMII/RGMII/GMII端口選擇寄存器，使PHY芯片對片外數(shù)據(jù)通道進行切換至相應 的端口(注意，有些PHY芯片需要在設置完通道參數(shù)后進行軟復位才能使配置生效，為了應 用本發(fā)明的功耗節(jié)省方法，需要對此類Phy芯片的邏輯進行修改)，當配置完PHY的控制寄 存器后，控制邏輯發(fā)送緩存內的報文至對應的發(fā)送通道。為了進一步節(jié)省功耗，分別實現(xiàn)一個Sbit位寬輸入的千兆以太網(wǎng)MAC模塊，一個 4bit位寬輸入的千兆以太網(wǎng)MAC模塊以及一個Ibit位寬輸入的千兆以太網(wǎng)MAC模塊，分 別串接在功耗計算及控制模塊和GMII接口，RGMII接口以及SGMII接口之間。三個MAC模 塊的功能相同，區(qū)別僅在于輸入/輸出的位寬以及時鐘頻率。Ibit位寬輸入的千兆以太網(wǎng) MAC模塊的時鐘頻率是8bit位寬輸入的千兆以太網(wǎng)MAC模塊的8倍。4bit位寬輸入的千兆 以太網(wǎng)MAC模塊的時鐘頻率是Sbit位寬輸入的千兆以太網(wǎng)MAC模塊的2倍。每個以太網(wǎng) MAC控制器的時鐘均由鎖相環(huán)對應的輸出驅動。由于本發(fā)明在選擇數(shù)據(jù)通路的時候已經(jīng)考 慮了功耗數(shù)據(jù)，因此，數(shù)據(jù)在經(jīng)過MAC處理的時候，也同樣能節(jié)省大量的功耗。所述MAC模塊實現(xiàn)的功能和IEEE802. 3規(guī)范中所規(guī)定的標準的千兆以太網(wǎng)媒體接入控制器功能相同，在此不再詳細描述。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領域技 術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的修改和完善，因為本發(fā)明的保護 范圍當以權利要求所界定的為準。
權利要求1. 一種以太網(wǎng)數(shù)據(jù)發(fā)送裝置，包括一異步FIFO，用于存儲從控制器核心發(fā)出的數(shù)據(jù)報文，并轉換時鐘域； 一功耗計算及控制模塊，用于從所述異步FIFO中讀取當前報文，計算當前報文的功耗 數(shù)據(jù)，選擇當前報文的數(shù)據(jù)傳輸通道；一 Sbit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊，耦接在所述功耗計算及控制模塊及 GMII接口之間；一 4bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊，耦接在所述功耗計算及控制模塊及 RGMII接口之間；一 Ibit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊，耦接在所述功耗計算及控制模塊及 SGMII接口之間；一鎖相環(huán)模塊，用以產(chǎn)生GMII接口，RGMII接口以及SGMII接口所需的數(shù)據(jù)時鐘； 一 MDIO控制器模塊，用以對PHY芯片進行數(shù)據(jù)讀取和控制， 其特征在于所述異步FIFO包含一高水位標志，用以指明FIFO內數(shù)據(jù)量是否達到一定的門限； 所述功耗計算模塊包含一控制模塊，一 Sbit功耗計算模塊，一 4bit功耗計算模塊，一 Ibit功耗計算模塊以及數(shù)據(jù)緩存器，控制模塊根據(jù)所述3個功耗計算模塊的計算結果選擇 數(shù)據(jù)報文輸出至所述的8bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊或者4bit數(shù)據(jù)位寬以太 網(wǎng)媒體接入控制器模塊或者Ibit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊之一。
專利摘要本實用新型公開一種以太網(wǎng)數(shù)據(jù)發(fā)送裝置，包括異步FIFO、功耗計算及控制模塊、8bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊、4bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊、1bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊、鎖相環(huán)模塊以及MDIO控制器模塊，所述異步FIFO包含一高水位標志；所述功耗計算模塊包含控制模塊，8bit功耗計算模塊，4bit功耗計算模塊，1bit功耗計算模塊以及數(shù)據(jù)緩存器，控制模塊根據(jù)所述的3個功耗計算模塊的計算結果選擇數(shù)據(jù)報文輸出至所述的8bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊或者4bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊或者1bit數(shù)據(jù)位寬以太網(wǎng)媒體接入控制器模塊之一。有益效果通過充分利用數(shù)據(jù)的功耗分析，降低傳輸功耗并保證數(shù)據(jù)傳輸?shù)男省?br> 文檔編號H04L12/28GK201878176SQ20102021268
公開日2011年6月22日 申請日期2010年6月2日 優(yōu)先權日2010年6月2日
發(fā)明者孟路, 馬建鋒 申請人:上海融億信息技術有限公司