專利名稱：多通道dcc通信處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信設(shè)備領(lǐng)域，特別涉及一種多通道DCC通信處理系統(tǒng)。
背景技術(shù)：
同步數(shù)字系列(Synchronous Digital Hierarchy，簡稱SDH)采用的信息結(jié)構(gòu)等級(jí) 稱為同步傳送模塊STM-N(Synchronous Transport Module，N= 1，4，16，64)，最基本的模塊 為STM-I。在STM-I幀結(jié)構(gòu)中，有81個(gè)開銷字節(jié)，其中Dl D12共12個(gè)字節(jié)(一般的應(yīng)用中 只使用Dl D3三個(gè)字節(jié))作為數(shù)據(jù)通信通道(Data Communication Channel，簡稱DCC)， 其功能是傳輸用于運(yùn)行、管理和維護(hù)(Operation Administration and Maintenance，簡稱 0AM)功能的有效信息。通過DCC，SDH網(wǎng)元間建立了數(shù)據(jù)通信的橋梁，網(wǎng)管系統(tǒng)可以通過DCC 對(duì)各網(wǎng)元及子網(wǎng)網(wǎng)元進(jìn)行配置、性能監(jiān)視和告警處理等操作。DCC通信過程需要對(duì)DCC 信號(hào)進(jìn)行 HDLC(High-Level Data Link Control，高級(jí)數(shù) 據(jù)鏈路控制)處理，即將有效信息字段(用于OAM等功能的信息字段)進(jìn)行HDLC成幀處理 形成DCC信號(hào)進(jìn)行發(fā)送，或?qū)⒔邮盏降腄CC信號(hào)經(jīng)過HDLC解幀處理提取有效信息字段以便 管理和調(diào)用；通常SDH網(wǎng)元間存在多個(gè)業(yè)務(wù)數(shù)據(jù)通道，其數(shù)據(jù)交互過程需要對(duì)各個(gè)數(shù)據(jù)通 道進(jìn)行DCC通信處理，即多通道DCC通信處理。在現(xiàn)有技術(shù)中，多通道DCC通信處理由特定系列的自帶協(xié)議處理功能的微處理器 實(shí)現(xiàn)，如圖1所示微處理器與片外的RAM存儲(chǔ)器連接，微處理器通過編程實(shí)現(xiàn)多通道DCC 通信的通道管理、流程控制、以及對(duì)多通道DCC信號(hào)的接收、發(fā)送和HDLC協(xié)議轉(zhuǎn)化等進(jìn)行 數(shù)據(jù)處理；RAM存儲(chǔ)器中分通道存儲(chǔ)有用的有效信息字段，以備微處理器或其它模塊調(diào)用。 其具體的多通道DCC通信處理過程是在接收方向，由串行接收接口接收到的多個(gè)通道的 DCC信號(hào)傳送至微處理器，微處理器為各個(gè)通道編號(hào)，然后根據(jù)其程序設(shè)定的時(shí)序進(jìn)行通道 控制，將多通道DCC信號(hào)分別進(jìn)行HDLC解幀處理，處理后得到各個(gè)通道的有效信息字段，并 在微處理器的程序控制下，將各個(gè)通道的有效信息字段依據(jù)通道編號(hào)分通道地存儲(chǔ)到片外 的RAM存儲(chǔ)器中；在發(fā)送方向，微處理器根據(jù)通道編號(hào)從片外的RAM存儲(chǔ)器中讀取出不同通 道的有效信息字段，在微處理器的程序控制下將讀取的各個(gè)通道的有效信息字段分別進(jìn)行 HDLC成幀處理，處理后得到待發(fā)送的多通道DCC信號(hào)，然后微處理器根據(jù)其程序設(shè)定的時(shí) 序?qū)⒋l(fā)送的多通道DCC信號(hào)分別傳送至與其通道對(duì)應(yīng)的串行發(fā)送接口。采用現(xiàn)有技術(shù)實(shí)現(xiàn)多通道DCC通信處理主要存在以下缺陷1)微處理器不僅僅要進(jìn)行通道控制和過程管理，還要負(fù)責(zé)多通道DCC信號(hào)的接收 數(shù)據(jù)和發(fā)送數(shù)據(jù)的格式轉(zhuǎn)換、以及HDLC協(xié)議轉(zhuǎn)換等具體的數(shù)據(jù)處理，特別是HDLC處理進(jìn)程 調(diào)用比較頻繁、處理過程相對(duì)復(fù)雜，在數(shù)據(jù)通道較多、數(shù)據(jù)處理量較大的情況下，會(huì)占用大 量的微處理器資源，嚴(yán)重影響微處理器處理其它進(jìn)程的效率。2)由于多通道DCC通信處理的處理帶寬依賴于微處理器的緩存容量，需要處理的 帶寬不同，就可能需要采用不同型號(hào)的微處理器；技術(shù)人員則可能需要針對(duì)不同型號(hào)的微 處理器單獨(dú)編程，其靈活性和通用性受限，移植應(yīng)用很不方便。[0008]3)對(duì)微處理器過度依賴，而通常自帶協(xié)議處理功能的微處理器價(jià)格比較昂貴，使 得多通道DCC通信處理的實(shí)現(xiàn)成本居高不下；不僅如此，微處理器自帶的緩存容量有限， 緩存容量越大的微處理器相應(yīng)價(jià)格越高，而多通道DCC通信處理的處理帶寬依賴于緩存容 量，因此高帶寬DCC通信處理的實(shí)現(xiàn)需要以進(jìn)一步提高成本為代價(jià)。

實(shí)用新型內(nèi)容針對(duì)現(xiàn)有技術(shù)的上述不足，本實(shí)用新型的目的在于提供一種多通道DCC通信處理 系統(tǒng)，以增強(qiáng)處理性能，提高應(yīng)用靈活性和通用性，降低實(shí)現(xiàn)成本。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種多通道DCC通信處理系統(tǒng)，包括微處理器 和數(shù)據(jù)存儲(chǔ)器，還包括時(shí)分復(fù)用模塊和數(shù)據(jù)處理單元；所述微處理器分別與時(shí)分復(fù)用模塊 和數(shù)據(jù)處理單元連接，所述數(shù)據(jù)處理單元還分別與時(shí)分復(fù)用模塊和數(shù)據(jù)存儲(chǔ)器連接；所述 微處理器用于發(fā)送控制指令，對(duì)多通道DCC通信處理過程進(jìn)行通道管理和流程控制；所述 數(shù)據(jù)處理單元根據(jù)微處理器的流程控制，完成對(duì)DCC信號(hào)的接收、發(fā)送和HDLC協(xié)議轉(zhuǎn)換處 理；所述時(shí)分復(fù)用模塊根據(jù)微處理器的通道管理，控制數(shù)據(jù)處理單元以時(shí)分復(fù)用的方式完 成對(duì)多通道DCC信號(hào)的處理；所述數(shù)據(jù)存儲(chǔ)器用于分通道存儲(chǔ)有效信息字段。所述數(shù)據(jù)處理單元包括DCC信號(hào)接收/發(fā)送模塊、HDLC協(xié)議處理模塊和通道緩存 模塊；所述DCC信號(hào)接收/發(fā)送模塊用于完成各通道DCC信號(hào)的接收和發(fā)送處理；所述HDLC 協(xié)議處理模塊用于完成各通道的HDLC協(xié)議轉(zhuǎn)換處理，所述HDLC協(xié)議轉(zhuǎn)換處理包括將接收 的DCC信號(hào)通過HDLC解幀處理為有效信息字段，以及將待發(fā)送的有效信息字段通過HDLC 成幀處理為DCC信號(hào)；所述通道緩存模塊提供HDLC協(xié)議處理模塊與數(shù)據(jù)存儲(chǔ)器之間各通道 有效信息字段的讀、寫緩存，并記錄各通道的有效信息字段在數(shù)據(jù)存儲(chǔ)器中的存儲(chǔ)地址。本實(shí)用新型的多通道DCC通信處理系統(tǒng)采用了多模塊協(xié)作的方式，對(duì)多通道DCC 通信處理過程進(jìn)行合理的分工。多通道DCC通信處理過程的通道管理和流程控制功能依然 由微處理器完成，對(duì)DCC信號(hào)的接收、發(fā)送和HDLC協(xié)議轉(zhuǎn)換等數(shù)據(jù)處理則單獨(dú)由硬件電路 構(gòu)成的數(shù)據(jù)處理單元完成，多通道的時(shí)分復(fù)用方式由時(shí)分復(fù)用模塊實(shí)現(xiàn)。通過分工，簡化了 微處理器在多通道DCC通信處理中的功能強(qiáng)度。相比現(xiàn)有技術(shù)，本實(shí)用新型的多通道DCC通信處理系統(tǒng)具有以下優(yōu)點(diǎn)1、多通道DCC通信處理過程中的控制和管理、數(shù)據(jù)處理以及多通道的時(shí)分復(fù)用不 再全權(quán)由微處理器完成，而是分模塊完成，各模塊之間的資源互不影響，解決了因資源占用 而導(dǎo)致的效率降低問題。2、多通道DCC通信處理的處理帶寬不再受微處理器的緩存容量影響，可在不改 變各模塊的電路結(jié)構(gòu)及連接關(guān)系，也無需再單獨(dú)編制控制管理程序的前提下，僅通過設(shè)置 微處理器中的配置參數(shù)，可靈活的實(shí)現(xiàn)不同通道數(shù)量或不同處理帶寬的多通道DCC通信處 理；3、即使采用不同的硬件電路也可使用相同的微處理器進(jìn)行控制管理，無需再因硬 件配置的更換而單獨(dú)編制控制管理程序，大大提高了應(yīng)用的靈活性和通用性，方便移植。4、微處理器的功能強(qiáng)度得以簡化，采用普通的CPU或單片機(jī)也可完成相應(yīng)的控制 和管理工作，擺脫了對(duì)特定系列微處理器的依賴，降低了實(shí)現(xiàn)成本。
圖1為現(xiàn)有技術(shù)多通道DCC通信處理系統(tǒng)的結(jié)構(gòu)框圖；圖2為本實(shí)用新型多通道DCC通信處理系統(tǒng)的結(jié)構(gòu)框圖；圖3為本實(shí)用新型多通道DCC通信處理系統(tǒng)中數(shù)據(jù)處理單元的結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案進(jìn)一步說明如下參見圖2，本實(shí)用新型的多通道DCC通信處理系統(tǒng)包括微處理器、數(shù)據(jù)存儲(chǔ)器、時(shí) 分復(fù)用模塊和數(shù)據(jù)處理單元；所述微處理器分別與時(shí)分復(fù)用模塊和數(shù)據(jù)處理單元連接，所 述數(shù)據(jù)處理單元還分別于時(shí)分復(fù)用模塊和數(shù)據(jù)存儲(chǔ)器連接。數(shù)據(jù)處理單元包括DCC信號(hào)接 收/發(fā)送模塊、HDLC協(xié)議處理模塊和通道緩存模塊，如圖3所示。微處理器依然是整個(gè)系 統(tǒng)工作流程的控制核心；時(shí)分復(fù)用模塊、DCC信號(hào)接收/發(fā)送模塊、HDLC協(xié)議處理模塊和通 道緩存模塊均可采用FPGA、CPLD等可編程邏輯器件設(shè)計(jì)實(shí)現(xiàn)，當(dāng)然也可以在市場(chǎng)上商購專 用的芯片實(shí)現(xiàn)。實(shí)施例1 微處理器對(duì)多通道DCC通信處理過程進(jìn)行通道管理和流程控制，其管理和控制需 首先經(jīng)過配置，配置內(nèi)容包括整個(gè)系統(tǒng)需要處理的DCC通道數(shù)目與具體的通道號(hào)、每一通 道需要處理的帶寬、HDLC協(xié)議處理的相關(guān)參數(shù)、每一通道中有用信息字段的字節(jié)數(shù)、每一通 道的有效信息字段在數(shù)據(jù)存儲(chǔ)器中的存儲(chǔ)地址等。配置完成后發(fā)送控制指令，系統(tǒng)中的DCC 信號(hào)接收/發(fā)送模塊、HDLC協(xié)議處理模塊和通道緩存模塊幾個(gè)重要模塊在時(shí)分復(fù)用模塊的 控制下，以時(shí)分復(fù)用的機(jī)制處理不同通道的DCC數(shù)據(jù)。時(shí)分復(fù)用模塊采用FPGA實(shí)現(xiàn)，它根據(jù)微處理器的通道管理，控制DCC信號(hào)接收/ 發(fā)送模塊、HDLC協(xié)議處理模塊和通道緩存模塊以時(shí)分復(fù)用的方式完成對(duì)多通道DCC信號(hào)的處理。DCC信號(hào)接收/發(fā)送模塊采用通用的DCC信號(hào)提取、插入芯片，它根據(jù)微處理器的 通道管理，從外部輸入的多路串行接收信號(hào)中提取出各通道的DCC信號(hào)，或者將多路DCC信 號(hào)分別插入到多路串行發(fā)送信號(hào)上，同時(shí)還在時(shí)分復(fù)用模塊的控制下完成DCC信號(hào)的服用 和解復(fù)用。HDLC協(xié)議處理模塊采用HDLC協(xié)議芯片(如PT7A6525)，它根據(jù)微處理器的流程控 制，完成各通道的HDLC協(xié)議轉(zhuǎn)換處理，包括將接收的DCC信號(hào)通過HDLC幀頭與幀尾的檢 測(cè)、插入字節(jié)的去除、CRC校驗(yàn)等HDLC解幀處理，提取幀中的有效信息字段，還包括將待發(fā) 送的有效信息字段通過插入字節(jié)的填充、CRC校驗(yàn)、HDLC幀頭與幀尾的生成等HDLC成幀處 理，形成幀結(jié)構(gòu)的DCC信號(hào)。通道緩存模塊采用通用的緩存設(shè)備，提供HDLC協(xié)議處理模塊與數(shù)據(jù)存儲(chǔ)器之間 各通道有效信息字段的讀、寫緩存，并記錄各通道的有效信息字段在數(shù)據(jù)存儲(chǔ)器中的存儲(chǔ) 地址。數(shù)據(jù)存儲(chǔ)器采用DDR存儲(chǔ)器。下面從接收處理和發(fā)送處理兩個(gè)過程來說明本實(shí)用新型多通道DCC通信處理系 統(tǒng)的工作流程。
5[0031]A、在接收處理過程中首先由微處理器發(fā)出帶有配置信息的控制指令，啟動(dòng)多通道DCC數(shù)據(jù)處理系統(tǒng)的 接收處理過程。DCC信號(hào)接收/發(fā)送模塊根據(jù)微處理器的配置，確定需要處理的DCC通道數(shù)目與 具體的通道號(hào)，然后從外部輸入的多路串行接收信號(hào)中獲取相應(yīng)的DCC信號(hào)，并在時(shí)分復(fù) 用模塊的控制下將提取出的多路DCC復(fù)用成一路串行的DCC信號(hào)，傳送給HDLC協(xié)議處理模 塊。HDLC協(xié)議處理模塊對(duì)接收的DCC信號(hào)進(jìn)行HDLC解幀處理，包括HDLC幀頭與幀尾 的檢測(cè)、插入字節(jié)的去除、CRC校驗(yàn)等，并提取幀中的有效信息字段存儲(chǔ)在通道緩存模塊中。 整個(gè)多通道DCC通信處理系統(tǒng)只有一個(gè)單路的HDLC協(xié)議處理模塊，該單路HDLC協(xié)議處理 模塊根據(jù)微處理器的配置，確定每一通道需要處理的帶寬和HDLC協(xié)議處理的相關(guān)參數(shù)，并 在時(shí)分復(fù)用管理模塊的控制下對(duì)不同通道的DCC信號(hào)以時(shí)分復(fù)用的方式分別進(jìn)行解幀處 理。通道緩存模塊在時(shí)分復(fù)用管理模塊的控制下，將不同通道中的有效信息字段按不 同的通道號(hào)分別存放在數(shù)據(jù)存儲(chǔ)器中的不同存儲(chǔ)空間內(nèi)，并記錄各通道的有效信息字段在 數(shù)據(jù)存儲(chǔ)器中的存儲(chǔ)地址，同時(shí)將該存儲(chǔ)地址信息傳送給微處理器，以備后續(xù)的配置和調(diào)用。B、在發(fā)送處理過程中首先由微處理器發(fā)出帶有配置信息的控制指令，啟動(dòng)多通道DCC數(shù)據(jù)處理的發(fā)送 處理過程。通道緩存模塊根據(jù)微處理器的配置，確定需要處理的DCC通道數(shù)目與具體的通道 號(hào)、每一通道中有用信息字段的字節(jié)數(shù)、以及每一通道的有效信息字段在數(shù)據(jù)存儲(chǔ)器中的 存儲(chǔ)地址，然后從數(shù)據(jù)存儲(chǔ)器的不同存儲(chǔ)空間讀取出相應(yīng)通道的有效信息字段，并在時(shí)分 復(fù)用管理模塊的控制下，將讀取出的多通道有效信息字段復(fù)用成一路串行的信號(hào)流，發(fā)送 給HDLC協(xié)議處理模塊。微處理器的配置信息僅是作為控制指示信號(hào)，通道緩存模塊依然根 據(jù)其記錄的各通道有效信息字段在數(shù)據(jù)存儲(chǔ)器中的存儲(chǔ)地址完成具體的讀取工作。HDLC協(xié)議處理模塊對(duì)待發(fā)送的有效信息字段進(jìn)行HDLC協(xié)議成幀處理，包括對(duì)需 要的數(shù)據(jù)作插入字段填充處理、CRC校驗(yàn)、HDLC幀頭與幀尾的生成等，并將幀結(jié)構(gòu)的DCC信 號(hào)傳送給DCC信號(hào)接收/發(fā)送模塊。整個(gè)多通道DCC通信處理系統(tǒng)只有一個(gè)單路的HDLC 協(xié)議處理模塊，該單路HDLC協(xié)議處理模塊根據(jù)微處理器的配置，確定需要處理的DCC通道 數(shù)目、每一通道中有用信息字段的字節(jié)數(shù)、以及HDLC協(xié)議處理的相關(guān)參數(shù)，同時(shí)在時(shí)分復(fù) 用管理模塊的控制下，對(duì)不同通道的DCC信號(hào)以時(shí)分復(fù)用的方式分別進(jìn)行成幀處理。DCC信號(hào)接收/發(fā)送模塊將一路串行的DCC信號(hào)解復(fù)用，得到不同通道的多路DCC 信號(hào)，并根據(jù)據(jù)微處理器的配置，確定需要處理的DCC通道數(shù)目與具體的通道號(hào)，在時(shí)分復(fù) 用管理模塊的控制下將多通道DCC信號(hào)分別插入到相應(yīng)的串行發(fā)送信號(hào)上，完成多通道 DCC信號(hào)的發(fā)送。實(shí)施例2:作為另一設(shè)計(jì)方案，本實(shí)施例的多通道DCC通信處理系統(tǒng)包括微處理器、時(shí)分復(fù) 用模塊、DCC信號(hào)接收/發(fā)送模塊、HDLC協(xié)議處理模塊、通道緩存模塊和數(shù)據(jù)處理單元；其中，依然以微處理器作為整個(gè)系統(tǒng)工作流程的控制核心，數(shù)據(jù)存儲(chǔ)器采用DDR存儲(chǔ)器，而時(shí) 分復(fù)用模塊、DCC信號(hào)接收/發(fā)送模塊、HDLC協(xié)議處理模塊和通道緩存模塊全部采用一塊 FPGA可編程邏輯器件設(shè)計(jì)實(shí)現(xiàn)，各模塊分別利用FPGA可編程邏輯器件中的部分電路實(shí)現(xiàn)。 本實(shí)施例中，各模塊實(shí)現(xiàn)的具體功能以及模塊之間協(xié)同實(shí)現(xiàn)多通道DCC通信處理的工作流 程與實(shí)施例1相同。該設(shè)計(jì)方案不僅具備實(shí)施例1中設(shè)計(jì)方案的全部優(yōu)點(diǎn)，還同時(shí)使得整 個(gè)系統(tǒng)集成度高、硬件電路設(shè)計(jì)更加簡單，并且利用了 FPGA芯片可選擇范圍廣、設(shè)置靈活 的優(yōu)勢(shì)，更適用于在實(shí)際工程設(shè)計(jì)中應(yīng)用。本實(shí)用新型的多通道DCC通信處理系統(tǒng)，可在不改變各模塊的電路結(jié)構(gòu)及連接關(guān) 系，也無需單獨(dú)編制控制管理程序的前提下，僅通過設(shè)置微處理器中的配置參數(shù)，可靈活的 實(shí)現(xiàn)不同通道數(shù)量或不同處理帶寬的多通道DCC通信處理，處理帶寬可達(dá)到數(shù)十兆每秒， 并擺脫了多通道DCC通信處理系統(tǒng)對(duì)特定系列微處理器的依賴，與采用同等通道數(shù)、同等 帶寬的特定系列的微處理器相比，其實(shí)現(xiàn)成本大大降低；并且，即使采用不同的硬件電路 也可使用相同的微處理器進(jìn)行控制管理，無需再因硬件配置的更換而單獨(dú)編制控制管理程 序，大大提高了應(yīng)用的靈活性和通用性，方便移植。由于也采用了多通道設(shè)計(jì)，本實(shí)用新型 的多通道DCC通信處理系統(tǒng)同樣可應(yīng)用于MSTP (Multi-Service Transfer Platform，基于 SDH的多業(yè)務(wù)傳送平臺(tái))設(shè)備中。最后說明的是，以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非限制，盡管參 照較佳實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本 實(shí)用新型的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本實(shí)用新型技術(shù)方案的宗旨和范 圍，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
權(quán)利要求一種多通道DCC通信處理系統(tǒng)，包括微處理器和數(shù)據(jù)存儲(chǔ)器，其特征在于還包括時(shí)分復(fù)用模塊和數(shù)據(jù)處理單元；所述微處理器分別與時(shí)分復(fù)用模塊和數(shù)據(jù)處理單元連接，所述數(shù)據(jù)處理單元還分別與時(shí)分復(fù)用模塊和數(shù)據(jù)存儲(chǔ)器連接；所述微處理器用于發(fā)送控制指令，對(duì)多通道DCC通信處理過程進(jìn)行通道管理和流程控制；所述數(shù)據(jù)處理單元根據(jù)微處理器的流程控制，完成對(duì)DCC信號(hào)的接收、發(fā)送和HDLC協(xié)議轉(zhuǎn)換處理；所述時(shí)分復(fù)用模塊根據(jù)微處理器的通道管理，控制數(shù)據(jù)處理單元以時(shí)分復(fù)用的方式完成對(duì)多通道DCC信號(hào)的處理；所述數(shù)據(jù)存儲(chǔ)器用于分通道存儲(chǔ)有效信息字段。
2.根據(jù)權(quán)利要求1所述的多通道DCC通信處理系統(tǒng)，其特征在于，所述數(shù)據(jù)處理單元包 括DCC信號(hào)接收/發(fā)送模塊、HDLC協(xié)議處理模塊和通道緩存模塊；所述DCC信號(hào)接收/發(fā)送模塊用于完成各通道DCC信號(hào)的接收和發(fā)送處理； 所述HDLC協(xié)議處理模塊用于完成各通道的HDLC協(xié)議轉(zhuǎn)換處理；所述HDLC協(xié)議轉(zhuǎn)換處 理包括將接收的DCC信號(hào)通過HDLC解幀處理為有效信息字段，以及將待發(fā)送的有效信息字 段通過HDLC成幀處理為DCC信號(hào)；所述通道緩存模塊提供HDLC協(xié)議處理模塊與數(shù)據(jù)存儲(chǔ)器之間各通道有效信息字段的 讀、寫緩存，并記錄各通道的有效信息字段在數(shù)據(jù)存儲(chǔ)器中的存儲(chǔ)地址。
專利摘要本實(shí)用新型提供一種多通道DCC通信處理系統(tǒng)，包括微處理器、數(shù)據(jù)存儲(chǔ)器、時(shí)分復(fù)用模塊和數(shù)據(jù)處理單元；所述微處理器分別與時(shí)分復(fù)用模塊和數(shù)據(jù)處理單元連接，所述數(shù)據(jù)處理單元還分別與時(shí)分復(fù)用模塊和數(shù)據(jù)存儲(chǔ)器連接。本實(shí)用新型的多通道DCC通信處理系統(tǒng)，可在不改變各模塊的電路結(jié)構(gòu)及連接關(guān)系，也無需再單獨(dú)編制控制管理程序的前提下，僅通過設(shè)置微處理器中的配置參數(shù)，可靈活的實(shí)現(xiàn)不同通道數(shù)量或不同處理帶寬的多通道DCC通信處理，處理帶寬可達(dá)到數(shù)十兆每秒，增強(qiáng)了處理性能，提高了應(yīng)用靈活性和通用性，擺脫了多通道DCC通信處理系統(tǒng)對(duì)特定系列微處理器的依賴，降低了實(shí)現(xiàn)成本。
文檔編號(hào)H04L1/00GK201690461SQ201020148688
公開日2010年12月29日 申請(qǐng)日期2010年4月1日 優(yōu)先權(quán)日2010年4月1日
發(fā)明者楊恒亮, 江緒慶 申請(qǐng)人:和記奧普泰通信技術(shù)有限公司