專利名稱：分布式數(shù)字波束形成網(wǎng)絡及數(shù)字波束形成處理方法
技術領域：
本發(fā)明涉及電子通信技術領域，特別涉及一種分布式數(shù)字波束形成網(wǎng)絡及數(shù)字波 束形成處理方法，用于實現(xiàn)乘累加運算需求極大的大規(guī)模相控陣天線的并行波束形成處理。
背景技術：
在衛(wèi)星通信領域，相控陣技術具有增益高、可大角度動態(tài)掃描等優(yōu)點。而且，利用 陣列天線的空間分集效果實現(xiàn)多波束覆蓋，結合波束間頻率復用和碼分復用等手段，可極 大提高衛(wèi)星通信系統(tǒng)的用戶容量。在軍事偵查、信息預警等多個領域，相控陣天線更是發(fā)揮 著極大的作用，它可作為空軍預警機的核心部件，自動跟蹤敵方多個目標(如軍艦、飛機、 導彈等)的動向，鎖定目標運動軌跡，為我方采取擊落或截獲等下一步動作提供判斷依據(jù) 和方向導引。相控陣天線已經(jīng)成為大國軍事力量的象征。在民用移動通信領域，以智能天線 為代表的相控陣天線也得到廣泛的應用，它不僅可以點掃描跟蹤目標用戶的動向，同時也 可以抑制其他用戶的干擾，達到提高用戶通信鏈路質量和擴展系統(tǒng)用戶容量的目的。因此， 當今的地面移動通信系統(tǒng)均采用了相控陣天線技術，以智能天線為代表的相控陣天線更是 成為我國自行研制的第三代移動通信標準TD-SCDMA標準的核心技術。相控陣天線由多陣元組成的陣列天線、多通道的射頻前端以及波束形成網(wǎng)絡組 成。其中，波束形成網(wǎng)絡為相控陣天線的核心部件，其通過控制各波束信號的相位或幅度， 即可實現(xiàn)特定方向的天線波束方向圖。相控陣天線波束形成網(wǎng)絡主要有兩種實現(xiàn)方式一 是模擬波束形成，在射頻前端通過饋電網(wǎng)絡調整幅相實現(xiàn)；二是數(shù)字波束形成(DBF)，在基 帶或中頻段通過數(shù)字域處理實現(xiàn)。由于數(shù)字信號處理和軟件無線電技術日新月異的發(fā)展， DBF成為有源相控陣天線的發(fā)展趨勢。DBF具有精度高、可編程、可重構等優(yōu)點，特別在波束 數(shù)要求上百的大規(guī)模相控陣天線設計上，DBF優(yōu)勢更加突出。而模擬波束形成方式的大規(guī) 模相控陣天線，需要設計結構非常復雜的功分網(wǎng)絡和幅相調整網(wǎng)絡，而且由于加工工藝等 原因，幅度、相位的準確度不高。與此相對，數(shù)字波束形成網(wǎng)絡的幅相調整通過芯片處理即 可完成，且可根據(jù)射頻通道幅相不一致程度進行更改調整，因此波束掃描賦形更加靈活、精 度也更高。以M陣元發(fā)射N個波束信號的數(shù)學模型為例，來說明數(shù)字波束形成網(wǎng)絡的基本實
現(xiàn)原理。待發(fā)射的N個波束信號矢量為......Bn),相控陣天線共有M個陣元，每個陣元
通道的信號矢量為(7)，T2...... Tm )，波束形成部分的成型矩陣 其中矩陣胞元C
代表在第j路射頻通道中第i路波束信號幅相調整權重。波束形成計算數(shù)學模型如下 其中，發(fā)往第j陣元通道信號，需完成波束形成計算Tj＝N∑i=1B*Ci,j，須進行N次復
數(shù)乘累加運算。由此可見，該數(shù)字波束形成網(wǎng)絡需要進行Μ*Ν個并行復數(shù)乘累加運算，而且 M個陣元同時計算。因此，大規(guī)模相控陣天線中的波束形成計算所需的乘法器硬件資源和運 算量將是非常驚人的，常規(guī)的微處理器如DSP架構是逐條執(zhí)行指令，其計算能力已經(jīng)無法 滿足如此龐大的數(shù)據(jù)吞吐率。因此，需要一種分布式處理架構，能同時并行處理多個陣元通道和波束信號的波 束形成處理，應對大規(guī)模相控陣天線中的數(shù)字波束形成網(wǎng)絡的設計要求。這種分布式處理 架構可以應用于可編程門陣列(FPGA)等架構芯片中。然而，當相控陣天線規(guī)模很大，需要 同時處理很多波束和陣元時，即使是大規(guī)模的FPGA，也無法提供數(shù)目龐大的硬件乘法器來 完成此運算(Μ*Ν個復數(shù)硬件乘法器)。例如，16波束、61陣元的相控陣天線需要976個復 數(shù)硬件乘法器，而當前主流FPGA供應商如xilinx公司或altera公司的產品都無法提供如 此龐大數(shù)目的硬件乘法器。

發(fā)明內容
本發(fā)明的目的在于提供一種分布式數(shù)字波束形成網(wǎng)絡及數(shù)字波束形成處理方法， 以存儲器資源取代硬件乘法器資源來實現(xiàn)并行的乘累加運算，從而無需消耗硬件乘法器資 源，借助成本相對較低的大規(guī)模存儲器實現(xiàn)乘累加運算需求極大的大規(guī)模相控陣天線的并 行波束形成處理。本發(fā)明提供一種分布式數(shù)字波束形成網(wǎng)絡，該數(shù)字波束形成網(wǎng)絡的每一陣元通道 發(fā)射N個波束信號并具有N個幅相調整權重，每個波束信號的數(shù)據(jù)寬度為B比特，該數(shù)字波 束形成網(wǎng)絡包括轉置模塊、查找表模塊、移位模塊、以及累加模塊，其中，所述轉置模塊按相 同位匯聚原則對所述N個波束信號進行轉置操作，輸出新的B個分支向量，每個分支向量的 數(shù)據(jù)寬度為N比特；所述查找表模塊包括B個存儲內容相同且配置成查找表結構的存儲器， 每個存儲器中的2N-1個存儲單元預先存儲按照所述N個幅相調整權重計算得到的存儲內 容，該查找表模塊將所述新的B個分支向量分別作為所述B個存儲器的尋址地址進行尋址 操作，輸出各個尋址地址對應的存儲內容；所述移位模塊包括B個移位分支，分別對從所述 B個存儲器讀出的存儲內容進行向左移位，移位的位數(shù)為產生對應的存儲器的尋址地址時 各波束信號匯聚的比特位數(shù)減1 ；所述累加模塊對所述移位模塊的各移位分支輸出的B個 移位結果進行累加運算，得到最終結果。在上述分布式數(shù)字波束形成網(wǎng)絡中，所述存儲器由FPGA芯片內部的集成片上存 儲器或片外的閃存存儲器配置而成。在上述分布式數(shù)字波束形成網(wǎng)絡中，所述存儲器為只讀存儲器。本發(fā)明還提供一種數(shù)字波束形成處理方法，其包括如下步驟步驟1，輸入N個波 束信號，每個波束信號的數(shù)據(jù)寬度為B比特，按相同位匯聚原則對所述N個波束信號進行 轉置操作，輸出新的B個分支向量，每個分支向量的數(shù)據(jù)寬度為N比特；步驟2，將存儲內容 相同的B個存儲器配置成查找表結構，每個存儲器中的2N-1個存儲單元預先存儲按照所述
4N個幅相調整權重計算得到的存儲內容，并且，將所述新的B個分支向量分別作為所述B個 存儲器的尋址地址進行尋址操作，輸出各個尋址地址對應的存儲內容；步驟3，分別對從所 述B個存儲器讀出的存儲內容進行向左移位，移位的位數(shù)為產生對應的存儲器的尋址地址 時各波束信號匯聚的比特位數(shù)減1 ；以及步驟4，對B個移位結果進行累加運算，得到最終結與現(xiàn)有技術相比，本發(fā)明提供的分布式數(shù)字波束形成網(wǎng)絡，依據(jù)分布式算法以存 儲器資源取代硬件乘法器資源完成并行的乘累加運算，特別適合存儲器資源豐富的硬件體 系架構如FPGA等，也可由閃存存儲器等配置實現(xiàn)，因此極大降低了硬件資源的需求和硬件 設計的難度，以較低的成本實現(xiàn)復雜的、大規(guī)模的波束形成處理。此外，本發(fā)明提供的分布 式數(shù)字波束形成網(wǎng)絡中，轉置、查找、移位、累加均可并行操作，經(jīng)過3、4級流水級即可實現(xiàn) N個乘累加運算，運算速度快，適合應用于速度較高、規(guī)模較大的相控陣天線的陣列信號處 理。


圖1為本發(fā)明的分布式數(shù)字波束形成網(wǎng)絡的結構示意圖；圖2為本發(fā)明的分布式數(shù)字波束形成網(wǎng)絡的變形例(采用二分裂查找表結構)的 結構示意圖。
具體實施例方式為使本發(fā)明的目的、特征更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
作進一步的說明。本發(fā)明的核心設計思想來源于分布式算法(Distributed Arithmetic，DA)。分布 式算法適合應用于固定系數(shù)的乘累加運算。下面描述分布式算法的基本設計思路。假設N個固定系數(shù)c (η)分別與N個輸入變量χ (η)相乘并累加，得到的結果為y。 在此c(n)相當于某通道的幅相調整權重，而χ (η)相當于某個波束的輸入信號，則 將變量χ (η)用二進制數(shù)表示為對“)=* ( ) + Σ氣(“)* ，B為二進制的位
數(shù)，Xb (η)表示第b位(0或1)。根據(jù)上述兩式，y可表示為 = C^lX-Xs (1) - 2s-1 + xB_x (1) - + …+ X1 ⑴· 20) +C(2)(-x5(2) . 2b~x + xs_j(2) · 2b~2 + …+ X1G). 20) +··· + c(N)(-Xb (N) · 25"1 + (N). 2b~2 + …+ X1 (AO · 20)二 -(C(I) · xB ⑴ + c(2). JCs (2) + …+ c(N) ■ xB (N)). 2B~l +(c(l) · xB_x (1) + c(2) · χβ_! (2) + …+ c(N). xB_x (N)) -2s-2 +... + (c(l) · X1 (1) + c(2) · 6(2) + …+ c{N) · X1 (TV)) · 2°
5
我們將括號內的所有可能用存儲器配置成查找表(LUT)結構。查找表的具體配置 見表1。表IDA查找表結構 在某時刻m，N個波束的B位輸入信號經(jīng)過類轉置操作，以相同位聚合的原則即可 得到B個N位查找表的尋址向量，其中由第b位聚合的向量為[xb (N)，xb (N-I)，. . .，Xb (1)]。 用這B個向量做為尋址地址，這樣查找到的結果為上式括號內和的值，將其與對應權值相 乘(相乘可用移位實現(xiàn))并累加，從而實現(xiàn)乘累加運算。下面，再介紹一下分裂查找表設計的基本算法思路。由上述可知，查找表地址寬度等于系數(shù)個數(shù)，若系數(shù)過多則存儲器容量將會非常 龐大。因此可以進行查找表分裂，將原先N位乘累加分配到獨立的L個D階并行DA查找表 中，如下式 也就是將N階乘累加運算分解成L個小型的只有D階的乘累加運算(N = LD)，最 后再將這L個結果累加即可。這樣可以極大降低存儲器資源消耗量，如32個16比特系數(shù) 乘累加運算，不分裂的查找表地址位寬度32位，數(shù)據(jù)位寬度1呢2 (216*16) = 20，存儲器配置 消耗232*20比特。使用查找表四分裂后，地址位寬度降為8位，數(shù)據(jù)位寬度為1O&(216*8) =19，總存儲器資源消耗為28*19*4比特，下降為原先的0. 000023%。以下是N個B比特系數(shù)的乘累加運算運用DA算法查找表分裂結構時存儲器資源 消耗對照表(以分裂級數(shù)為二和四作對照)。表2DA算法查找表分裂資源對比表 可見，查找分裂可以極大降低存儲器資源消耗，但并不是分裂次數(shù)越多越好。這是 因為分裂算法減少存儲器消耗是在增加加法器資源開銷的基礎上實現(xiàn)的，而且，多次分裂 造成信號流水級增多不利于高速信號處理。在工程應用中需要在存儲器資源和加法器資源 間尋找平衡點，同時應根據(jù)硬件具體架構如FPGA中存儲器分區(qū)的實際容量大小選擇最合 理的查找表分裂結構，達到資源與速度平衡的優(yōu)化設計。請參閱圖1，圖1顯示了本發(fā)明的分布式數(shù)字波束形成網(wǎng)絡的結構示意圖。該數(shù)字 波束形成網(wǎng)絡的每一陣元通道發(fā)射N個波束信號并具有N個幅相調整權重，每個波束信號 的數(shù)據(jù)寬度為B比特。圖1中，該數(shù)字波束形成網(wǎng)絡包括轉置模塊1、查找表模塊2、移位模 塊3、以及累加模塊4。下面結合圖1描述各個模塊的功能和結構。轉置模塊1按相同位匯聚原則對N個波束信號進行轉置操作，輸出新的B個分支 向量，每個分支向量的數(shù)據(jù)寬度為N比特。具體而言，轉置模塊1將輸入的各波束的二進制 數(shù)字信號的相同位上的比特(0或1)抽出，并重新匯聚成一個新的向量。例如，在某時刻， 輸入N個波束信號(χ [N]，χ [Ν-1]，…χ [2]，χ [1])，χ [i]表示第i個波束信號。該信號為 二進制信號，每個波束信號數(shù)據(jù)寬度為B比特，x[i]可表示為(xB[i]，^[i], ...x2[i], Xl[i])，xb[i]為當前第i波束信號第b比特的二進制信號(0或1)。在轉置模塊1按“相 同位匯聚”原則進行轉置操作，輸出新的B個分支向量11 1B，每個分支向量數(shù)據(jù)寬度為N 比特，第b個分支向量Ib為(xb [N]，xb[N-l]，... xb [2]，Xb[1])，這類似于矩陣或行列式的 轉置操作。輸出的這B個分支向量傳送給查找表模塊2。查找表模塊2包括B個存儲內容相同且配置成查找表結構的存儲器21 2B，每個 存儲器中的2N-1個存儲單元預先存儲按照已知的N個幅相調整權重計算得到的存儲內容。 例如，每個存儲器的第一個存儲單元的存儲內容為0，第二個存儲單元的存儲內容為C(I)， 第三個存儲單元的存儲內容為c (2)，……，具體可參照表1。查找表模塊2將轉置模塊1輸 出的B個分支向量分別作為B個存儲器的尋址地址進行尋址操作，輸出各個尋址地址對應 的存儲內容。從各個存儲器輸出的存儲內容送給后續(xù)的移位模塊3。上述存儲器可由FPGA 芯片內部的集成片上存儲器配置而成，也可由片外的閃存存儲器配置而成。在本實施例中， 存儲器21 2B優(yōu)選為只讀存儲器(ROM)。移位模塊3包括B個移位分支31 3B，分別對從B個存儲器讀出的存儲內容進 行向左移位，移位的位數(shù)為產生對應的存儲器的尋址地址時各波束信號匯聚的比特位數(shù)減 1。S卩，先確定對應的存儲器的尋址地址是由各波束信號的第幾位比特信號匯聚的，移位的 位數(shù)即為該數(shù)值減1。例如，存儲器2B的尋址地址是由各波束信號的第B位比特信號匯聚 的，從該存儲器輸出的存儲內容即向左移B-I位。二進制向左移位即相當于乘法操作，具體 而言，在待移位向量后補零即可，因此完全不需要硬件乘法器支持。B個移位分支31 3B移位后的結果送后續(xù)的累加模塊4。累加模塊4對移位模塊3的各移位分支輸出的B個移位結果進行累加運算，得到 最終結果。若原始輸入的波束信號為無符號的二進制原碼，則所有移位分支輸出的結果在 此都進行算法“加法”運算。若原始輸入的波束信號為有符號的二進制補碼，則最高位的移 位分支3B在此進行算術“減法”運算，其他的移位分支均進行算法“加法”運算。累加運算 結果就是本發(fā)明所需的最終乘累加運算結果。由此，本發(fā)明提出的分布式數(shù)字波束形成網(wǎng)絡以存儲器資源代替硬件乘法器資源 實現(xiàn)并行的乘累加運算，特別適合存儲器資源豐富的硬件體系架構如FPGA等，也可由閃存 存儲器等配置實現(xiàn)，因此極大降低了硬件資源的需求和硬件設計的難度，以較低的成本實 現(xiàn)復雜的、大規(guī)模的波束形成處理。此外，本發(fā)明提供的分布式數(shù)字波束形成網(wǎng)絡中，轉置、 查找、移位、累加均可并行操作，經(jīng)過3、4級流水級即可實現(xiàn)N個乘累加運算，運算速度快， 適合應用于速度較高、規(guī)模較大的相控陣天線的陣列信號處理。此外，本發(fā)明還提出了一種數(shù)字波束形成處理方法，包括如下步驟步驟1，輸入N 個波束信號，每個波束信號的數(shù)據(jù)寬度為B比特，按相同位匯聚原則對所述N個波束信號進 行轉置操作，輸出新的B個分支向量，每個分支向量的數(shù)據(jù)寬度為N比特；步驟2，將存儲內 容相同的B個存儲器配置成查找表結構，每個存儲器中的2N-1個存儲單元預先存儲按照所 述N個幅相調整權重計算得到的存儲內容，并且，將所述新的B個分支向量分別作為所述B 個存儲器的尋址地址進行尋址操作，輸出各個尋址地址對應的存儲內容；步驟3，分別對從 所述B個存儲器讀出的存儲內容進行向左移位，移位的位數(shù)為產生對應的存儲器的尋址地 址時各波束信號匯聚的比特位數(shù)減1 ；以及步驟4，對B個移位結果進行累加運算，得到最終 結果。另外，根據(jù)查找表分裂式分布式算法特點，可以得到本發(fā)明的分布式數(shù)字波束形 成網(wǎng)絡的變形例。查找表分裂式的核心思想是將N階乘累加運算分解成L個小型的只有D階的乘 累加運算(N = LD)，最后再將這L個乘累加結果累加即可，其中每個小型的D階乘累加運算 的實現(xiàn)思路與上述分布式數(shù)字波束形成網(wǎng)絡的實施例(可以視為D階不分裂的情況)完全 相同，最后增加一個求和模塊。下面以2分裂查找表結構N = 2D為例，結合圖2來說明查 找表分裂式的基本實現(xiàn)原理。在某時刻，輸入N個波束信號(x[N],x[N-l],...x[2],x[l]),x[i]表示第i個波 束信號。該信號為二進制信號，每個波束信號數(shù)據(jù)寬度為B比特，x[i]可表示為(xB[i]， xB-! [i], ...x2[i]，Xl[i])，xb[i]為當前第i波束信號第b比特二進制信號(0或1)。在 此N個波束信號分為Al、A2兩組，分別表示為(χ [N], χ[Ν-1], . . . χ [Ν/2+1]), (χ [Ν/2], χ [Ν/2-1], ...χ[1])。各組進行乘累加運算的設計思路與上述分布式數(shù)字波束形成網(wǎng)絡的 實施例(可以視為Ν/2階不分裂的情況)相同。在轉置模塊1Α1、1Α2中，Al、Α2兩組信號均按“相同位匯聚”原則進行獨立的轉 置操作，各組均輸出新的B個分支向量，只是每個分支向量數(shù)據(jù)寬度為Ν/2比特。Al組 第b分支的組成為(xb[N], xb[N-l], ...xb [Ν/2+1]) ；Α2組第b分支的組成為(xb[N/2], xb [Ν/2-1],.. · xb[l])。A1、A2兩組均輸出B個分支向量傳送給各自的查找表模塊2A1、2A2。A1、A2兩組均有各自獨立的查找表模塊2A1、2A2，每個查找表模塊均包括B個已經(jīng)配置成查找表結構的存儲器。同樣地，這些存儲器優(yōu)選為只讀存儲器(ROM)。但是每個查找 表的地址空間已經(jīng)由不分裂時的2N減為2N/2，而且由于每個存儲器的存儲內容對應的幅相 調整權重數(shù)目已經(jīng)減少一半，Al組對應的幅相調整權重為(c[N], c[N-l], ...c[Ν/2+1]), Α2組對應的為(c[N/2],c[N/2-l],. · . c[1])，因此每個存儲空間內的內容數(shù)據(jù)寬度也能下 降一位。地址空間和數(shù)據(jù)寬度的雙重下降可以帶來存儲器容量的極大下降。各組中B個存 儲器中的存儲內容是預先計算并存儲好的，計算規(guī)則與前同(見表1)。各組內B個存儲器 中的存儲內容仍完全相同，但Al、A2兩組對應的存儲器中的存儲內容各不相同。各組B個 存儲器輸出對應的存儲內容送給后續(xù)的各組移位模塊3A1、3A2。Al、A2兩組的移位模塊3A1、3A2均包括B個移位分支，分別對各組B個存儲器讀 出的存儲內容進行向左移位，移位位數(shù)為產生對應的存儲器的尋址地址時各波束信號匯聚 的比特位數(shù)減1。第B個存儲器輸出的存儲內容即向左移B-I位，二進制向左移位即相當于 乘法操作，具體而言，在待移位向量后補零即可，因此完全不需要硬件乘法器支持。A1、A2兩組的累加模塊4A1、4A2將上述移位模塊3A1、3A2各分支輸出結果進行獨 立的累加運算。累加的規(guī)則與前同若原始輸入的波束信號為無符號的二進制原碼，則所有 移位分支的結果在此都進行算法“加法”運算；若原始輸入的波束信號為有符號的二進制補 碼，則最高位的移位分支在此進行算術“減法”運算，其他的移位分支均進行算法“加法”運算。最后在求和模塊5中對累加模塊4A1、4A2的輸出結果進行算法“加法”運算，即得 到本發(fā)明所需的最終乘累加運算結果。綜上所述，查找分裂結果的確可以極大降低存儲器資源消耗(分裂次數(shù)越多存儲 器資源消耗越小)，但這是以增大加法器資源消耗和寄存器流水為代價的，而且不適合速度 要求很高的應用場景。在實際應用時可以根據(jù)硬件資源的實際配置情況，選擇合適的分裂 形式。本發(fā)明的分布式數(shù)字波束形成網(wǎng)絡已經(jīng)成功應用于某大型星載多波束相控陣天 線中。該相控陣天線提供16個波束、61個陣元，就波束數(shù)目來說為國內最大規(guī)模的低軌星 載DBF相控陣天線。本發(fā)明特別適合固定的幅相調整權重的波束形成情形，即相控陣天線的波束是固 定的。當然，對自適應波束形成運算，本發(fā)明經(jīng)過一定改進即可，但其運用存儲器資源的核 心思路是相同的。此外，本發(fā)明還能應用于橫向濾波器等的設計中。顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍 之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
一種分布式數(shù)字波束形成網(wǎng)絡，該數(shù)字波束形成網(wǎng)絡的每一陣元通道發(fā)射N個波束信號并具有N個幅相調整權重，每個波束信號的數(shù)據(jù)寬度為B比特，其特征在于，該數(shù)字波束形成網(wǎng)絡包括轉置模塊、查找表模塊、移位模塊、以及累加模塊，其中，所述轉置模塊按相同位匯聚原則對所述N個波束信號進行轉置操作，輸出新的B個分支向量，每個分支向量的數(shù)據(jù)寬度為N比特；所述查找表模塊包括B個存儲內容相同且配置成查找表結構的存儲器，每個存儲器中的2N 1個存儲單元預先存儲按照所述N個幅相調整權重計算得到的存儲內容，該查找表模塊將所述新的B個分支向量分別作為所述B個存儲器的尋址地址進行尋址操作，輸出各個尋址地址對應的存儲內容；所述移位模塊包括B個移位分支，分別對從所述B個存儲器讀出的存儲內容進行向左移位，移位的位數(shù)為產生對應的存儲器的尋址地址時各波束信號匯聚的比特位數(shù)減1；所述累加模塊對所述移位模塊的各移位分支輸出的B個移位結果進行累加運算，得到最終結果。
2.如權利要求1所述的分布式數(shù)字波束形成網(wǎng)絡，其特征在于，所述存儲器由FPGA芯 片內部的集成片上存儲器或片外的閃存存儲器配置而成。
3.如權利要求2所述的分布式數(shù)字波束形成網(wǎng)絡，其特征在于，所述存儲器為只讀存 儲器。
4.一種數(shù)字波束形成處理方法，其特征在于，包括如下步驟步驟1，輸入N個波束信號，每個波束信號的數(shù)據(jù)寬度為B比特，按相同位匯聚原則對 所述N個波束信號進行轉置操作，輸出新的B個分支向量，每個分支向量的數(shù)據(jù)寬度為N比 特；步驟2，將存儲內容相同的B個存儲器配置成查找表結構，每個存儲器中的2N-1個存儲 單元預先存儲按照所述N個幅相調整權重計算得到的存儲內容，并且，將所述新的B個分支 向量分別作為所述B個存儲器的尋址地址進行尋址操作，輸出各個尋址地址對應的存儲內 容；步驟3，分別對從所述B個存儲器讀出的存儲內容進行向左移位，移位的位數(shù)為產生對 應的存儲器的尋址地址時各波束信號匯聚的比特位數(shù)減1 ；以及步驟4，對B個移位結果進行累加運算，得到最終結果。
全文摘要
本發(fā)明公開了一種分布式數(shù)字波束形成網(wǎng)絡，依據(jù)分布式算法以存儲器資源取代硬件乘法器資源完成并行的乘累加運算，特別適合存儲器資源豐富的硬件體系架構如FPGA等，也可由閃存存儲器等配置實現(xiàn)，因此極大降低了硬件資源的需求和硬件設計的難度，以較低的成本實現(xiàn)復雜的、大規(guī)模的波束形成處理。
文檔編號H04B7/06GK101931449SQ20101026695
公開日2010年12月29日 申請日期2010年8月27日 優(yōu)先權日2010年8月27日
發(fā)明者余金培, 劉會杰, 梁廣, 覃維引, 龔文斌 申請人:中國科學院上海微系統(tǒng)與信息技術研究所