專利名稱：?jiǎn)卫w單波長(zhǎng)1080p視頻光端機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及視頻圖象傳輸設(shè)備領(lǐng)域，尤其是一種單纖單波長(zhǎng)1080P視頻光端 機(jī)。
背景技術(shù)：
當(dāng)前，在廣播電視、廣告宣傳以及視頻圖像監(jiān)控系統(tǒng)都開始了圖像的高清應(yīng)用，在 使用中常常面臨需要將高清圖像通過光纖傳送到長(zhǎng)達(dá)數(shù)十公里的遠(yuǎn)端。終端產(chǎn)品端口技術(shù) 快速變化，當(dāng)客戶采用新的終端設(shè)備時(shí)需要改變昂貴的光纖傳輸設(shè)備。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種滿足多個(gè)業(yè)務(wù)接口應(yīng)用、產(chǎn)品升級(jí)和更改方便靈活 的單纖單波長(zhǎng)1080P視頻光端機(jī)。 本實(shí)用新型的單纖單波長(zhǎng)1080P視頻光端機(jī)通過下述技術(shù)方案予以實(shí)現(xiàn) 單纖單波長(zhǎng)1080P視頻光端機(jī)，包含光端機(jī)主控芯片；與該光端機(jī)主控芯片連接
的輸入端視頻數(shù)模轉(zhuǎn)換部件、輸出端視頻數(shù)模轉(zhuǎn)換部件；與該光端機(jī)主控芯片連接的音頻
數(shù)模轉(zhuǎn)換部件；與該光端機(jī)主控芯片連接的DDR2存儲(chǔ)器；與光端機(jī)主控芯片、輸入端視頻
數(shù)模轉(zhuǎn)換部件和輸出端視頻數(shù)模轉(zhuǎn)換部件相連的MCU單片機(jī)，輸入端視頻數(shù)模轉(zhuǎn)換部件和
輸出端視頻數(shù)模轉(zhuǎn)換部件的外部接口分別包括有RGB、 YUV、 DVI和HDMI接口 。 光端機(jī)主控芯片為FPGA芯片，F(xiàn)PGA內(nèi)置硬IP核完成串并轉(zhuǎn)換設(shè)計(jì)。 本實(shí)用新型的單纖單波長(zhǎng)1080P視頻光端機(jī)與現(xiàn)有技術(shù)相比，有如下積極效果 在單芯光纖單波長(zhǎng)上實(shí)現(xiàn)了多個(gè)業(yè)務(wù)接口 (RGB、YUV、DVI、HDMI)的1080P高清圖
像傳輸，方便用戶在滿足當(dāng)前使用的同時(shí)，兼顧快速變化的終端產(chǎn)品端口技術(shù)進(jìn)步，當(dāng)客戶 采用新的終端設(shè)備時(shí)無需改變昂貴的光纖傳輸設(shè)備，保護(hù)客戶資源。FPGA硬IP核完成串并 轉(zhuǎn)換設(shè)計(jì)的電路板結(jié)構(gòu)緊湊，尺寸較小，有利于PCB布線以及提高系統(tǒng)的抗干擾能力，另外 調(diào)試靈活，參數(shù)設(shè)置便捷。

本實(shí)用新型將通過例子并參照附圖的方式說明，其中 圖1是本實(shí)用新型的系統(tǒng)連接示意圖。
具體實(shí)施方式本說明書(包括任何附加權(quán)利要求、摘要和附圖)中公開的任一特征，除非特別敘
述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個(gè)特征只 是一系列等效或類似特征中的一個(gè)例子而已。 如圖1所示的單纖單波長(zhǎng)1080P視頻光端機(jī)，包含內(nèi)置硬IP核的FPGA芯片；與該 芯片連接的輸入端視頻數(shù)模轉(zhuǎn)換部件、輸出端視頻數(shù)模轉(zhuǎn)換部件；與該芯片連接的音頻數(shù)模轉(zhuǎn)換部件；與該芯片連接的DDR2存儲(chǔ)器；與芯片、輸入端視頻數(shù)模轉(zhuǎn)換部件和輸出端視 頻數(shù)模轉(zhuǎn)換部件相連的MCU單片機(jī)，輸入端視頻數(shù)模轉(zhuǎn)換部件和輸出端視頻數(shù)模轉(zhuǎn)換部件 的外部接口分別包括有RGB、 YUV、 DVI和HDMI接口 。 FPGA作為系統(tǒng)的主控芯片，工作過程為 首先接收由數(shù)模轉(zhuǎn)換部件而來的數(shù)據(jù)，接著將此值存入一塊DDR2存儲(chǔ)器。與此同 時(shí)從另一塊DDR2存儲(chǔ)器中讀出像素的值，并發(fā)送給數(shù)據(jù)封裝模塊，再經(jīng)LZW壓縮，送出32 位并行數(shù)據(jù)；接收32位數(shù)據(jù)，存入一塊DDR2存儲(chǔ)器。與此同從另一塊DDR2存儲(chǔ)器中讀出 像素的值，經(jīng)LZW解壓，發(fā)送給數(shù)據(jù)封裝模塊，恢復(fù)出HV， RGB, YUV等數(shù)據(jù)。 BUF接收32位數(shù)據(jù)緩存。MUX選擇模塊用于選擇哪個(gè)DDR2處于被寫入數(shù)據(jù)的狀 態(tài)和哪個(gè)DDR2處于被讀出數(shù)據(jù)的狀態(tài)。模塊的主要任務(wù)是協(xié)調(diào)兩個(gè)DDR2的讀寫操作，在 第一塊DDR2被寫入數(shù)據(jù)的同時(shí)，第二塊DDR2被讀出數(shù)據(jù)供。當(dāng)?shù)谝粔KDDR2存入完整的一 幅圖像數(shù)據(jù)后，兩塊DDR2交換讀寫操作，第一塊DDR2由被寫入數(shù)據(jù)轉(zhuǎn)變?yōu)楸蛔x出數(shù)據(jù)，第 二塊DDR2由被讀出數(shù)據(jù)轉(zhuǎn)變?yōu)楸粚懭霐?shù)據(jù)，當(dāng)?shù)诙KDDR2存入完整的一幅圖像數(shù)據(jù)后，再 切換兩塊DDR2的讀寫操作，如此循環(huán)。高速度存入一幀圖像，在存入一幀圖像的時(shí)間里，從 另一 DDR2里讀出一幀內(nèi)可視部分，那么讀取的速度就會(huì)降低，串行數(shù)據(jù)流也會(huì)得到相應(yīng)的 降低。從而降低了傳輸速率。 DDR2控制器模塊在系統(tǒng)上電時(shí)負(fù)責(zé)初始化DDR2。待DDR2初始化完畢后，控制器 模塊再接收外圍模塊的指示信號(hào)，并根據(jù)指示信號(hào)向DDR2發(fā)出相應(yīng)的讀寫操作命令，保證 數(shù)據(jù)的正確寫入和讀出，以及DDR2的刷新。 以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本 實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型 的保護(hù)范圍之內(nèi)。
權(quán)利要求單纖單波長(zhǎng)1080P視頻光端機(jī)，包含光端機(jī)主控芯片；與該光端機(jī)主控芯片連接的輸入端視頻數(shù)模轉(zhuǎn)換部件、輸出端視頻數(shù)模轉(zhuǎn)換部件；與該光端機(jī)主控芯片連接的音頻數(shù)模轉(zhuǎn)換部件；與該光端機(jī)主控芯片連接的DDR2存儲(chǔ)器；與光端機(jī)主控芯片、輸入端視頻數(shù)模轉(zhuǎn)換部件和輸出端視頻數(shù)模轉(zhuǎn)換部件相連的MCU單片機(jī)，其特征在于輸入端視頻數(shù)模轉(zhuǎn)換部件和輸出端視頻數(shù)模轉(zhuǎn)換部件的外部接口分別包括有RGB、YUV、DVI和HDMI接口。
2. 根據(jù)權(quán)利要求1所述的單纖單波長(zhǎng)1080P視頻光端機(jī)，其特征在于所述光端機(jī)主 控芯片為FPGA芯片。
專利摘要本實(shí)用新型公開了一種單纖單波長(zhǎng)1080P視頻光端機(jī)，包含內(nèi)置硬IP核的FPGA芯片；與該芯片連接的輸入端視頻數(shù)模轉(zhuǎn)換部件、輸出端視頻數(shù)模轉(zhuǎn)換部件；與該芯片連接的音頻數(shù)模轉(zhuǎn)換部件；與該芯片連接的DDR2存儲(chǔ)器；與芯片、輸入端視頻數(shù)模轉(zhuǎn)換部件和輸出端視頻數(shù)模轉(zhuǎn)換部件相連的MCU單片機(jī)，輸入端視頻數(shù)模轉(zhuǎn)換部件和輸出端視頻數(shù)模轉(zhuǎn)換部件的外部接口分別包括有RGB、YUV、DVI和HDMI接口，方便用戶在滿足當(dāng)前使用的同時(shí)，兼顧快速變化的終端產(chǎn)品端口技術(shù)進(jìn)步，當(dāng)客戶采用新的終端設(shè)備時(shí)無需改變昂貴的光纖傳輸設(shè)備，保護(hù)客戶資源，創(chuàng)新性地在單芯光纖單波長(zhǎng)上實(shí)現(xiàn)了1080P高清圖像傳輸。
文檔編號(hào)H04N7/22GK201499263SQ20092031047
公開日2010年6月2日 申請(qǐng)日期2009年9月16日 優(yōu)先權(quán)日2009年9月16日
發(fā)明者劉明學(xué) 申請(qǐng)人:成都微迪數(shù)字系統(tǒng)技術(shù)有限公司