專利名稱：編碼方法及其裝置、解碼方法及其裝置的制作方法
技術領域：
本發(fā)明涉及一種編碼方法及其編碼裝置、解碼方法及其解碼裝置，尤其
涉及通信傳送網(wǎng)與光傳送網(wǎng)(Optical Transport Network,簡稱OTN)相關的 一種實現(xiàn)增強型前向糾錯(Enhanced Forward Error Correction,簡稱EFEC ) 的編碼方法及其編碼裝置、解碼方法及其解碼裝置。
背景技術：
隨著光通信技術向更長距離、更高速度的進一步發(fā)展，對更高增益的前 向糾錯(Forward Error Correction,簡稱FEC)技術的呼聲越來越高，在新的光 傳輸協(xié)議的建議中，已經(jīng)將增強型前向糾錯列為實現(xiàn)糾錯的方法。但標準建 議中并沒有規(guī)定具體的實現(xiàn)方法。目前實現(xiàn)FEC編碼和解碼的方法多種多 樣，但是實現(xiàn)EFEC編碼和解碼的方法及裝置并不多見。
目前在OTN傳輸過程中對更高增益的FEC的需求越來越大，而適合的 能實現(xiàn)EFEC的方法和裝置很難找到，結合目前對OTN設備的具體需求， 提出一種可靠的、實用的實現(xiàn)EFEC編碼和解碼的方法及裝置是十分需要 的。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種編碼方法，其解決了對更高增益 的前向糾錯的需求問題。
為了解決上述技術問題，本發(fā)明提供了一種前向糾錯編碼方法，包括
將數(shù)據(jù)流按照里德-索洛蒙RS規(guī)則編碼；
將所述RS編碼后的數(shù)據(jù)流進行交織作為博斯-喬赫里-霍克文黑姆 BCH編碼的輸入lt據(jù)流；將所述交織后的數(shù)據(jù)流按照BCH規(guī)則編碼。
進一步地，上述編碼方法還具有如下特點
將數(shù)據(jù)流分成K組，對所述K組數(shù)據(jù)流進行k次并行RS編碼；
將所述RS編碼后的K組數(shù)據(jù)流進行k次并行交織作為博斯-喬赫里-霍克文黑姆BCH編碼的輸入數(shù)據(jù)流；
將所述交織后的K組數(shù)據(jù)流并行按照BCH規(guī)則進行k次編碼；
所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組編碼的處理能力為P Gbps，則K=mod(I/P)+1 。
進一步地，上述編碼方法還具有如下特點
包括下述交織方法
將RS碼字按次序從左到右先存滿第 一行，再存滿第二行，依次存滿Kb行、8*>^列，并按列輸出為BCH編碼數(shù)據(jù)流，所述Kb為BCH編碼的信息碼長度，所述N為從1開始的自然數(shù)。
本發(fā)明所要解決的又一個技術問題是提供一種解碼方法，其解決了對更高增益的前向糾錯的需求問題。
為了解決上述技術問題，本發(fā)明提供了一種前向糾錯解碼方法，包括
將數(shù)據(jù)流按照BCH失見則解碼；
將所述BCH解碼后的數(shù)據(jù)流進行解交織作為RS解碼的輸入數(shù)據(jù)流；將所述解交織后的數(shù)據(jù)流按照RS規(guī)則解碼。進一步地，上述解碼方法還具有如下特點
將數(shù)據(jù)流分成K組，對所述K組數(shù)據(jù)流進行k次并4于BCH解碼；
將所述BCH解碼后的K組數(shù)據(jù)流進行k次并行解交織作為RS解碼的輸入數(shù)據(jù)流；
將所述解交織后的k組數(shù)據(jù)流并行按照RS規(guī)則進行k次解碼；
所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組解解碼方法還具有如下特點 包括下述解交織方法
將8*N列BCH碼字整列輸出為8*N行、Kb列，然后按列順序輸出為 RS解碼數(shù)據(jù)流，所述Kb為BCH編碼的信息碼長度，所述N為從1開始的 自然數(shù)。
本發(fā)明所要解決的又一個技術問題是提供一種編碼裝置，其解決了對更 高增益的前向糾錯的需求問題。
為了解決上述技術問題，本發(fā)明提供了一種前向糾錯編碼裝置，包括
RS編碼模塊、交織模塊和BCH編碼模塊；
所述RS編碼模塊用于對數(shù)據(jù)流按照RS規(guī)則編碼，所述交織模塊用于 將所述RS編碼后的數(shù)據(jù)流進行交織成為BCH編碼數(shù)據(jù)流，所述BCH編碼 模塊用于對交織后的數(shù)據(jù)流按照BCH規(guī)則編碼；
數(shù)據(jù)流經(jīng)過所述RS編碼模塊后，輸入到所述交織模塊重新存儲為BCH 編碼的數(shù)據(jù)流后，輸出到所述BCH編碼模塊。
進一步地，上述編碼裝置具有如下特點
K個并行連接的RS編碼模塊、數(shù)據(jù)交織模塊和BCH編碼模塊，
所述k個并行連接的RS編碼才莫塊，用于對K組數(shù)據(jù)流進行k次并行 RS編碼；
所述k個并行連接的數(shù)據(jù)交織模塊，用于對RS編碼后的K組數(shù)據(jù)流進 -f亍k次并行交織作為BCH編碼的輸入數(shù)據(jù)流；
所述k個并行連接的BCH編碼模塊，用于將交織后的K組數(shù)據(jù)流并行 才妄照BCH規(guī)則進行k次編碼；
K組數(shù)據(jù)流經(jīng)過所述K個并行連接的RS編碼模塊后，輸入到所述K個 并行連接的交織模塊重新存儲為BCH編碼的數(shù)據(jù)流后，輸出到所述k個并 行連接的BCH編碼模塊；所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組編 碼的處理能力為P Gbps,貝'J K=mod(I/P)+1 。本發(fā)明所要解決的又一個技術問題是提供一種解碼裝置，其解決了對更 高增益的前向糾錯的需求問題。為了解決上述技術問題，本發(fā)明提供了一種前向糾錯解碼裝置，包括BCH解碼模塊、解交織模塊和RS解碼模塊；所述BCH解碼模塊用于對數(shù)據(jù)流按照BCH規(guī)則解碼，所述解交織模塊 用于將所述BCH解碼后的數(shù)據(jù)流進行解交織作為RS解碼的輸入數(shù)據(jù)流， 所述RS解碼模塊用于對解交織后的數(shù)據(jù)流按照RS規(guī)則解碼；數(shù)據(jù)流經(jīng)過所述BCH解碼模塊后，輸入到所述解交織模塊重新存儲為 RS解碼數(shù)據(jù)流后，輸出到所述RS解碼模塊。進一步地，上述解碼裝置具有如下特點K個并行連接的BCH解碼模塊、數(shù)據(jù)解交織模塊和RS解碼模塊，所述k個并行連接的BCH解碼模塊，用于對K組數(shù)據(jù)流進行k次并行 BCH解碼；所述k個并行連接的數(shù)據(jù)解交織模塊，用于對BCH解碼后的K組數(shù)據(jù) 流進行k次并行解交織作為RS解碼的輸入數(shù)據(jù)流；所述k個并行連接的RS解碼模塊，用于將解交織后的K組數(shù)據(jù)流并行 按照RS規(guī)則進行k次解碼；K組數(shù)據(jù)流經(jīng)過所述K個并行連接的BCH解碼模塊后，輸入到所述K 個并行連接的解交織模塊重新存儲為RS解碼的數(shù)據(jù)流后，輸出到所述k個 并行連接的RS解碼模塊；所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組解 碼的處理能力為PGbps，則K=mod(I/P)+l。本發(fā)明所述的方法和裝置，實現(xiàn)了更高增益的前向糾錯。8


圖1是本發(fā)明EFEC編碼裝置結構簡圖
圖2是本發(fā)明并行編碼結構簡圖3是本發(fā)明EFEC解碼裝置結構簡圖4是本發(fā)明并行解碼結構簡圖5所示為BCH解碼器的結構簡圖6是本發(fā)明的交織原理圖7是本發(fā)明的交織模塊結構簡圖8是本發(fā)明的解交織原理圖9是本發(fā)明的解交織模塊結構簡圖IO是本發(fā)明的EFEC編碼裝置和解碼裝置在應用時的結構； 圖11是本發(fā)明的EFEC編碼和解碼方法在應用時的處理流程。
具體實施例方式
本發(fā)明所闡述的方法及裝置，主要面向OTN的傳輸領域，但不局限于 該領域，只要是符合格式的數(shù)據(jù)，都可以使用本發(fā)明的方法和裝置進行編碼 和解碼。本發(fā)明在OTN的傳輸領域中，不但可以支持目前的光信道傳送單 元(Optical Channel Transport Unit,簡稱OTU )協(xié)議標準中的OTU1協(xié)議標 準、OTU2協(xié)議標準和OTU3協(xié)議標準，還可以支持OTU4等未來的協(xié)議標 準。
本發(fā)明的EFEC編碼和解碼的核心思想是，將數(shù)據(jù)流先按照RS編碼規(guī) 則編碼，然后通過交織，將數(shù)據(jù)流重新進行排列，排列成BCH數(shù)椐流格式， 按照BCH規(guī)則編碼。數(shù)據(jù)流通過兩次編碼和自動糾錯，從而實現(xiàn)更高增益 的前向糾錯。
由圖1所示，本發(fā)明的EFEC編碼裝置由里德-索洛蒙(Reed-Solomon, 簡稱RS)編碼模塊、交織模塊、以及博斯-喬赫里-霍克文黑姆(Bose，Chaudhuri & Hocquenghem,簡稱BCH)編碼模塊組成。
所述RS編碼模塊包括8*N到10*N轉換器、先進先出(First In First Out, 簡稱FIFO)、 一個其輸入輸出均為1(^N位的并行RS編碼器，所述10*N 表示數(shù)據(jù)位寬為10的整數(shù)倍字節(jié)寬度。由于編碼模塊的輸入為8*N比特， 所以在編碼模塊中還包括數(shù)據(jù)位寬轉換器，其通過速率調整的方法，將輸入 的8*N比特變?yōu)?0*N比特后，輸入到RS編碼器。
所述BCH編碼^t塊由8*N個BCH編碼器組成。
所述交織模塊包括交織器和數(shù)據(jù)位寬轉換器，所述交織器將RS編碼后 的數(shù)據(jù)流交織為BCH編碼的數(shù)據(jù)流，所述數(shù)據(jù)位寬轉換器將RS編碼后的 數(shù)據(jù)流位寬轉換為BCH編碼器數(shù)據(jù)流位寬。本發(fā)明的交織模塊和交織方法， 將RS編碼后數(shù)據(jù)流交織后，順利平滑地輸入到BCH編碼器，其結構和原 理將在后面^i詳細的描述。
整個編碼電路的輸入輸出均為8*>0匕特，所述8*1^表示，數(shù)據(jù)位寬為8 為8*N(N為自然數(shù))。業(yè)務數(shù)據(jù)流經(jīng)RS并行編碼后將1(^N位并行輸出送往 交織模塊，交織模塊對RS編碼后的數(shù)據(jù)進行交織后，將數(shù)據(jù)流交織為BCH 編碼的數(shù)據(jù)流格式，并利用數(shù)據(jù)位寬轉換器，將1(^N比特轉換為8*!^比特 后，再以8*N比特寬的總線將數(shù)據(jù)整列輸出到BCH編碼模塊中的8*N個 BCH編碼器。
由于數(shù)據(jù)業(yè)務流，先經(jīng)過RS塊編碼，再經(jīng)過交織形成新的數(shù)據(jù)流，進 行BCH塊編碼，從而實現(xiàn)了高增益的前向糾錯。
作為本發(fā)明裝置的一種特例，數(shù)據(jù)業(yè)務流經(jīng)RS編碼器后，可直接進行 業(yè)務的其它相關處理，這時候，本發(fā)明的編碼裝置就是普通的編碼裝置，實 現(xiàn)了普通的FEC編碼功能。
如圖2所示，為本發(fā)明的并行編碼結構簡圖。并行編碼的基本方法是采 用多個RS和BCH編碼模塊對經(jīng)過分塊后的輸入數(shù)據(jù)同時進行編碼操作。 該編碼結構的主要特點是編碼電路同時工作，而不是時分復用。編碼電路由 K組相同的電路構成，每組電路均包含RS編碼、數(shù)據(jù)交織、BCH編碼電路。 這里所述的K為從1開始的自然數(shù)，假設輸入業(yè)務數(shù)據(jù)帶寬為I ( Gbps ),本發(fā)明中并行編碼的優(yōu)點是解決了編碼電路的通用性，針對各種不同帶寬的業(yè)務數(shù)據(jù)均可以使用該電路；另外，可以將輸入業(yè)務數(shù)據(jù)中可能存在的連續(xù)塊狀誤碼分散到不同的編碼模塊，從而提高糾錯能力?？刂齐娐穼崿F(xiàn)K個數(shù)據(jù)分塊、RS編碼、數(shù)據(jù)交織、BCH編碼以及數(shù)據(jù)組裝的時序控制。數(shù)據(jù)分塊電路由K個FIFO或雙端口 RAM構成，由控制電路實現(xiàn)將輸入數(shù)據(jù)循環(huán)寫入K個FIFO中，同時將FIFO中的數(shù)據(jù)依次讀取到指定的RS編碼電^各中。
圖2中的數(shù)據(jù)組裝電路實現(xiàn)了業(yè)務數(shù)據(jù)重組，該模塊的輸出數(shù)據(jù)既包含了原始的業(yè)務數(shù)據(jù)，同時包含了編碼電路生成的校驗(check)信息。數(shù)據(jù)組裝電路是一個與輸入業(yè)務相關的電路，如當輸入業(yè)務為ODU幀結構類型的數(shù)據(jù)時，數(shù)據(jù)組裝電路需要完成OTU的組幀操作；當輸入業(yè)務為GE類型的數(shù)據(jù)時，數(shù)據(jù)組裝電路需要完成GE的MAC幀的重組操作。
如圖3所示，本發(fā)明的EFEC的解碼部分由三部分組成BCH解碼器、解交織器和RS解碼器組成。BCH解碼器對接收的數(shù)據(jù)進行BCH解碼，解碼后的數(shù)據(jù)進入解交織器。解交織器對BCH解碼后的數(shù)據(jù)進行重新排序，輸出的數(shù)據(jù)順序方便RS解碼。RS解碼器對解交織的數(shù)據(jù)進行RS解碼。
圖4所示為本發(fā)明的EFEC并行解碼結構簡圖。解碼操作的具體過程為編碼的逆過程。
圖5所示為BCH譯碼器的結構框圖。輸入的數(shù)據(jù)首先進入相應的伴隨式計算單元，控制單元同時向FIFO發(fā)出寫信號，由于外部接受的8*1^路數(shù)據(jù)不斷地進入相應的伴隨式單元進行計算，所以需要將計算得到的伴隨式送入緩沖單元進行緩存。
控制單元首先選擇第一個BCH碼進入解關鍵方程單元，第一個BCH碼完成關鍵方程的求解之后，立即啟動后面的錯誤位置及糾錯單元，輸出糾錯后的數(shù)據(jù)。同時，在第一個BCH碼完成關鍵方程的求解之后，控制單元選擇第二個BCH碼進入解關鍵方程單元，完成求解后，立即啟動后續(xù)的模塊。以此類推，直到完成8申N個BCH碼的解碼。
i增強型前向糾錯編碼裝置，包括RS編碼模塊、BCH編碼模塊及交織模塊；所述RS編碼模塊用于對數(shù)據(jù)流按照RS規(guī)則編碼，所述BCH編碼模塊用于對數(shù)據(jù)流按照BCH規(guī)則編碼，所述交織模塊用于將所述RS編碼后的數(shù)據(jù)流進行交織成為BCH編碼數(shù)據(jù)流；增強型前向糾錯解碼方法，包括將數(shù)據(jù)流按照BCH規(guī)則解碼；將所述BCH解碼后的數(shù)據(jù)流進行交織作為RS解碼的輸入數(shù)據(jù)流；將所述交織后的數(shù)據(jù)流按照RS規(guī)則解碼。由于EFEC解碼裝置的結構和解碼原理和與前面所述的編碼結構和編碼原理相對應，故具體的結構和解碼方法在這里不做詳述。
數(shù)據(jù)流經(jīng)過所述RS編碼模塊后，串行輸入到所述交織模塊重新存儲為BCH編碼的數(shù)據(jù)流后，按列輸出到所述BCH編碼模塊。
如圖6所示，為本發(fā)明實施例的交織原理圖。本實施例中，交織器在寫入數(shù)據(jù)時，將RS碼字按從第一個到最后一個的順序先存入第一行，第一行存滿后再存第二行，每行內按從左到右的順序來存，這樣依次存滿Kb行，所述Kb為BCH編碼的信息碼長度。這樣一幀數(shù)據(jù)存滿后共有Kb行515、 8*N列。在讀出時，將84N列中存儲的數(shù)據(jù)按列分別讀出到8*1^個對應的8(:^1編碼器，至此就完成了交織。所述N為從1開始的自然數(shù)，例如在OTU中，Kb為1952, N為8。
如圖7所示，為交織模塊的結構圖。本實施例中的交織模塊由兩個10*N比特寄存器、數(shù)據(jù)位寬轉換模塊和交織模塊構成。包括兩個1(^N比特寄存器，是因為RS編碼的某些周期輸出的不是10*N比特，所以需要用 一個10*N比特寄存器緩存一個周期，并將下一個周期來的數(shù)據(jù)湊夠1(^N比特再送往另一個10*N比特寄存器，然后再將1(^N位并行數(shù)據(jù)送往數(shù)據(jù)位寬轉換模塊，將1(^N位并行數(shù)據(jù)轉為8*1^位數(shù)據(jù)后，送往交織模塊。
所述交織模塊，用于實現(xiàn)將輸入的數(shù)據(jù)流重新交錯排列后，形成BCH編碼所需的數(shù)據(jù)流格式，并且用于將輸入10*N比特轉換為輸出的8*N比特，并將8*N位比特并行數(shù)據(jù)分別輸出到8*N個BCH并行編碼模塊的輸入端。只要將交織器輸出的8*N比特的數(shù)據(jù)分別分配給8*N個BCH編碼器，就完成了交織功能。
如圖8所示，為本發(fā)明的解交織原理圖。解交織器在寫入數(shù)據(jù)時，BCH
12輸出碼字整列輸出給解交織器，將8*N個BCH解碼器的輸出分別輸入到解 交織器的8*1^行，解交織器將數(shù)據(jù)排列為8*>1行、Kb列，并按列順序輸出 到RS解碼器的輸入端。圖中m位8tN。
圖9所示為本發(fā)明的解交織模塊結構簡圖，所述解交織模塊包括兩個 8*N比特寄存器、數(shù)據(jù)位寬轉換模塊和解交織模塊構成。包括兩個8*N比 特寄存器，是因為BCH解碼的某些周期輸出的不是8《N比特，所以需要用 一個8*N比特寄存器緩存一個周期，并將下一個周期來的數(shù)據(jù)湊夠8*N比 特再送往另 一個8*N比特寄存器，然后再將8*N位并行數(shù)據(jù)送往數(shù)據(jù)位寬 轉換模塊，將8*>1位并行數(shù)據(jù)轉為1(^N位數(shù)據(jù)后，送往解交織模塊。所述 解交織模塊用于將BCH碼字按次序從左到右先存滿第一行，再存滿后第二 行，依次存滿8*N行、Kb列，并按列輸出為RS解碼數(shù)據(jù)，所述Kb為BCH 編碼的信息碼長度，所述N為從1開始的自然數(shù)，8*N為8乘以N。所述數(shù) 據(jù)位寬轉換模塊用于將1(^N轉換為8*N。
本發(fā)明實施例的解交織方法，包括將BCH碼字按次序從上到下先存滿 第一列，再存滿第二列，依次存滿8*>^行、Kb列，并"l妄行輸出為RS解碼數(shù) 據(jù)，所述Kb為BCH編碼的信息碼長度，所述N為從1開始的自然數(shù)。
本發(fā)明實施例的解交織模塊，用于將BCH碼字按次序從上到下先存滿 第一列，再存滿第二列，依次存滿8fN行、Kb列，并4要行輸出為RS解碼 數(shù)據(jù)，所述Kb為BCH編碼的信息碼長度，所述N為從1開始的自然數(shù)。
由于本發(fā)明的解交織的原理和結構與上述的交織原理和結構相對應，在 此不做詳述。
圖IO所示為本發(fā)明所述EFEC編碼裝置和解碼裝置在應用時的結構。
圖11所示為本發(fā)明所述EFEC編碼和解碼方法在應用時的處理流程。 具體如下
步驟1:初始化。
步驟2:檢測輸入的OTU數(shù)據(jù)位寬是否與本發(fā)明的編碼裝置的數(shù)據(jù)位 寬一致，若一致，進行步驟4，不一致，進行步驟3;
步驟3:啟動數(shù)據(jù)位寬轉換器，對數(shù)據(jù)位寬進行轉換，使轉換后的數(shù)據(jù)位寬與本裝置所處理數(shù)據(jù)位寬一致；
步驟4:將數(shù)據(jù)位寬一致的數(shù)據(jù)輸入到EFEC編碼裝置，啟動編碼裝置， 開始EFEC編碼；并將編碼后的數(shù)據(jù)輸入到相關業(yè)務模塊；
步驟5:進行相關業(yè)務操作；
步驟6:判斷相關業(yè)務處理是否完畢，完畢則啟動解碼裝置，否則繼續(xù) 步驟5;
步驟7:將相關業(yè)務處理后的數(shù)據(jù)輸入到EFEC解碼裝置，啟動EFEC 解碼裝置，開始EFEC解碼；并將解碼后的數(shù)據(jù)輸出；
步驟8:判斷所述輸出數(shù)據(jù)的位寬是否與OTU業(yè)務要求一致，若否， 則進入步驟9，若一致，則進入步驟10;
9) 將所述輸出數(shù)據(jù)輸入到數(shù)據(jù)位寬轉換模塊，轉換所述數(shù)據(jù)位寬，使 之符合要求；
10) 輸出符合OTU業(yè)務位寬要求的數(shù)據(jù)。
采用本發(fā)明所述方法和裝置，與現(xiàn)有技術相比，取得了突出進步，達到 了 EFEC編嗎和解碼的效果，節(jié)省了時間和成本，提高了效率和可靠性。同 時，本發(fā)明所述方法和裝置，可以作為國際電信同盟(International Telecommunications Union,簡稱ITU)協(xié)議的相關補充方法和裝置，供用戶 使用。
權利要求
1、一種前向糾錯編碼方法，包括將數(shù)據(jù)流按照里德-索洛蒙RS規(guī)則編碼；將所述RS編碼后的數(shù)據(jù)流進行交織作為博斯-喬赫里-霍克文黑姆BCH編碼的輸入數(shù)據(jù)流；將所述交織后的數(shù)據(jù)流按照BCH規(guī)則編碼。
2、 如權利要求1所述的編碼方法，其特征在于，包括將數(shù)據(jù)流分成K組，對所述K組數(shù)據(jù)流進行k次并行RS編碼；將所述RS編碼后的K組數(shù)據(jù)流進行k次并行交織作為博斯-喬赫里-霍克文黑姆BCH編碼的輸入數(shù)據(jù)流；將所述交織后的K組數(shù)據(jù)流并行按照BCH規(guī)則進行k次編碼；所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組編 碼的處理能力為PGbps，則K=mod(I/P)+l。
3、 如權利要求1或2所述的編碼方法，其特征在于，包括下述交織方法將RS碼字按次序從左到右先存滿第一行，再存滿第二行，依次存滿Kb 行、8*]^列，并按列輸出為BCH編碼數(shù)據(jù)流，所述Kb為BCH編碼的信息 碼長度，所述N為從l開始的自然數(shù)。
4、 一種前向糾錯解碼方法，包括 將數(shù)據(jù)流按照BCH規(guī)則解碼；將所述BCH解碼后的數(shù)據(jù)流進行解交織作為RS解碼的輸入數(shù)據(jù)流； 將所述解交織后的數(shù)據(jù)流按照RS規(guī)則解碼。
5、 如權利要求4所述的解碼方法，其特征在于，包括 將數(shù)據(jù)流分成K組，對所述K組數(shù)據(jù)流進行k次并行BCH解碼； 將所述BCH解碼后的K組數(shù)據(jù)流進行k次并行解交織作為RS解碼的輸入數(shù)據(jù)流；將所述解交織后的k組數(shù)據(jù)流并行按照RS規(guī)則進行k次解碼；所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組解 碼的處理能力為P Gbps,貝'J K=mod(I/P)+l 。
6、 如權利要求4或5所述的解碼方法，其特征在于，包括下述解交織 方法將8*N列BCH碼字整列輸出為8*N行、Kb列，然后按列順序輸出為 RS解碼數(shù)據(jù)流，所述Kb為BCH編碼的信息碼長度，所述N為從1開始的 自然數(shù)。
7、 一種前向糾錯編碼裝置，其特征在于，包括 RS編碼模塊、交織模塊和BCH編碼模塊；所述RS編碼模塊用于對數(shù)據(jù)流按照RS規(guī)則編碼，所述交織模塊用于 將所述RS編碼后的^t據(jù)流進行交織成為BCH編碼數(shù)據(jù)流，所述BCH編碼 模塊用于對交織后的數(shù)據(jù)流按照BCH規(guī)則編碼；數(shù)據(jù)流經(jīng)過所述RS編碼模塊后，輸入到所述交織模塊重新存儲為BCH 編碼的數(shù)據(jù)流后，輸出到所述BCH編碼模塊。
8、 如權利要求7所述的裝置，其特征在于，包括K個并行連接的RS編碼模塊、數(shù)據(jù)交織模塊和BCH編碼模塊，所述k個并行連接的RS編碼模塊，用于對K組數(shù)據(jù)流進行k次并行 RS編碼；所述k個并行連接的數(shù)據(jù)交織模塊，用于對RS編碼后的K組數(shù)據(jù)流進 行k次并行交織作為BCH編碼的輸入lt據(jù)流；所述k個并行連接的BCH編碼模塊，用于將交織后的K組數(shù)據(jù)流并行 按照BCH規(guī)則進行k次編碼；K組數(shù)據(jù)流經(jīng)過所述K個并行連接的RS編碼模塊后，輸入到所述K個 并行連接的交織模塊重新存儲為BCH編碼的數(shù)據(jù)流后，輸出到所述k個并行連接的BCH編碼;漢塊；所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為IGbps、每組編 碼的處理能力為P Gbps,則K=mod(I/P)+l 。
9、 一種前向糾錯解碼裝置，其特征在于，包括 BCH解碼模塊、解交織模塊和RS解碼模塊；所述BCH解碼模塊用于對數(shù)據(jù)流按照BCH規(guī)則解碼，所述解交織模塊 用于將所述BCH解碼后的數(shù)據(jù)流進行解交織作為RS解碼的輸入數(shù)據(jù)流， 所述RS解碼模塊用于對解交織后的數(shù)據(jù)流按照RS規(guī)則解碼；數(shù)據(jù)流經(jīng)過所述BCH解碼模塊后，輸入到所述解交織模塊重新存儲為 RS解碼數(shù)據(jù)流后，輸出到所述RS解碼模塊。
10、 如權利要求9所述的裝置，其特征在于，包括K個并行連接的BCH解碼模塊、數(shù)據(jù)解交織模塊和RS解碼模塊，所述k個并行連接的BCH解碼模塊，用于對K組數(shù)據(jù)流進行k次并行 BCH解碼；所述k個并行連接的數(shù)據(jù)解交織模塊，用于對BCH解碼后的K組數(shù)據(jù) 流進行k次并行解交織作為RS解碼的輸入數(shù)據(jù)流；所述k個并行連接的RS解碼模塊，用于將解交織后的K組數(shù)據(jù)流并行 按照RS規(guī)則進行k次解碼；K組數(shù)據(jù)流經(jīng)過所述K個并行連接的BCH解碼模塊后，輸入到所述K 個并行連接的解交織^t塊重新存儲為RS解碼的數(shù)據(jù)流后，輸出到所述k個 并行連接的RS解碼模塊；所述K為從1開始的自然數(shù)，設定輸入業(yè)務數(shù)據(jù)帶寬為I Gbps、每組解 碼的處理能力為P Gbps,則K=mod(I/P)+l 。
全文摘要
一種前向糾錯編碼方法，包括將數(shù)據(jù)流按照里德-索洛蒙RS規(guī)則編碼；將所述RS編碼后的數(shù)據(jù)流進行交織作為博斯-喬赫里-霍克文黑姆BCH編碼的輸入數(shù)據(jù)流；將所述交織后的數(shù)據(jù)流按照BCH規(guī)則編碼。相應地，本發(fā)明還提供了一種前向糾錯編碼裝置，其特征在于，包括RS編碼模塊、交織模塊和BCH編碼模塊。相應地，本發(fā)明還提供了一種前向糾錯解碼方法，包括將數(shù)據(jù)流按照BCH規(guī)則解碼；將所述BCH解碼后的數(shù)據(jù)流進行解交織作為RS解碼的輸入數(shù)據(jù)流；將所述解交織后的數(shù)據(jù)流按照RS規(guī)則解碼。一種前向糾錯解碼裝置，其特征在于，包括BCH解碼模塊、解交織模塊和RS解碼模塊。上述方法和裝置，實現(xiàn)了更高增益的前向糾錯。
文檔編號H04L1/00GK101667887SQ20091016727
公開日2010年3月10日 申請日期2009年9月2日 優(yōu)先權日2009年9月2日
發(fā)明者楊先超, 魏小義 申請人:中興通訊股份有限公司