專利名稱：數(shù)字光纖直放機系統(tǒng)的制作方法
技術領域：
本實用新型屬于無線通訊技術領域，涉及一種直放機系統(tǒng)，尤其涉及一種數(shù)字光纖直放 機系統(tǒng)。
背景技術：
直放機屬于同頻放大設備，是指在無線通信傳輸過程中起到信號增強的一種無線電發(fā)射 中轉設備。直放機的基本功能就是一個射頻信號功率增強器。直放機在下行鏈路中，由施主 天線現(xiàn)有的覆蓋區(qū)域中拾取信號，通過帶通濾波器對帶通外的信號進行極好的隔離，將濾波 的信號經功放放大后再次發(fā)射到待覆蓋區(qū)域。在上行鏈接路徑中，覆蓋區(qū)域內的移動臺手機 的信號以同樣的工作方式由上行放大鏈路處理后發(fā)射到相應基站，從而達到基地站與手機的 信號傳遞。
直放機是一種中繼產品，衡量直放機好壞的指標主要有，智能化程度(如遠程監(jiān)控等)、 低IP3 (無委規(guī)定小于-36dBm)、低噪聲系數(shù)(NF)、整機可靠性、良好的技術服務等。
使用直放機作為實現(xiàn)"小容量、大覆蓋"目標的必要手段之一，主要是由于使用直放機一是 在不增加基站數(shù)量的前提下保證網(wǎng)絡覆蓋，二是其造價遠遠低于有同樣效果的微蜂窩系統(tǒng)。 直放機是解決通信網(wǎng)絡延伸覆蓋能力的一種優(yōu)選方案。它與基站相比有結構簡單、投資較少 和安裝方便等優(yōu)點，可廣泛用于難于覆蓋的盲區(qū)和弱區(qū)，如商場、賓館、機場、碼頭、車站、 體育館、娛樂廳、地鐵、隧道、高速公路、海島等各種場所，提高通信質量，解決掉話等問 題。
現(xiàn)有的直放機存在設備成本較高、功耗較大的不足之處。
實用新型內容
本實用新型所要解決的技術問題是提供一種具有系統(tǒng)級連噪聲不疊加、方便增加系統(tǒng) 功能、方便組網(wǎng)連接、方便設備監(jiān)控、系統(tǒng)性價比高的數(shù)字光纖直放機系統(tǒng)。 為解決上述技術問題，本實用新型的設計思想與原則從以下幾方面考慮
① 設備技術性能指標高，滿足實際使用需要。合理分配各部件的技術性能指標，各部件 盡可能的采用計算機仿真設計，降低設計、調試工作量。
② 設備成本較低，其價格具有一定的市場競爭力。選擇高集成度、高性能、高可靠的元
3器件，減少元件數(shù)目，增加元件復用率；
③ 硬件設計留有冗余，利于日后軟件升級，便于增加新的功能；
④ 減少設備功耗。各部件一律采用二次穩(wěn)壓方式工作，并且應盡量降低功耗。
⑤ 增強遙控功能，提高自動化水平。
⑥ 盡可能減小設備體積。
本實用新型采用如下技術方案 一種數(shù)字光纖直放機系統(tǒng)，所述系統(tǒng)包括近端機、遠端 機，所述近/遠端機包括AD/DA變換模塊、數(shù)字信號處理模塊、光收發(fā)模塊；所述AD/DA變 換模塊、數(shù)字信號處理模塊、光收發(fā)模塊依次連接；所述數(shù)字信號處理模塊包括下行單元、 上行單元、控制單元、時鐘單元；所述下行單元包括依次連接的數(shù)字下變頻子單元、并串變 換子單元、曼徹斯特編碼子單元，所述數(shù)字下變頻子單元與AD/DA變換模塊連接，所述曼徹 斯特編碼子單元與所述光收發(fā)模塊連接；所述上行單元包括依次連接的數(shù)字上變頻子單元、 串并變換子單元、曼徹斯特編碼子單元，所述數(shù)字上變頻子單元與AD/DA變換模塊連接，所 述曼徹斯特編碼子單元與所述光收發(fā)模塊連接；所述控制單元用以實現(xiàn)時間延遲控制及地址 譯碼；所述時鐘單元用以產生系統(tǒng)所需時鐘頻率。
作為本實用新型的一種優(yōu)選方案，所述系統(tǒng)還包括一與所述時鐘單元連接的倍頻器。
作為本實用新型的一種優(yōu)選方案，所述數(shù)字下變頻子單元為16路數(shù)字下變頻子單元，所 述數(shù)字上變頻子單元為16路數(shù)字上變頻子單元。
作為本實用新型的一種優(yōu)選方案，所述時鐘單元產生的時鐘頻率包括采樣時鐘頻率、串 行工作時鐘頻率、曼徹斯特編碼時鐘頻率、參考時鐘頻率。所述遠端機提取所述參考時鐘頻
率。所述采樣時鐘頻率fs的范圍為54.667Mfe ^ 58Mfe 。
作為本實用新型的一種優(yōu)選方案，所述數(shù)字下變頻子單元包括若干組濾波器、混頻器； 所述濾波器利用IP核(IPCore)產生，系數(shù)事先用系數(shù)獲取工具(如Matlab)產生好備用， 混頻器直接利用所述數(shù)字下變頻子單元內帶的乘法器實現(xiàn)。IP核是指用于產品應用專用集成 電路(ASIC)或者可編輯邏輯器件(FPGA)的邏輯塊或數(shù)據(jù)塊。將一些在數(shù)字電路中常用但 比較復雜的功能塊，如FIR濾波器，SDRAM控制器，PCI接口等等設計成可修改參數(shù)的模塊， 讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。
作為本實用新型的一種優(yōu)選方案，所述下行單元包括數(shù)控振蕩器，將數(shù)控振蕩器的數(shù)字 查找表復用。本實用新型的有益效果在于本實用新型采用軟件無線電技術和數(shù)字信號光纖傳輸技術， 對射頻拉遠系統(tǒng)數(shù)字化處理，應用了數(shù)字濾波、數(shù)字混頻、數(shù)字NCO (數(shù)控振蕩器)等技術， 實現(xiàn)了射頻拉遠功能，具有系統(tǒng)級連噪聲不疊加、方便增加系統(tǒng)功能、方便組網(wǎng)連接、方便 設備監(jiān)控、系統(tǒng)性價比高等優(yōu)點。


圖1為數(shù)字光纖直放機系統(tǒng)的組成示意圖。
圖2為下行單元的組成示意圖。
圖3為DDC16的內部框圖。
圖4為數(shù)控振蕩器的內部框圖。
圖5為上行單元的組成示意圖。
圖6為DUC16的內部框圖。
圖7為并串轉換模塊幀格式示意圖。
圖8為實施例中濾波性能示意圖。
圖9為實施例中一方案的時延性能示意圖。
圖IO為實施例中另一方案的時延性能示意圖。
圖11為數(shù)字信號處理模塊的組成示意圖。
具體實施方式
以下結合附圖詳細說明本實用新型的優(yōu)選實施例。 實施例一
本實施例以下行信號傳輸為例介紹本實用新型的結構及作用原理，上行信號實現(xiàn)原理與 下行信號方法相同，只是參數(shù)略有調整，如動態(tài)范圍增大。
請參閱圖l，本實用新型提供了一種數(shù)字光纖直放機系統(tǒng)，所述系統(tǒng)包括近端機(AU)、 遠端機(RU);所述近端機包括AD變換模塊ll、數(shù)字信號處理模塊12、光收發(fā)模塊13，遠 端機包括DA變換模塊21 、數(shù)字信號處理模塊22、光收發(fā)模塊23 。所述AD/DA變換模塊11/21 、 數(shù)字信號處理模塊12/22、光收發(fā)模塊13/23依次連接。
請參閱圖11,所述數(shù)字信號處理模塊12/22包括下行單元、上行單元、控制單元、時鐘 單元，以下分別對以上各單元分別介紹。200820154066.6
請參閱圖2，所述下行單元包括依次連接的數(shù)字下變頻子單元(本實施例為DDC16，即 16路數(shù)字下變頻子單元，DDC16的內部框圖請參閱圖3)、并串變換子單元、曼徹斯特編碼子 單元，所述數(shù)字下變頻子單元與AD變換模塊連接，所述曼徹斯特編碼子單元與所述光收發(fā) 模塊連接。
請參閱圖5，所述上行單元包括依次連接的數(shù)字上變頻子單元(本實施例為DUC16，即 16路數(shù)字上變頻子單元)、串并變換子單元、曼徹斯特編碼子單元，所述DUC16與DA變換 模塊連接，所述曼徹斯特編碼子單元與所述光收發(fā)模塊連接。DUC16的內部框圖請參閱圖6。
所述控制單元用以實現(xiàn)時間延遲控制及地址譯碼時間延遲主要問題是精確計算兩路信 號之間的時間差。由于一旦兩路信號路徑長度確定，其延時就是固定不變的，不要實時計算， 可以利用外面的單片機進行相關運算。FPGA (數(shù)字信號處理模塊)只需要提供兩路數(shù)據(jù)讀出 的緩沖區(qū)即可。根據(jù)計算結果，F(xiàn)PGA對其中一路數(shù)據(jù)進行延時對齊后再根據(jù)信噪比進行分集 合成。
所述時鐘單元用以產生系統(tǒng)所需時鐘頻率，主要負責產生如下幾個頻率1)采樣時鐘； 2)串行工作時鐘；3)曼徹斯特編碼時鐘；4)參考時鐘提取(RU端提取12.8MHz參考時鐘)。
本實用新型的工作過程為在近端(AU端)，輸入為中頻信號，經A/D變換為數(shù)字中頻信 號，這樣便于數(shù)字化處理，然后采用軟件無線電技術，進行數(shù)字混頻、數(shù)字濾波、數(shù)字多道 復用，形成高速數(shù)據(jù)流通過光傳輸模塊進行傳送。遠端(RU端)進行反向數(shù)字處理，還原輸 出原中頻信號。
本實用新型通過以上改進，具有系統(tǒng)級連噪聲不疊加、方便增加系統(tǒng)功能、方便組網(wǎng)連 接、方便設備監(jiān)控、系統(tǒng)性價比高等優(yōu)點。
實施例二
本實施例以下行信號傳輸為例介紹本實用新型的結構及作用原理，其中系統(tǒng)信號傳輸采 用70MHz數(shù)字化中頻傳輸；下行信號傳輸實現(xiàn)原理如圖1所示。
在近端(AU端)，輸入為70MHz中頻信號(帶寬24MHz),經AD變換模塊11變換為 數(shù)字中頻信號，這樣便于數(shù)字化處理，然后釆用軟件無線電技術，進行數(shù)字混頻、數(shù)字濾波、 數(shù)字多道復用，形成高速數(shù)據(jù)流通過光傳輸模塊進行傳送。遠端(RU端)進行反向數(shù)字處理， 還原輸出70 MHz中頻信號。
上行信號實現(xiàn)原理與下行信號方法相同，只是參數(shù)略有調整，如動態(tài)范圍增大。
信道開關功能、傳輸組網(wǎng)功能、時延調整功能、降噪功能等均在數(shù)字信號處理模塊12、22實現(xiàn)，可基于高速DSP或者大規(guī)模FPGA器件軟件編程實現(xiàn)。
整個FPGA (數(shù)字信號處理模塊)采用TOP->Down (自上而下)的設計理念來構架系統(tǒng)， 一步一步來實現(xiàn)設定功能。通過分析仿真，本著性價比最高的原則，這里認為采用XC5VSX35T 比較合適。盡管分為AU單元和RU單元，但這兩部分功能一致，只不過上行下行相反而己。 因此，F(xiàn)PGA內部系統(tǒng)功能架構可以相干替代，可以共同參照下面的AU端設計流程框圖。
所述數(shù)字信號處理模塊12/22主要包括下行單元、上行單元、控制單元、時鐘單元。這幾 個部分各自比較獨立，可以分別開發(fā)后再集成在一起，便于任務分配。
——時鐘單元
時鐘單元主要負責產生幾個頻率1)采樣時鐘；2)串行工作時鐘；3)曼徹斯特編碼時 鐘；4)參考時鐘提取(RU端提取12.8MHz參考時鐘)。
其中，采樣頻率確定比較復雜，中頻頻率為70士12MHz,根據(jù)欠采樣定理，允許的采樣頻 率范圍是54'667Jlf/fe《y;^58JUrife，否則會導致頻譜混疊，或者采樣頻率過高處理不過來，
增加硬件成本。參考時鐘為12.8MHz，采用時鐘若選擇56MHz，則需要12.8*35/8。利用FPGA 中的DCM (數(shù)字時鐘管理器)單元來產生所需要的頻率， 一般允許最小輸入頻率范圍是 19MHz，因此，最好先在外面加一個倍頻器。DDC將輸入信號下變頻到零中頻，采樣頻率為 400KHz， 32路數(shù)據(jù)串行輸出需要32"6+400KHz-204.8MHz;經過曼徹斯特編碼需要409.6 MHz時鐘，這些時鐘都需要利用V5卓越的數(shù)字時鐘管理單元DCM來產生。另外需要提供兩 路12.8 MHz參考時鐘輸出，可將時鐘同步提取得來的高速時鐘通過DCM分頻功能來得到。 -下行單元
下行單元需要將處理時鐘4倍頻，四路信號復用一個處理通道，則通道部分可節(jié)約3/4 資源。為了進一步節(jié)約資源，將NCO (數(shù)控振蕩器)數(shù)字查找表復用(Sin_COS)， NCO可節(jié) 約15/16資源。
下行單元主要完成16路數(shù)字下變頻子單元、并串變換子單元、曼徹斯特編碼子單元。由 于16路DDC (數(shù)字下變頻)專用資源很多，需要硬件復用，否則占用資源太多，F(xiàn)PGA價格 相應會大大增加。 一般而言，復用硬件多少倍，需要處理時鐘頻率就要增加多少倍。因此， 需要在節(jié)約資源和控制時鐘頻率(太高實時處理來不及)之間取個折中考慮。根據(jù)初步仿真， 4倍復用比較合適，處理時鐘4*56=224MHz，實時性完全可以保證。這樣32路DDC(I+Q)就 降低到8個，資源占用只有原來的1/4。a. 數(shù)字下變頻子單元(DDC16)內部結構
數(shù)字下變頻子單元(DDC16)的濾波器利用IPCore產生，系數(shù)事先用Matlab產生好備用， 混頻器直接利用FPGA內帶的乘法器實現(xiàn)，關鍵是時序控制。
b. 數(shù)控振蕩器(NC016)的內部結構
數(shù)控振蕩器(NC016)的內部結構請參閱圖4。系數(shù)查找表需要事先設計好后，在采用VHDL 語言編程時，定義為一個數(shù)組供查詢。各個信道的頻點由外部單片機寫入，通過相位累加器 得到各相位值通過査表得到該時刻的sin和cos數(shù)據(jù)。需要注意的是相位累加時候的相位模 糊問題(過2水pi后的處理)。
c. 并串轉換模塊
IQ —共有32路12比特數(shù)據(jù)，若將串行數(shù)據(jù)幀長度定義為16*32=512比特，則冗余 4*32=128比特可用來傳輸幀頭和控制信息。幀格式如圖7所示。
*信道信息12比特24M/200K=120信道，用7比特可以表示，4比特用來表示信道編
號(0000-1111)對應1-16，剩余l(xiāng)比特表示該信道開關(1-開，0-關) 一次傳輸l
個信道信息，16幀就可以傳輸完畢。 *增益信息12比特 分集信息12比特
*保留5*12比特定義傳輸其它控制信息。
d. 編碼模塊
由于光傳輸模塊傳輸數(shù)據(jù)連0連1個數(shù)受限(一般不超過6個)，為了克服這個問題，便 于提取時鐘，采用曼徹斯特編碼可將連0連1個數(shù)控制在2個以內。 ——上行單元
與下行單元類似，上行單元也需要硬件通道復用以節(jié)約資源。根據(jù)傳輸過來的信道信息， 將相應信道信號上變頻到對應的頻點后合路成一路信號，送DA變成70士12MHz模擬信號。輸 出采樣頻率至少164MHz。本實用新型取輸出采樣頻率4001(*560=224 MHz，如果直接將各通道 信號插值224 MHz再混頻，則4倍處理時鐘太高，實時性會有問題，采用二次變頻方式(具 體見圖5)。 NC0査找表與下行單元的NC0類似，同樣可以復用。
DUC16內部框圖如圖6所示。為降低處理時鐘，采用二次混頻方式，首先將信號根據(jù)信道 信息在0中頻附近進行排列后，再插值混頻到70MHz;最終輸出采樣頻率224MHz。
——控制單元
控制單元的作用包括時間延遲控制和地址譯碼。時間延遲主要問題是精確計算兩路信號 之間的時間差。由于一旦兩路信號路徑長度確定，其延時就是固定不變的，不要實時計算，可以利用外面的單片機進行相關運算。FPGA只需要提供兩路數(shù)據(jù)讀出的緩沖區(qū)就可以。根據(jù) 計算結果，F(xiàn)PGA對其中一路數(shù)據(jù)進行延時對齊后再根據(jù)信噪比進行分集合成。
數(shù)字濾波技術發(fā)展了很長時間，技術實現(xiàn)比較成熟，與模擬濾波方法比，具有體積小、 成本低、帶內波動小、帶外抑制好等優(yōu)點。數(shù)字濾波可以分為CIC抽取濾波和FIR抽取濾波。
本實用新型利用matlab7. 1對濾波性能進行了仿真，如圖8所示；子頻帶寬為200KHz， 基帶輸出采樣頻率400KHz,假設采樣頻率102MHz, CIC濾波器抽取率為R， FIR濾波器抽取率 為M， FIR階數(shù)Tap。取!M28,2,Tap:41，濾波性能如圖8所示。
理論上FIR濾波器的階數(shù)越多濾波器效果越好。但因為隨濾波階數(shù)增加，帶來的時間延 遲會增大，所以需要在這兩者中間取個折中。為此，本實用新型利用matlab7.1對時延性能 進行了仿真，假設信號輸入為中頻70MHz，相隔200KHz產生一個正弦波，取其中一路輸出IQ 數(shù)據(jù)的幅度，與輸入比較，可以計算其時延大小。如果以信號有輸出(不為0)為考察標準， 延遲基本在2.5us，如果以輸出平穩(wěn)為考察標準，則濾波階數(shù)增加明顯有差別。Tap=41時， 12us左右，取7則為5us左右。
取R=128， M=2, Tap=41時，時延性能如圖9所示。
取R=128， M=2, T即-7時，時延性能如圖10所示。
系統(tǒng)時延包括模擬單元、數(shù)字處理單元以及光纖傳輸模塊組成，其中模擬單元和光纖傳 輸模塊時延較小，在ns級，系統(tǒng)時延主要由數(shù)字處理單元造成。以上計算的只是AU端下行 信號，RU端時間延遲與AU端基本相等，這樣，總的時間延遲可控制在15us以內。若折中濾 波性能，時間延遲可進一步減小。
本實用新型采用高速數(shù)字光傳輸技術。按傳輸16個子頻計算，若采用12bit采樣精度， 加之同步數(shù)據(jù)、監(jiān)控數(shù)據(jù)、編碼數(shù)據(jù)等，數(shù)據(jù)速率大約400Mb/s。近年隨著數(shù)字光傳輸模塊的 發(fā)展，支持速率高達1250 Mb/s，完全滿足數(shù)據(jù)速率要求，只是由于速率很高，在數(shù)據(jù)同步、 子頻復用及解復用等方面存在難點，可通過選擇高性能器件、優(yōu)化軟件等實現(xiàn)。
而且，1250 Mb/s數(shù)字光傳輸模塊可以支持波分復用，這樣在一根光纖就可以實現(xiàn)上行/ 下行信號的傳輸，節(jié)約了成本。
這里本實用新型的描述和應用是說明性的，并非想將本實用新型的范圍限制在上述實施 例中。這里所披露的實施例的變形和改變是可能的，對于那些本領域的普通技術人員來說實 施例的替換和等效的各種部件是公知的。本領域技術人員應該清楚的是，在不脫離本實用新 型的精神或本質特征的情況下，本實用新型可以以其他形式、結構、布置、比例，以及用其他元件、材料和部件來實現(xiàn)。在不脫離本實用新型范圍和精神的情況下，可以對這里所披露 的實施例進行其他變形和改變.。
權利要求1、一種數(shù)字光纖直放機系統(tǒng)，其特征在于所述系統(tǒng)包括近端機、遠端機，所述近/遠端機均包括AD/DA變換模塊、數(shù)字信號處理模塊、光收發(fā)模塊；所述AD/DA變換模塊、數(shù)字信號處理模塊、光收發(fā)模塊依次連接；所述數(shù)字信號處理模塊包括下行單元、上行單元、控制單元、時鐘單元；所述下行單元包括依次連接的數(shù)字下變頻子單元、并串變換子單元、曼徹斯特編碼子單元，所述數(shù)字下變頻子單元與AD/DA變換模塊連接，所述曼徹斯特編碼子單元與所述光收發(fā)模塊連接；所述上行單元包括依次連接的數(shù)字上變頻子單元、串并變換子單元、曼徹斯特編碼子單元，所述數(shù)字上變頻子單元與AD/DA變換模塊連接，所述曼徹斯特編碼子單元與所述光收發(fā)模塊連接；所述控制單元用以實現(xiàn)時間延遲控制及地址譯碼；所述時鐘單元用以產生系統(tǒng)所需時鐘頻率。
2、 根據(jù)權利要求1所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述系統(tǒng)還包括一與所述時鐘 單元連接的倍頻器。
3、 根據(jù)權利要求1所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述數(shù)字下變頻子單元為16 路數(shù)字下變頻子單元，所述數(shù)字上變頻子單元為16路數(shù)字上變頻子單元。
4、 根據(jù)權利要求1所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述時鐘單元產生的時鐘頻率 包括采樣時鐘頻率、串行工作時鐘頻率、曼徹斯特編碼時鐘頻率、參考時鐘頻率。
5、 根據(jù)權利要求4所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述遠端機提取所述參考時鐘頻率。
6、 根據(jù)權利要求4所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述采樣時鐘頻率fs的范圍為
7、 根據(jù)權利要求1所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述數(shù)字下變頻子單元包括若 干組濾波器、混頻器；所述濾波器利用IP核產生，系數(shù)事先用系數(shù)獲取工具產生好備用， 混頻器直接利用所述數(shù)字下變頻子單元內帶的乘法器實現(xiàn)。
8、 根據(jù)權利要求7所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述系數(shù)獲取工具為Matlab。
9、 根據(jù)權利要求1所述的數(shù)字光纖直放機系統(tǒng)，其特征在于所述下行單元包括數(shù)控振蕩器，將數(shù)控振蕩器的數(shù)字查找表復用。
專利摘要本實用新型揭示一種數(shù)字光纖直放機系統(tǒng)，所述系統(tǒng)包括近端機、遠端機，所述近/遠端機包括AD/DA變換模塊、數(shù)字信號處理模塊、光收發(fā)模塊；所述AD/DA變換模塊、數(shù)字信號處理模塊、光收發(fā)模塊依次連接；所述數(shù)字信號處理模塊包括下行單元、上行單元、控制單元、時鐘單元；所述下行單元包括依次連接的數(shù)字下變頻子單元、并串變換子單元、曼徹斯特編碼子單元；所述上行單元包括依次連接的DUC16、串并變換子單元、曼徹斯特編碼子單元；所述控制單元用以實現(xiàn)時間延遲控制及地址譯碼；所述時鐘單元用以產生系統(tǒng)所需時鐘頻率。本實用新型具有系統(tǒng)級連噪聲不疊加、方便增加系統(tǒng)功能、方便組網(wǎng)連接、方便設備監(jiān)控、系統(tǒng)性價比高等優(yōu)點。
文檔編號H04B7/15GK201282455SQ20082015406
公開日2009年7月29日 申請日期2008年10月15日 優(yōu)先權日2008年10月15日
發(fā)明者海 林 申請人:上海鑫眾通信技術有限公司