專利名稱：一種半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體集成電路結(jié)構(gòu)的改 進；用于作為藍(lán)牙通信系統(tǒng)的主要部件。
背景技術(shù)：
在藍(lán)牙系統(tǒng)中，用于與作為另一端上的一方的器件進行相互通信 的控制由被稱為鏈接控制器的功能電路來執(zhí)行。在藍(lán)牙通信中，為了 在主器件和從器件之間同步時鐘和建立通信連接，在稱為藍(lán)牙時鐘的
3.2kHz的時鐘信號基礎(chǔ)上，在是3.2kHz兩倍的周期中交換分組數(shù) 據(jù)。
當(dāng)建立相互通信連接時，每個鏈接控制器計算本身的藍(lán)牙時鐘和 在另一端的器件的藍(lán)牙時鐘之間的偏移量。在附屬側(cè)上的鏈接控制器 校正時鐘偏移并進行通信控制。通過這種控制，在主機側(cè)和附屬側(cè)上 的通信操作彼此同步進行。迄今為止，在藍(lán)牙系統(tǒng)中，為了產(chǎn)生參考 時鐘，在容易獲得的振蕩器當(dāng)中， 一般使用具有相對高精度的石英振 蕩器。然而，即使使用石英振蕩器的振蕩器也具有如下問題
由于振蕩器本身的制造變化，安裝板的寄生電容，與振蕩器連接 在一起的電容元件的制造變化、溫度改變、以及電源電壓的波動等， 使振蕩頻率偏離所需要的值。

發(fā)明內(nèi)容
本發(fā)明就是針對上述問題，提供一種可以減小芯片和模塊的尺 寸，且在使用期間電子部件的特性改變的情況下，可以重寫修正數(shù)據(jù)的半導(dǎo)體集成電路。
為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，其特征在于，本發(fā)
明包括非易失存儲器、基帶處理電路、中央處理器CPU、寄存器、D/A 轉(zhuǎn)換器及掩模ROM;中央處理器CPU用于對整個系統(tǒng)進行控制，D/A 轉(zhuǎn)換器分別與選擇的代碼的較高位和較低位相連，所選擇的代碼的較 低位與寄存器相連，所選擇的代碼的較高位與非易失存儲器相連；掩 模ROM作為外部器件，連接到外部端子Pl上，外部端子Pl與內(nèi)部總 線相連。
本發(fā)明的有益效果
本發(fā)明在不增加外部端子和外部電路的數(shù)量的情況下，可以將修 正數(shù)據(jù)寫入非易失存儲器。這樣，可以減小芯片和模塊的尺寸；而且 在使用期間電子部件的特性改變的情況下，可以重寫修正數(shù)據(jù)；由于 向非易失存儲器中寫用戶程序的處理不再是必需的，因此，使得向非 易失存儲器寫入所需的時間縮短了，提高了批量生產(chǎn)率并降低了成 本。


-
圖l是本發(fā)明的原理框圖。
具體實施例方式
如圖1所示，本發(fā)明包括非易失存儲器、基帶處理電路、中央處 理器CPU、寄存器、D/A轉(zhuǎn)換器及掩模ROM;中央處理器CPU用于對 整個系統(tǒng)進行控制，D/A轉(zhuǎn)換器分別與選擇的代碼的較高位和較低 位相連，所選擇的代碼的較低位與寄存器相連，所選擇的代碼的較高 位與非易失存儲器相連；掩模ROM作為外部器件，連接到外部端子 Pl上，外部端子P1與內(nèi)部總線相連。使用時，本發(fā)明的從器件上的藍(lán)牙時鐘可以準(zhǔn)確地跟隨主器件的 藍(lán)牙時鐘。通過利用寄存器改變從器件上的振蕩頻率的修正數(shù)據(jù)中的 某些較低位，可以提高通信質(zhì)量。此外，由于使用環(huán)境的變化，而使 頻率大幅波動的系統(tǒng)中，如果在系統(tǒng)操作期間可以精確地調(diào)整振蕩頻 率，就可以長時間保持通信質(zhì)量。在器件特性隨著時間改變的情況下， 通過改變寄存器的值，可以在不向非易失存儲器中重寫修正數(shù)據(jù)的情 況下將振蕩頻率調(diào)整到所希望的值。
權(quán)利要求
1、一種半導(dǎo)體集成電路，其特征在于，包括非易失存儲器、基帶處理電路、中央處理器CPU、寄存器、D/A轉(zhuǎn)換器及掩模ROM；中央處理器CPU用于對整個系統(tǒng)進行控制，D/A轉(zhuǎn)換器分別與選擇的代碼的較高位和較低位相連，所選擇的代碼的較低位與寄存器相連，所選擇的代碼的較高位與非易失存儲器相連；掩模ROM作為外部器件，連接到外部端子P1上，外部端子P1與內(nèi)部總線相連。
全文摘要
一種半導(dǎo)體集成電路屬于半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體集成電路結(jié)構(gòu)的改進；用于作為藍(lán)牙通信系統(tǒng)的主要部件。本發(fā)明就是提供一種可以減小芯片和模塊的尺寸，且在使用期間電子部件的特性改變的情況下，可以重寫修正數(shù)據(jù)的半導(dǎo)體集成電路。其特征在于，本發(fā)明包括非易失存儲器、基帶處理電路、中央處理器CPU、寄存器、D/A轉(zhuǎn)換器及掩模ROM；中央處理器CPU用于對整個系統(tǒng)進行控制，D/A轉(zhuǎn)換器分別與選擇的代碼的較高位和較低位相連，所選擇的代碼的較低位與寄存器相連，所選擇的代碼的較高位與非易失存儲器相連；掩模ROM作為外部器件，連接到外部端子P1上，外部端子P1與內(nèi)部總線相連。
文檔編號H04L7/00GK101635620SQ20081011689
公開日2010年1月27日 申請日期2008年7月21日 優(yōu)先權(quán)日2008年7月21日
發(fā)明者孫秀云 申請人:孫秀云