專利名稱：一種跨異步時鐘域信號的同步裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號同步控制技術(shù)，具體涉及一種跨異步時鐘域信號的同步裝置。
背景技術(shù)：
不同的時鐘域之間進(jìn)行通信時需要進(jìn)行信號同步處理。例如時鐘域I中的信號要送到時鐘域II，那么在這個信號送到時鐘域II之前，要先經(jīng)過時鐘域II的同步器同步后，才能進(jìn)入時鐘域II。
圖1為現(xiàn)有的跨異步時鐘域信號的同步裝置組成結(jié)構(gòu)示意圖。如圖1所示，時鐘域2的同步裝置包括兩級D觸發(fā)器D觸發(fā)器101和D觸發(fā)器102。這兩級D觸發(fā)器的時鐘端都連接時鐘域2的時鐘ClockII。來自時鐘域I的信號與D觸發(fā)器101的D端相連，D觸發(fā)器101的Q端與D觸發(fā)器102的D端相連。來自時鐘域I的信號經(jīng)過兩級D觸發(fā)器的采樣，可以得到消除了亞穩(wěn)態(tài)的、與ClockII同步的信號。這種兩級D觸發(fā)器構(gòu)成的同步裝置通常用于同步位數(shù)很少的信號，比如控制信號或使能信號。
上述方案可以解決一般性的跨異步時鐘域信號的同步問題，但是當(dāng)ClockII慢于時鐘域I的時鐘ClockI時，兩次D觸發(fā)器的采樣都有可能無法采到該信號的正確變化。圖2為采用圖1示出的信號同步裝置進(jìn)行信號同步的工作時序圖。如圖2所示，ClockI為時鐘域I的時鐘，ClockII為時鐘域II的時鐘，ClockII慢于ClockI。D1為D觸發(fā)器101的D端輸入信號，也就是來自時鐘域I的信號，Q1為D觸發(fā)器101的Q端輸出信號，Q2為D觸發(fā)器102的Q端輸出信號。t1時刻之后和t2時刻之前，D1信號發(fā)生了兩次跳變，即時鐘域I傳送來一個控制信號。但是D觸發(fā)器101在t1和t2兩次Clock2上升沿到來時，都只采到了低電平，可見該同步裝置的兩次采樣都沒有采到該信號的正確變化，造成了信號傳遞失真。
在異步電路設(shè)計時，大部分跨兩個異步時鐘域的時鐘頻率會出現(xiàn)2到3倍的關(guān)系，但是現(xiàn)有跨異步時鐘域信號同步裝置單純依靠兩級采樣，有可能無法采到維持有效電平時間較短的信號。可見，現(xiàn)有的跨異步時鐘域信號同步裝置無法滿足大部分跨異步時鐘域信號的傳遞問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種跨異步時鐘域信號的同步裝置，能夠保證在信號同步過程中，跨異步時鐘域信號被使用該信號的時鐘域正確采樣。
本發(fā)明的跨異步時鐘域信號的同步裝置包括寬度延展單元，用于在第一時鐘域的第一時鐘的控制下，將來自所述第一時鐘域的信號進(jìn)行寬度延展，生成與第一時鐘同步的寬度延展后的信號；所述寬度延展后的信號寬度大于或等于第二時鐘域的時鐘第二時鐘的時鐘周期；同步處理單元，用于在所述第二時鐘的控制下，將對所述寬度延展后的信號進(jìn)行同步處理，輸出與所述第二時鐘同步的信號。
其中，所述寬度延展單元包括N個觸發(fā)器以及一或門，其中N為大于1的整數(shù)；所述N個觸發(fā)器的時鐘端分別與所述第一時鐘相連；第1觸發(fā)器的輸入端與所述來自第一時鐘域的信號相連；第n-1觸發(fā)器的正向輸出端與第n觸發(fā)器的輸入端和所述或門的輸入端相連；n＝2、3...N；第N觸發(fā)器的正向輸出端與所述或門的輸入端相連；所述或門的輸出端與所述同步處理單元相連。
所述N為大于或等于所述第二時鐘與所述第一時鐘的時鐘周期之比的整數(shù)。
所述寬度延展單元還可以具有如下組成結(jié)構(gòu)，包括M個觸發(fā)器以及一或門，其中M為大于或等于1的整數(shù)；所述M個觸發(fā)器的時鐘端分別與所述第一時鐘相連；第1觸發(fā)器的輸入端與所述來自第一時鐘域的信號和所述或門的輸入端相連；當(dāng)M等于1時，所述第1觸發(fā)器的正向輸出端與所述或門的輸入端相連；當(dāng)M大于1時，第m-1觸發(fā)器的正向輸出端與第m觸發(fā)器的輸入端和所述或門的輸入端相連；m＝2、3...M；第M觸發(fā)器的正向輸出端與所述或門的輸入端相連；所述或門的輸出端與所述同步處理單元相連。
所述M+1為大于或等于所述第二時鐘與所述第一時鐘的時鐘周期之比的整數(shù)。
所述同步處理單元包括兩個觸發(fā)器；所述兩個觸發(fā)器的時鐘端分別與所述第二時鐘相連；所述第1觸發(fā)器的輸入端與所述寬度延展單元相連，正向輸出端與所述第2觸發(fā)器的輸入端相連；第2觸發(fā)器的正向輸出端輸出信號同步結(jié)果。
為了得到單周期的同步信息，上述同步處理單元進(jìn)一步包括第3觸發(fā)器和一與門；所述第3觸發(fā)器的輸入端與所述第2觸發(fā)器的正向輸出端和所述與門的輸入端相連，所述第3觸發(fā)器的負(fù)向輸出端與所述與門的輸入端相連；所述與門輸出信號同步結(jié)果。
或者，所述同步處理單元進(jìn)一步包括第3觸發(fā)器、一反相器和一與門；所述第3觸發(fā)器的輸入端與所述第2觸發(fā)器的正向輸出端和所述與門的輸入端相連，所述第3觸發(fā)器的正向輸出端與所述反相器的輸入端相連；所述反相器的輸出端與所述與門的輸入端相連；所述與門輸出信號同步結(jié)果。
所述觸發(fā)器為D觸發(fā)器、或者為由D觸發(fā)器組成的數(shù)據(jù)鎖存器或數(shù)據(jù)緩存器。
與現(xiàn)有技術(shù)相比，本發(fā)明所提供的跨異步時鐘域信號的同步裝置在來自第一時鐘域的信號進(jìn)入第二時鐘域時，先使用D觸發(fā)器對該進(jìn)入信號進(jìn)行寬度延展，使其寬度大于第二時鐘域的時鐘周期，然后對延展后的信號進(jìn)行同步處理，從而保證在信號同步過程中，跨異步時鐘域信號被使用該信號的時鐘域正確采樣。


圖1為現(xiàn)有的跨異步時鐘域信號的同步裝置組成結(jié)構(gòu)示意圖。
圖2為采用圖1示出的同步裝置進(jìn)行信號同步的工作時序圖。
圖3為本發(fā)明跨異步時鐘域信號的同步裝置的組成結(jié)構(gòu)示意圖。
圖4為本發(fā)明第一較佳實施例跨異步時鐘域信號的同步裝置組成結(jié)構(gòu)示意圖。
圖5為本發(fā)明第一較佳實施例跨異步時鐘域信號的同步裝置的工作時序圖。
圖6為本發(fā)明第一較佳實施例跨異步時鐘域信號的同步裝置的另一工作時序圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面結(jié)合實施例和附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。
本發(fā)明的關(guān)鍵在于，在來自時鐘域I的信號進(jìn)入時鐘域II時，先對該進(jìn)入信號進(jìn)行寬度延展，使其寬度大于或等于時鐘域II的時鐘周期，然后對延展后的信號進(jìn)行同步處理，從而實現(xiàn)正確的跨時域信號的采樣和同步。
圖3為本發(fā)明跨異步時鐘域信號的同步裝置的組成結(jié)構(gòu)示意圖。如圖3所示，該同步裝置包括寬度延展單元301和同步處理單元302；寬度延展單元310，用于在時鐘域I的時鐘ClockI的控制下，將來自時鐘域I的信號進(jìn)行寬度延展，生成與ClockI同步的寬度延展后的信號，發(fā)送給同步處理單元320；此時，經(jīng)寬度延展單元310寬度延展后的信號，其寬度大于或等于時鐘域II的時鐘ClockII的時鐘周期。
同步處理單元320，用于在時鐘域II的時鐘ClockII的控制下，將接收的寬度延展后的信號進(jìn)行同步處理，輸出與ClockII同步的信號。
下面通過較佳實施例對本發(fā)明的跨異步時鐘域信號的同步裝置進(jìn)行詳細(xì)說明。
圖4為本發(fā)明第一較佳實施例跨異步時鐘域信號的同步裝置組成結(jié)構(gòu)示意圖。如圖4所示，該同步裝置包括D觸發(fā)器311、312、313、321、322和323，還包括或門314、反相器324和與門325。
本較佳實施例中，D觸發(fā)器311、312、313和或門314組成了寬度延展單元310。
其中，D觸發(fā)器311、312和313的時鐘端都與ClockI相連。
D觸發(fā)器311的D端接收來自時鐘域I的輸入信號；D觸發(fā)器311的Q端與D觸發(fā)器312的D端和或門314的輸入端相連；D觸發(fā)器312的Q端與D觸發(fā)器313的D端和或門314的輸入端相連；D觸發(fā)器313的Q端或門314的輸入端相連；或門314為一三輸入或門，其將或結(jié)果輸出至同步處理單元320。這個或結(jié)果是進(jìn)行了寬度延展后的時鐘域I的輸入信號。
經(jīng)本實施例寬度擴展后的來自時鐘域I的輸入信號，其寬度大于等于3倍的ClockI時鐘周期。其中，當(dāng)來自時鐘域I的輸入信號為單ClockI周期信號時，寬度擴展后的輸入信號寬度等于3倍的ClockI時鐘周期，即為原來的3倍。
D觸發(fā)器321、322、323、反相器324和與門325組成了同步處理單元320。
其中，D觸發(fā)器321、322和323的時鐘端都與ClockII相連。
D觸發(fā)器321的D端接收寬度延展單元310發(fā)來的或結(jié)果，Q端與D觸發(fā)器322的D端相連；D觸發(fā)器322的Q端與D觸發(fā)器323的D端和與門325的輸入端相連；D觸發(fā)器323的Q端與反相器324的輸入端相連；反相器324的輸出端與與門325的輸入端相連；與門325為一兩輸入與門，其輸出的與結(jié)果就是同步后的、單ClockII時鐘周期的輸出信號。
下面結(jié)合時序圖第一較佳實施例的跨異步時鐘域信號的同步裝置原理進(jìn)行說明。
圖5為本發(fā)明第一較佳實施例跨異步時鐘域信號的同步裝置的工作時序圖。如圖5所示，ClockI為時鐘域I的時鐘，D1為來自時鐘域I的輸入信號，也是D觸發(fā)器311的D端輸入信號，Q1為D觸發(fā)器311的Q端輸出信號，Q2為D觸發(fā)器312的Q端輸出信號，Q3為D觸發(fā)器313的Q端輸出信號，D2為或門314的輸出信號，也是D觸發(fā)器321的D端輸入信號。ClockII為時鐘域II的時鐘，Q4為D觸發(fā)器321的Q端輸出信號，Q5為D觸發(fā)器322的輸出信號，Q6為D觸發(fā)器323的輸出信號，Q6為反相器324的輸出信號，Output為與門325的輸出信號，也是信號同步結(jié)果。
如圖5所示，D1分別經(jīng)過一級、兩級和三級工作在ClockI的D觸發(fā)器的采樣后形成Q1、Q2和Q3，Q1、Q2和Q3經(jīng)或運算生成了寬度延展后的D1，即D2。本實施例中D1為單周期信號，因此經(jīng)寬度延展后周期原來的3倍。D2經(jīng)過兩級工作在ClockII的D觸發(fā)器的采樣后，形成了消除亞穩(wěn)態(tài)的、與ClockII同步的信號Q5。為了得到單ClockII時鐘周期的Q5，滿足時鐘域II對信號的要求，因此對Q5再進(jìn)行一次D觸發(fā)器的采樣生成Q6，Q6經(jīng)反相后與Q5相與，得到一個單ClockII時鐘周期的、同步后的輸出信號Output。不采用對Q5進(jìn)行反相并與Q4相與的原因是，避免使用可能處于亞穩(wěn)態(tài)的Q4。
以上實施例中，D1為單ClockI時鐘周期信號，得到的Q5也為單ClockI時鐘周期信號，因此看不出后續(xù)采用D觸發(fā)器323、反相器324和與門325進(jìn)行周期變換獲得單周期信號的效果。下面以D1為兩ClockI時鐘周期信號為例，結(jié)合圖6示出的本發(fā)明第一較佳實施例跨異步時鐘域信號的同步裝置的另一工作時序圖進(jìn)行說明。
如圖6所示，與圖5的不同之處在于，圖6中的輸入信號D1維持了兩個ClockI時鐘周期的高電平，經(jīng)寬度延展，生成了維持4個ClockI時鐘周期高電平的D2?？梢?，對于非單時鐘周期的D1來說，經(jīng)寬度擴展，可以將其周期擴展為至少3個ClockI時鐘周期。D2經(jīng)兩級工作在ClockII的D觸發(fā)器采樣后，生成維持了2個ClockII時鐘周期高電平的Q5?？梢娋托枰罄m(xù)周期變換處理，以獲得單ClockII時鐘周期的信號。在后續(xù)周期變換處理中，將Q5進(jìn)行一個ClockII時鐘周期的延時并反相，得到Q6，將Q5與Q6相與后，得到單ClockII時鐘周期的、同步后的輸出信號Output。從而實現(xiàn)了跨異步時鐘域的信號同步。
可見，本較佳實施例使用3個工作在ClockI下的D觸發(fā)器和三輸入或門對時鐘域I產(chǎn)生的信號進(jìn)行了寬度延展，將信號寬度延展為至少3個ClockI時鐘周期，即使ClockI的頻率是ClockII頻率的3倍，這樣的信號延展也可以保證時鐘域II的觸發(fā)器可以準(zhǔn)確采樣到信號。把做過延展的信號再使用三個工作在ClockII下的D觸發(fā)器采樣，第一次采樣后的結(jié)果可能出現(xiàn)亞穩(wěn)態(tài)，但再進(jìn)行一次采樣后可以消除亞穩(wěn)態(tài)，最后用一個D觸發(fā)器、一反相器和一與門生成一個單ClockII時鐘周期的輸出信號，該輸出信號與ClockII同步。因此，本較佳實施例可以滿足兩個時鐘域頻率關(guān)系在3倍以內(nèi)的跨異步時鐘域信號傳遞情況。
本較佳實施例中，如果將圖4中的反相器324去掉，直接將D觸發(fā)器323的Q6端與與門325的輸入端相連，也同樣可以實現(xiàn)本發(fā)明的同步裝置。
在圖4示出的異步時鐘域信號的同步裝置中，D觸發(fā)器322的Q端輸出信號就已經(jīng)是同步后的輸出信號。但是在時鐘域II可能要求該同步后的輸出信號為單周期信號，因此D觸發(fā)器323、反相器324和與門325將D觸發(fā)器322的Q端輸出信號進(jìn)行處理，得到同步后的、單ClockII時鐘周期的輸出信號?？梢奃觸發(fā)器323、反相器324和與門325的作用是將多周期信號變換為單周期信號。因此，在實際應(yīng)用中，如果D觸發(fā)器311的輸出信號D1為單ClockI時鐘周期信號，或者時鐘域II對同步后的Output信號是否為單ClockII時鐘周期信號沒有要求，則可以直接將D觸發(fā)器322的輸出信號Q5作為輸出信號Output使用，此時，圖4示出的同步裝置可以不包括D觸發(fā)器323、反相器324和與門325?；蛘?，將D觸發(fā)器323的輸出信號Q6作為輸出信號Output使用，此時，圖4示出的同步裝置可以不包括反相器324和與門325。
另外，如果或門314采用更多輸入端或門，可以將D觸發(fā)器311的輸入端信號D1也連接到或門314，則寬度延展單元310中的3級D觸發(fā)器就可以將D1的單時鐘周期信號延展為4倍ClockI時鐘周期信號?；蛘?，可以在D觸發(fā)器313后再串聯(lián)一個D觸發(fā)器形成4級觸發(fā)器，并將新增D觸發(fā)器的Q端與或門314相連，也可以實現(xiàn)將D1的單時鐘周期信號延展為4倍ClockI時鐘周期的信號，可以滿足兩個時鐘域頻率關(guān)系在4倍以內(nèi)的跨異步時鐘域信號傳遞情況。同理，如果增加更多觸發(fā)器，就可以滿足兩個時鐘域頻率關(guān)系在4倍以上的跨異步時鐘域信號傳遞情況。一般來說，兩個時鐘域頻率關(guān)系在2到3倍左右，因此采用3級D觸發(fā)器的串聯(lián)實現(xiàn)信號寬度延展就可以滿足大多部分的跨時域信號傳遞情況。
本較佳實施例中的D觸發(fā)器還可以采用其他觸發(fā)器實現(xiàn)，例如將RS觸發(fā)器或JK觸發(fā)器連接成D觸發(fā)器的形式，也可以采用由D觸發(fā)器組成的數(shù)據(jù)鎖存器或數(shù)據(jù)緩存器實現(xiàn)。
由以上所述可以看出，本發(fā)明所提供的跨異步時鐘域信號的同步裝置，能夠解決時鐘域I產(chǎn)生的信號進(jìn)入時鐘域II，且時鐘域II的時鐘慢于時鐘域I的時鐘的情況，使得本發(fā)明能夠保證在信號同步過程中，跨異步時鐘域信號被使用該信號的時鐘域正確采樣。
綜上所述，以上僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種跨異步時域信號的同步裝置，其特征在于，該裝置包括寬度延展單元，用于在第一時鐘域的第一時鐘的控制下，將來自所述第一時鐘域的信號進(jìn)行寬度延展，生成與第一時鐘同步的寬度延展后的信號；所述寬度延展后的信號寬度大于或等于第二時鐘域的時鐘第二時鐘的時鐘周期；同步處理單元，用于在所述第二時鐘的控制下，將對所述寬度延展后的信號進(jìn)行同步處理，輸出與所述第二時鐘同步的信號。
2.如權(quán)利要求1所述的裝置，其特征在于，所述寬度延展單元包括N個觸發(fā)器以及一或門，其中N為大于1的整數(shù)；所述N個觸發(fā)器的時鐘端分別與所述第一時鐘相連；第1觸發(fā)器的輸入端與所述來自第一時鐘域的信號相連；第n-1觸發(fā)器的正向輸出端與第n觸發(fā)器的輸入端和所述或門的輸入端相連；n＝2、3…N；第N觸發(fā)器的正向輸出端與所述或門的輸入端相連；所述或門的輸出端與所述同步處理單元相連。
3.如權(quán)利要求2所述的裝置，其特征在于，所述N為大于或等于所述第二時鐘與所述第一時鐘的時鐘周期之比的整數(shù)。
4.如權(quán)利要求1所述的裝置，其特征在于，所述寬度延展單元包括M個觸發(fā)器以及一或門，其中M為大于或等于1的整數(shù)；所述M個觸發(fā)器的時鐘端分別與所述第一時鐘相連；第1觸發(fā)器的輸入端與所述來自第一時鐘域的信號和所述或門的輸入端相連；當(dāng)M等于1時，所述第1觸發(fā)器的正向輸出端與所述或門的輸入端相連；當(dāng)M大于1時，第m-1觸發(fā)器的正向輸出端與第m觸發(fā)器的輸入端和所述或門的輸入端相連；m＝2、3…M；第M觸發(fā)器的正向輸出端與所述或門的輸入端相連；所述或門的輸出端與所述同步處理單元相連。
5.如權(quán)利要求4所述的裝置，其特征在于，所述M+1為大于或等于所述第二時鐘與所述第一時鐘的時鐘周期之比的整數(shù)。
6.如權(quán)利要求1、2或4所述的裝置，其特征在于，所述同步處理單元包括兩個觸發(fā)器；所述兩個觸發(fā)器的時鐘端分別與所述第二時鐘相連；所述第1觸發(fā)器的輸入端與所述寬度延展單元相連，正向輸出端與所述第2觸發(fā)器的輸入端相連；第2觸發(fā)器的正向輸出端輸出信號同步結(jié)果。
7.如權(quán)利要求6所述的裝置，其特征在于，所述同步處理單元進(jìn)一步包括第3觸發(fā)器和一與門；所述第3觸發(fā)器的輸入端與所述第2觸發(fā)器的正向輸出端和所述與門的輸入端相連，所述第3觸發(fā)器的負(fù)向輸出端與所述與門的輸入端相連；所述與門輸出信號同步結(jié)果。
8.如權(quán)利要求6所述的裝置，其特征在于，所述同步處理單元進(jìn)一步包括第3觸發(fā)器、一反相器和一與門；所述第3觸發(fā)器的輸入端與所述第2觸發(fā)器的正向輸出端和所述與門的輸入端相連，所述第3觸發(fā)器的正向輸出端與所述反相器的輸入端相連；所述反相器的輸出端與所述與門的輸入端相連；所述與門輸出信號同步結(jié)果。
9.如權(quán)利要求1所述的裝置，其特征在于，所述觸發(fā)器為D觸發(fā)器、或者為由D觸發(fā)器組成的數(shù)據(jù)鎖存器或數(shù)據(jù)緩存器。
全文摘要
本發(fā)明公開了一種跨異步時域信號的同步裝置，該裝置能夠較好的應(yīng)用于第一時鐘域產(chǎn)生的信號進(jìn)入第二時鐘域，且第二時鐘域的時鐘慢于所述第一時鐘域時鐘的情況，該裝置中的寬度延展單元在第一時鐘域的第一時鐘的控制下，將來自所述第一時鐘域的信號進(jìn)行寬度延展，生成與第一時鐘同步的寬度延展后的信號；所述寬度延展后的信號寬度大于或等于第二時鐘域的第二時鐘的時鐘周期；同步處理單元在所述第二時鐘的控制下，將寬度延展后的信號進(jìn)行同步處理，輸出與所述第二時鐘同步的信號，使用本發(fā)明能夠保證在信號同步過程中，跨異步時鐘域信號被使用該信號的時鐘域正確采樣。
文檔編號H04J3/16GK101056164SQ20071009989
公開日2007年10月17日 申請日期2007年5月31日 優(yōu)先權(quán)日2007年5月31日
發(fā)明者曹弋 申請人:北京中星微電子有限公司