專利名稱：實(shí)現(xiàn)電話會(huì)議的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通訊技術(shù)領(lǐng)域，特別涉及實(shí)現(xiàn)電話會(huì)議的方法。
背景技術(shù)：
電話會(huì)議原理是使每一個(gè)會(huì)議參加者都可以聽到其他參加者的話音。具體實(shí)現(xiàn)就是將會(huì) 議參加者的話音數(shù)據(jù)進(jìn)行處理，然后將處理過的語音發(fā)送給會(huì)議參加者?，F(xiàn)在己有很多會(huì)議 電話的實(shí)際應(yīng)用，但是其實(shí)現(xiàn)方法都有一些缺陷。
專利CN99105937和CN03128420就是對(duì)會(huì)議參加者的話音進(jìn)行鑒別，將話音的最大值 和次大值分開存儲(chǔ)，然后將最大值輸出給所有的會(huì)議參加者，次大值發(fā)送給話音最大值的參 加者。這樣會(huì)議電話從本質(zhì)上將只有一個(gè)人講話，輸出的信息量太少，會(huì)議電話工作效率低。
專利CN200410073391根據(jù)會(huì)議電話各個(gè)成員在當(dāng)前單位時(shí)間內(nèi)語音信號(hào)積累平均能量 進(jìn)行比較和選擇淘汰，動(dòng)態(tài)更新當(dāng)前發(fā)言成員名單，并認(rèn)為其他成員保存沉默；然后將發(fā)言 成員的對(duì)應(yīng)的話音信號(hào)衰減疊加后輸出，做為會(huì)議電話當(dāng)前時(shí)間內(nèi)話音輸出。這樣實(shí)現(xiàn)方法 雖然避免了專利CN99105937輸出信息量少的缺點(diǎn)，但是控制和實(shí)現(xiàn)太過于復(fù)雜，而且要占用 大量的軟、硬件資源。
目前也有提供64路的會(huì)議電話芯片，可完成64路電話處理，實(shí)踐應(yīng)用中會(huì)議參與者數(shù) 量可能不多，這樣在單板上使用64路的話音芯片增加了成本。而且如果參與者需要可以選擇 參加多個(gè)會(huì)議電話的時(shí)候，用芯片實(shí)現(xiàn)的方式就要采用多塊芯片，而且還要增加外圍控制， 這樣不僅占用單板空間而且增加了成本。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的缺陷和不足，本發(fā)明的目的在于提供一種輸出信息量豐富，控制和 實(shí)現(xiàn)方便的實(shí)現(xiàn)電話會(huì)議的方法。
為了達(dá)到上述目的，本發(fā)明一種實(shí)現(xiàn)電話會(huì)議的方法，包括以下步驟
(1) 當(dāng)輸入同步信號(hào)有效時(shí)，將輸入話音數(shù)據(jù)存入輸入處理模塊，輸入處理模塊對(duì)輸入 數(shù)據(jù)進(jìn)行處理；
(2) 輸入處理模塊將處理后的話音數(shù)據(jù)分別發(fā)送到存儲(chǔ)器和會(huì)議累加器中保存；
(3) 會(huì)議累加器將所述的話音數(shù)據(jù)和會(huì)議累加器的值進(jìn)行累加；(4) 當(dāng)幀頭信號(hào)有效時(shí)，將累加后的值存入會(huì)議寄存器中，同時(shí)清零會(huì)議累加器；(5) 從存儲(chǔ)器中取出輸出時(shí)隙的話音數(shù)據(jù)，在會(huì)議疊加處理中獲得當(dāng)前時(shí)隙的輸出計(jì)算值；(6) 將所述輸出計(jì)算值存入輸出處理模塊，輸出處理模塊對(duì)該輸出計(jì)算值進(jìn)行處理后輸出。作為本發(fā)明的進(jìn)一步改進(jìn)，所述的步驟(1)具體為(11) 當(dāng)輸入同步信號(hào)有效時(shí)，通過時(shí)鐘信號(hào)的沿觸發(fā)將輸入話音數(shù)據(jù)存入輸入收緩存 區(qū)模塊；(12) 輸入收緩存區(qū)模塊將話音數(shù)據(jù)發(fā)送到輸入符號(hào)位翻轉(zhuǎn)模塊，輸入符號(hào)位翻轉(zhuǎn)模塊 將該話音數(shù)據(jù)的最高位翻轉(zhuǎn)后，發(fā)送到輸入轉(zhuǎn)換模塊；(13) 輸入轉(zhuǎn)換模塊將收到的話音數(shù)據(jù)轉(zhuǎn)換成補(bǔ)碼。作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟(2)中將處理后的數(shù)據(jù)發(fā)送到存儲(chǔ)器的方法為-將輸入計(jì)數(shù)器的值作為地址，將每個(gè)時(shí)隙的話音數(shù)據(jù)發(fā)送到存儲(chǔ)器中保存。作為本發(fā)明的進(jìn)一步改進(jìn)，所述的存儲(chǔ)器為兩個(gè)， 一個(gè)存儲(chǔ)器用于接收當(dāng)前幀每個(gè)時(shí)隙 的話音數(shù)據(jù)，另一個(gè)存儲(chǔ)器用于保存前一幀每個(gè)話音數(shù)據(jù)，其中，所述兩個(gè)存儲(chǔ)器的功能在 幀頭信號(hào)有效的時(shí)候切換。作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟(3)中具體為會(huì)議累加器根據(jù)CPU配置的輸入 時(shí)隙，將所述的話音數(shù)據(jù)和會(huì)議累加器的值進(jìn)行累加；其中，所述輸入時(shí)隙是由輸入計(jì)數(shù)器產(chǎn)生，當(dāng)輸入同步信號(hào)有效的時(shí)，通過時(shí)鐘信號(hào)沿 觸發(fā)將輸入計(jì)數(shù)器加l;當(dāng)幀頭信號(hào)有效時(shí)，輸入計(jì)數(shù)器清零。作為本發(fā)明的進(jìn)一步改進(jìn)，所述的步驟(5)具體為(51) 通過時(shí)鐘信號(hào)沿觸發(fā)以輸出時(shí)隙的值作為地址從存儲(chǔ)器中取出輸出時(shí)隙的上一幀 的話音數(shù)據(jù)；(52) 判斷是否需要進(jìn)行會(huì)議疊加處理，如果判斷結(jié)果為是，進(jìn)入步驟(53)，如果判斷 結(jié)果為否，進(jìn)入步驟(56); (53) 根據(jù)CPU配置的所述輸出時(shí)隙，將需要迸行會(huì)議疊加處理的會(huì)議寄存器的值減去 所述從存儲(chǔ)器中的取出值，獲得當(dāng)前時(shí)隙輸出的計(jì)算值；(54) 判斷當(dāng)前時(shí)隙輸出計(jì)算值是否溢出，如果判斷結(jié)果為是，則進(jìn)入步驟(55),如果 判斷結(jié)果為否，則進(jìn)入步驟(6);(55) 將該值右移溢出的bit位后，進(jìn)入步驟(6);(56) 直接輸出0，進(jìn)入步驟(6)。作為本發(fā)明的進(jìn)一步改進(jìn)，步驟(51)中所述的輸出時(shí)隙是由輸出計(jì)數(shù)器產(chǎn)生，當(dāng)輸入 同步信號(hào)有效的時(shí)，通過時(shí)鐘信號(hào)沿觸發(fā)將輸出計(jì)數(shù)器加1;當(dāng)幀頭信號(hào)有效時(shí)，將輸出計(jì) 數(shù)器清零。作為本發(fā)明的進(jìn)一步改進(jìn)，所述的步驟(6)具體為-(61) 將輸出的計(jì)算值存入輸出發(fā)緩存區(qū)模塊；(62) 輸出發(fā)緩存區(qū)模塊將該計(jì)算值發(fā)送到輸出符號(hào)位翻轉(zhuǎn)模塊，輸出符號(hào)位翻轉(zhuǎn)模塊 將該計(jì)算值的最高位翻轉(zhuǎn)后，發(fā)送到輸出轉(zhuǎn)換模塊；(63) 輸出轉(zhuǎn)換模塊將收到的計(jì)算值轉(zhuǎn)換成補(bǔ)碼。作為本發(fā)明的進(jìn)一步改進(jìn)，所述會(huì)議累加器和所述會(huì)議寄存器的數(shù)量是通過會(huì)議數(shù)量確 定的。作為本發(fā)明的進(jìn)一步改進(jìn)，所述輸入計(jì)數(shù)器的最大值由需求用戶數(shù)量確定，所述存儲(chǔ)器 的深度也由用戶數(shù)量確定。采用上述方法后，由于采用了疊加使聽到的話音是參加會(huì)議電話所有成員發(fā)言減去自己 發(fā)言后話音，使輸出的信息量豐富，與現(xiàn)有技術(shù)相比，不但簡(jiǎn)化了硬件，占用資源少，控制 方便，降低了成本，而且可維護(hù)性好。


圖1為本發(fā)明實(shí)現(xiàn)電話會(huì)議的方法的總體組成框圖。
具體實(shí)施方式
下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的詳細(xì)說明。本發(fā)明可以采用Verilog(硬件描述語言)在FPGA (現(xiàn)場(chǎng)可編程門陣列)內(nèi)部實(shí)現(xiàn)64路電 話進(jìn)行兩個(gè)會(huì)議電話的邏輯處理。64路電話可以任意加入其中一個(gè)會(huì)議。電話會(huì)議的時(shí)候，每個(gè)會(huì)議參與者都可以聽到其他會(huì)議成員所有的發(fā)言。每個(gè)會(huì)議參與 者都可以選擇參與會(huì)議l，會(huì)議2，退出會(huì)議。但是不能同時(shí)參加會(huì)議1和會(huì)議2。本發(fā)明可以利用FPGA實(shí)現(xiàn)64路電話的會(huì)議電話功能。收發(fā)時(shí)鐘都采用占空比50%的 8MHz的時(shí)鐘信號(hào)。由于設(shè)計(jì)參加會(huì)議的用戶數(shù)量為64路，輸入計(jì)數(shù)器和輸出計(jì)數(shù)器都為6bit 寬度。如果會(huì)議電話為兩個(gè)(會(huì)議l,會(huì)議2)，這就需要有兩個(gè)累加器。由于每個(gè)累加器都 可以累加64路，輸入話音數(shù)據(jù)如果是線性pcm編碼為16bit，為了保證信息量不丟失，每個(gè) 累加器的寬度為22bit。用1秒8000幀的幀頭信號(hào)FP來表示一幀數(shù)據(jù)。當(dāng)FP有效的時(shí)候， 表示一幀數(shù)據(jù)接收完畢。其中，輸入計(jì)數(shù)器的最大值根據(jù)系統(tǒng)需求用戶數(shù)量來決定。RAM塊的深度也由用戶數(shù)量 來決定，這樣，可以低成本的擴(kuò)展電話會(huì)議中用戶的數(shù)量。會(huì)議累加器的數(shù)量由系統(tǒng)需求的會(huì)議數(shù)量決定。同理相應(yīng)的會(huì)議寄存器數(shù)量也由會(huì)議數(shù) 量決定，這樣，能夠低成本的擴(kuò)展會(huì)議的數(shù)量，并且避免采用專用的電話會(huì)議的不可配置和 高成本。如圖1所示，為本發(fā)明的實(shí)現(xiàn)電話會(huì)議的方法的實(shí)施例。本實(shí)施例為一個(gè)電話會(huì)議，對(duì)應(yīng)于一個(gè)會(huì)議累加器和一個(gè)會(huì)議寄存器，使用的存儲(chǔ)器為 隨機(jī)存取存儲(chǔ)器(RAM)。其中，PCMIN[7: O]為輸入語音數(shù)據(jù)，BCLKR為接收數(shù)據(jù)位時(shí)鐘，Data[7:0]為數(shù)據(jù)總線， Addr[7:0]為地址總線，CS為片選信號(hào)，RD為讀信號(hào)，WR為寫信號(hào)，CLOCK為桌面時(shí)鐘， FP為幀頭信號(hào)，RESET為復(fù)位，BCLKS為數(shù)據(jù)音頻接口時(shí)鐘信號(hào)，PCMOUT[7:0]為輸出語音數(shù)據(jù)。(1) 在時(shí)鐘信號(hào)的上升沿和輸入同步信號(hào)有效的時(shí)候，將數(shù)據(jù)總線上話音輸入到輸入處 理模塊中的收緩存區(qū)模塊上，然后通過符號(hào)位翻轉(zhuǎn)模塊將最高位的符號(hào)位翻轉(zhuǎn)；將最高位的 符號(hào)位翻轉(zhuǎn)是因?yàn)榫€性pcm編碼符號(hào)位為l表示正值，為0表示負(fù)值，正好與補(bǔ)碼相反，需 要轉(zhuǎn)換一次；通過轉(zhuǎn)換模塊將輸入音頻信號(hào)轉(zhuǎn)換成補(bǔ)碼，同時(shí)將輸入計(jì)數(shù)器加1，輸入計(jì)數(shù) 器值的作為該輸入話音數(shù)據(jù)的輸入時(shí)隙，輸入計(jì)數(shù)器在幀頭信號(hào)FP有效的時(shí)候清零。(2) 將轉(zhuǎn)換后的數(shù)據(jù)分兩路送出， 一路送到會(huì)議累加器和會(huì)議累加器的值根據(jù)CPU配 置的該時(shí)隙狀態(tài)(是否疊加，如果有兩個(gè)會(huì)議是疊加在會(huì)議1或會(huì)議2)進(jìn)行累加，得到新 的會(huì)議累加器的值； 一路用輸入計(jì)數(shù)器的值作為地址發(fā)送到RAM塊中保存起來；使用兵乓操作兩個(gè)RAM塊，確保一個(gè)RAM塊A接收當(dāng)前幀每個(gè)時(shí)隙話音數(shù)據(jù)，另一個(gè)RAM塊B 保存前一幀話音數(shù)據(jù)，供輸出數(shù)據(jù)計(jì)算使用，兩個(gè)RAM塊功能在幀頭信號(hào)有效的時(shí)候切換。(3) 在幀頭信號(hào)有效的時(shí)候，將會(huì)議累加器值取出存入會(huì)議寄存器中，同時(shí)清零會(huì)議累 加器，準(zhǔn)備計(jì)算當(dāng)前幀數(shù)據(jù)的會(huì)議累加器值。(4) 在時(shí)鐘信號(hào)上升沿的和輸出同步信號(hào)有效的時(shí)候，將輸出計(jì)數(shù)器加1 (輸出計(jì)數(shù)器 在幀頭信號(hào)有效的時(shí)候清零)。用輸出計(jì)數(shù)器的值作為地址在RAM塊值取去話音數(shù)據(jù)。根據(jù) CPU配置的該時(shí)隙狀態(tài)，在疊加處理模塊中處理得到當(dāng)前時(shí)隙輸出計(jì)算值，用會(huì)議寄存器的 值減去從RAM塊中的取出值，得到當(dāng)前時(shí)隙輸出計(jì)算值(如果有兩個(gè)會(huì)議，并且疊加在會(huì) 議1或者會(huì)議2中，用會(huì)議寄存器1或者會(huì)議寄存器2的值減去從RAM塊中取出值，得到 當(dāng)前時(shí)隙輸出計(jì)算值)；如果沒有疊加到會(huì)議，直接輸出0。判斷當(dāng)前時(shí)隙輸出計(jì)算值是否溢 出，如果溢出n個(gè)bit，就右移n位，確保輸出計(jì)算值不溢出，這里處理類似自適應(yīng)衰減，當(dāng) 噪音比較大造成溢出，根據(jù)溢出情況衰減掉底部噪音。(5) 然后通過輸出轉(zhuǎn)換模塊將得到的值轉(zhuǎn)換為補(bǔ)碼，再通過輸出符號(hào)位翻轉(zhuǎn)模塊將高位 翻轉(zhuǎn)后存入輸出發(fā)緩存區(qū)模塊輸出。因此，由于采用了疊加使聽到的話音是參加會(huì)議電話所有成員發(fā)言減去自己發(fā)言后話音， 使輸出的信息量豐富，與現(xiàn)有技術(shù)相比，不但簡(jiǎn)化了硬件，占用資源少，控制方便，降低了 成本，而且可維護(hù)性好。
權(quán)利要求
1、一種實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，包括以下步驟(1)當(dāng)輸入同步信號(hào)有效時(shí)，將輸入話音數(shù)據(jù)存入輸入處理模塊，輸入處理模塊對(duì)輸入數(shù)據(jù)進(jìn)行處理；(2)輸入處理模塊將處理后的話音數(shù)據(jù)分別發(fā)送到存儲(chǔ)器和會(huì)議累加器中保存；(3)會(huì)議累加器將所述的話音數(shù)據(jù)和會(huì)議累加器的值進(jìn)行累加；(4)當(dāng)幀頭信號(hào)有效時(shí)，將累加后的值存入會(huì)議寄存器中，同時(shí)清零會(huì)議累加器；(5)從存儲(chǔ)器中取出輸出時(shí)隙的話音數(shù)據(jù)，在會(huì)議疊加處理中獲得當(dāng)前時(shí)隙的輸出計(jì)算值；(6)將所述輸出計(jì)算值存入輸出處理模塊，輸出處理模塊對(duì)該輸出計(jì)算值進(jìn)行處理后輸出。
2、 按照權(quán)利要求1所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述的步驟(1)具體為(11) 當(dāng)輸入同步信號(hào)有效時(shí)，通過時(shí)鐘信號(hào)的沿觸發(fā)將輸入話音數(shù)據(jù)存入輸入收緩存區(qū)模塊；(12) 輸入收緩存區(qū)模塊將話音數(shù)據(jù)發(fā)送到輸入符號(hào)位翻轉(zhuǎn)模塊，輸入符號(hào)位翻轉(zhuǎn)模塊 將該話音數(shù)據(jù)的最高位翻轉(zhuǎn)后，發(fā)送到輸入轉(zhuǎn)換模塊；(13) 輸入轉(zhuǎn)換模塊將收到的話音數(shù)據(jù)轉(zhuǎn)換成補(bǔ)碼。
3、 按照權(quán)利要求2所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述步驟(2)中將處理后的數(shù)據(jù)發(fā)送到存儲(chǔ)器的方法為將輸入計(jì)數(shù)器的值作為地址，將每個(gè)時(shí)隙的話音數(shù)據(jù)發(fā)送到存儲(chǔ)器中保存。
4、 按照權(quán)利要求3所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述的存儲(chǔ)器為兩個(gè)，一 個(gè)存儲(chǔ)器用于接收當(dāng)前幀每個(gè)時(shí)隙的話音數(shù)據(jù)，另一個(gè)存儲(chǔ)器用于保存前一幀每個(gè)話音數(shù)據(jù)， 其中，所述兩個(gè)存儲(chǔ)器的功能在幀頭信號(hào)有效的時(shí)候切換。
5、 按照權(quán)利要求4所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述步驟(3)中具體為會(huì)議累加器根據(jù)CPU配置的輸入時(shí)隙，將所述的話音數(shù)據(jù)和會(huì)議累加器的值進(jìn)行累加；其中，所述輸入時(shí)隙是由輸入計(jì)數(shù)器產(chǎn)生，當(dāng)輸入同步信號(hào)有效的時(shí)，通過時(shí)鐘信號(hào)沿觸發(fā)將輸入計(jì)數(shù)器加l;當(dāng)幀頭信號(hào)有效時(shí)，輸入計(jì)數(shù)器清零。
6、 按照權(quán)利要求5所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述的步驟(5)具體為(51) 通過時(shí)鐘信號(hào)沿觸發(fā)以輸出時(shí)隙的值作為地址從存儲(chǔ)器中取出輸出時(shí)隙的上一幀 的話音數(shù)據(jù)；(52) 判斷是否需要進(jìn)行會(huì)議疊加處理，如果判斷結(jié)果為是，進(jìn)入步驟(53)，如果判斷 結(jié)果為否，進(jìn)入步驟(56);(53) 根據(jù)CPU配置的所述輸出時(shí)隙，將需要進(jìn)行會(huì)議疊加處理的會(huì)議寄存器的值減去 所述從存儲(chǔ)器中的取出值，獲得當(dāng)前時(shí)隙輸出的計(jì)算值；(54) 判斷當(dāng)前時(shí)隙輸出計(jì)算值是否溢出，如果判斷結(jié)果為是，則進(jìn)入步驟(55)，如果 判斷結(jié)果為否，則進(jìn)入步驟(6);(55) 將該值右移溢出的bit位后，進(jìn)入步驟(6);(56) 直接輸出0，進(jìn)入步驟(6)。
7、 按照權(quán)利要求6所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，步驟(51)中所述的輸出 時(shí)隙是由輸出計(jì)數(shù)器產(chǎn)生，當(dāng)輸入同步信號(hào)有效的時(shí)，通過時(shí)鐘信號(hào)沿觸發(fā)將輸出計(jì)數(shù)器加 1;當(dāng)幀頭信號(hào)有效時(shí)，將輸出計(jì)數(shù)器清零。
8、 按照權(quán)利要求1所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述的步驟(6)具體為(61) 將輸出的計(jì)算值存入輸出發(fā)緩存區(qū)模塊；(62) 輸出發(fā)緩存區(qū)模塊將該計(jì)算值發(fā)送到輸出符號(hào)位翻轉(zhuǎn)模塊，輸出符號(hào)位翻轉(zhuǎn)模塊 將該計(jì)算值的最高位翻轉(zhuǎn)后，發(fā)送到輸出轉(zhuǎn)換模塊；(63) 輸出轉(zhuǎn)換模塊將收到的計(jì)算值轉(zhuǎn)換成補(bǔ)碼。
9、 按照權(quán)利要求1所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述會(huì)議累加器和所述會(huì) 議寄存器的數(shù)量是通過會(huì)議數(shù)量確定的。
10、 按照權(quán)利要求1所述的實(shí)現(xiàn)電話會(huì)議的方法，其特征在于，所述輸入計(jì)數(shù)器的最大 值由需求用戶數(shù)量確定，所述存儲(chǔ)器的深度也由用戶數(shù)量確定。
全文摘要
本發(fā)明公開了一種實(shí)現(xiàn)電話會(huì)議的方法，為解決輸出信息量少、控制和實(shí)現(xiàn)過于復(fù)雜、成本高的問題而發(fā)明。本發(fā)明包括以下步驟當(dāng)輸入同步信號(hào)有效時(shí)，輸入處理模塊對(duì)輸入數(shù)據(jù)進(jìn)行翻轉(zhuǎn)和轉(zhuǎn)換處理并分別發(fā)送存儲(chǔ)器和會(huì)議累加器中保存；將所述的話音數(shù)據(jù)和會(huì)議累加器的值進(jìn)行累加；當(dāng)幀頭信號(hào)有效的時(shí)，將累加后的值存入會(huì)議寄存器中，同時(shí)清零累加器；通過時(shí)鐘信號(hào)沿觸發(fā)從存儲(chǔ)器中取出話音數(shù)據(jù)，在會(huì)議疊加處理中得到當(dāng)前時(shí)隙的輸出計(jì)算值；系統(tǒng)將所述輸出計(jì)算值存入輸出處理模塊，輸出處理模塊對(duì)該輸出計(jì)算值進(jìn)行換轉(zhuǎn)和翻轉(zhuǎn)處理后輸出。這樣，不但占用資源少，控制方便，而且輸出信息量豐富，成本也比較低。
文檔編號(hào)H04M3/56GK101119419SQ20061010398
公開日2008年2月6日 申請(qǐng)日期2006年8月1日 優(yōu)先權(quán)日2006年8月1日
發(fā)明者鵬 陳 申請(qǐng)人:中興通訊股份有限公司