專利名稱：一種高速空分循環(huán)選擇電路及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速空分循環(huán)選擇電路及其實(shí)現(xiàn)方法，尤其涉及電子數(shù)據(jù)處理領(lǐng)域(G06)和電通訊技術(shù)領(lǐng)域(H04)中使用的高速空分循環(huán)選擇電路。
背景技術(shù)：
在TD-SCDMA的基站BS(Base Station)上行方向，天饋射頻信號(hào)經(jīng)射頻板RB(RF Board)處理后，其IQ信號(hào)通過(guò)交換板SB(Switching Board)交換分發(fā)給基帶板BB(Baseband Board)，再進(jìn)行基帶處理。下行則相反。在同一個(gè)基站BS中，可能有多塊射頻板RB，多塊交換板SB和多塊基帶板BB。因此，如何實(shí)現(xiàn)任意RB和BB的上下行數(shù)據(jù)交換，一直是一個(gè)重要問(wèn)題，在整機(jī)成本、可靠性、可維護(hù)性、交換效率等各方面都需要詳細(xì)研究。另外，面向RB/SB/BB的各種測(cè)試系統(tǒng)也面臨著同樣的問(wèn)題。
現(xiàn)有的IQ信號(hào)交換使用2*2高速(大于500MHz)交叉芯片作為基本單位，如圖1。
圖1是2*2高速交叉芯片。端口0和端口1是輸入端口，端口A和端口B是輸出端口，端口SA和端口SB是選擇端口。端口SA(或SB)為低電平時(shí)，端口A(或B)和端口0直通；端口SA(或SB)為高電平時(shí)，端口A(或B)和端口1直通。其真值表如下

其實(shí)現(xiàn)的電路如下
實(shí)現(xiàn)任意4選2的電路如圖3所示，首先，4路輸入進(jìn)來(lái)后一分二變成8路；再每個(gè)4路各自實(shí)現(xiàn)4選1；從而實(shí)現(xiàn)了任意4選2。總共消耗10個(gè)基本單位。
實(shí)現(xiàn)任意6選2的電路如圖5所示，6路輸入進(jìn)來(lái)后一分二變成12路；再每個(gè)6路各自實(shí)現(xiàn)6選1；從而實(shí)現(xiàn)了任意6選2?？偣蚕?6個(gè)基本單位。
實(shí)現(xiàn)任意8選2的電路如圖7所示，8路輸入進(jìn)來(lái)后一分二變成16路；再每個(gè)8路各自實(shí)現(xiàn)8選1；從而實(shí)現(xiàn)了任意8選2?？偣蚕?2個(gè)基本單位。
可以看出以上4選2、6選2和8選2的電路分別需要10、16、22個(gè)基本單位。逆過(guò)程則相反。由于其使用的基本單位過(guò)多，IQ交換效率低、成本高、可維護(hù)性差。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種高速空分循環(huán)選擇電路的實(shí)現(xiàn)方法，可以使得到的高速空分循環(huán)選擇電路的芯片使用效率、減小PCB面積、降低成本、提高系統(tǒng)可靠性。
為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種高速空分循環(huán)選擇電路的實(shí)現(xiàn)方法，該高速空分循環(huán)選擇電路用于實(shí)現(xiàn)任意M選N功能，其中M為輸入路數(shù)，N為輸出路數(shù)，該方法包括以下步驟(a)M路輸入分別接入X級(jí)基本單位X1-Xk的輸入端口0和端口1；(b)X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y級(jí)基本單元Y1-Yk的輸入端口0和端口1相連，Y級(jí)基本單元為當(dāng)前末級(jí)基本單元；(c)判斷當(dāng)前末級(jí)基本單元輸出的路數(shù)是否為N，如果是，已得到所需的任意M選N電路，否則，執(zhí)行下一步；(d)將目前的末級(jí)基本單元視為本級(jí)基本單元，在其后設(shè)置下一級(jí)基本單元將其作為新的末級(jí)基本單元，從本級(jí)基本單元的輸出端口A和端口B中選出多路連接到其下一級(jí)基本單元，并保證在該下一級(jí)基本單元的任意端口都可以選擇到其上一級(jí)基本單元的任意一路輸出，返回步驟(C)。
進(jìn)一步地，上述實(shí)現(xiàn)方法還可具有以下特點(diǎn)所述基本單元為2*2高速交叉芯片，每個(gè)芯片都具有一對(duì)選擇邏輯。
進(jìn)一步地，上述實(shí)現(xiàn)方法還可具有以下特點(diǎn)所述步驟(b)進(jìn)行循環(huán)移位時(shí)，是將X1-Xk的輸出端口A分別和Y1-Yk的輸入端口1相連，X1-Xk-1的輸出端口B分別和Y2-Yk的輸入端口0相連，Xk的輸出端口B和Y1的輸入端口0相連；或者，是將X1-Xk的輸出端口B分別和Y1-Yk的輸入端口0相連，X2-Xk的輸出端口A分別和Y1-Yk-1的輸入端口1相連，X1的輸出端口A和Yk的輸入端口1相連。
進(jìn)一步地，上述實(shí)現(xiàn)方法還可具有以下特點(diǎn)所述步驟(d)在將本級(jí)基本單元與下一級(jí)基本單元連接時(shí)，采用以下方式中的一種或任意組合A，從本級(jí)的3個(gè)基本單元的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，然后把不在同一個(gè)本級(jí)基本單位上的2路輸出連到同一個(gè)下一級(jí)基本單位；B，從本級(jí)的4個(gè)基本單元的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)下一級(jí)基本單位；C，從2個(gè)本級(jí)基本單元中任選一路直接輸出，作為最終的N路輸出，或者與下一級(jí)基本單元的輸出再進(jìn)行選擇。
本發(fā)明要解決的又一技術(shù)問(wèn)題是提供一種高速空分循環(huán)選擇電路，可以提高芯片使用效率、減小PCB面積、降低成本、提高系統(tǒng)可靠性。
為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種高速空分循環(huán)選擇電路，用于實(shí)現(xiàn)任意M選N功能，其中M為輸入路數(shù)，N為輸出路數(shù)，其特點(diǎn)是M路輸入分別接入X級(jí)基本單位X1-Xk的輸入端口0和端口1；X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y級(jí)基本單元Y1-Yk的輸入端口0和端口1相連；從Y級(jí)基本單元開(kāi)始，從本級(jí)基本單元的輸出端口A和端口B中選出多路連接到其下一級(jí)基本單元，并保證在該下一級(jí)基本單元的任意端口都可以選擇到其上一級(jí)基本單元的任意一路輸出，其末級(jí)有N路輸出。
進(jìn)一步地，上述高速空分循環(huán)選擇電路還可具有以下特點(diǎn)所述基本單元為2*2高速交叉芯片，每個(gè)芯片都具有一對(duì)選擇邏輯。
進(jìn)一步地，上述高速空分循環(huán)選擇電路還可具有以下特點(diǎn)所述本級(jí)基本單元與下一級(jí)基本單元連接時(shí)，采用以下電路中的一種或任意組合A，從本級(jí)的3個(gè)基本單元的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，然后把不在同一個(gè)本級(jí)基本單位上的2路輸出連到同一個(gè)下一級(jí)基本單位；B，從本級(jí)的4個(gè)基本單元的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)下一級(jí)基本單位；C，從2個(gè)本級(jí)基本單元中任選一路直接輸出，作為最終的N路輸出，或者與下一級(jí)基本單元的輸出再進(jìn)行選擇。
進(jìn)一步地，上述高速空分循環(huán)選擇電路還可具有以下特點(diǎn)所述末級(jí)有N個(gè)基本單元，分別在這N個(gè)基本單元的輸出端口中任選1路得到所述N路輸出。
進(jìn)一步地，上述高速空分循環(huán)選擇電路還可具有以下特點(diǎn)所述X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y級(jí)基本單元Y1-Yk的輸入端口0和端口1相連時(shí)，是將X1-Xk的輸出端口A分別和Y1-Yk的輸入端口1相連，X1-Xk-1的輸出端口B分別和Y2-Yk的輸入端口0相連，Xk的輸出端口B和Y1的輸入端口0相連；或者，是將X1-Xk的輸出端口B分別和Y1-Yk的輸入端口0相連，X2-Xk的輸出端口A分別和Y1-Yk-1的輸入端口1相連，X1的輸出端口A和Yk的輸入端口1相連。
本發(fā)明提供的任意4選2的高速空分循環(huán)選擇電路包括2個(gè)X級(jí)基本單元X1、X2和2個(gè)Y級(jí)基本單元Y1、Y2，4路輸入分別接入基本單位X1和X2的輸入端口0和端口1，X1和X2的輸出端口A和端口B分別循環(huán)移位一路和Y1和Y2的輸入端口0和端口1相連，分別在Y1和Y2的輸出端口中任選1路作為輸出。
本發(fā)明提供的任意6選2的高速空分循環(huán)選擇電路包括3個(gè)X級(jí)基本單元X1～X3，3個(gè)Y級(jí)基本單元Y1～Y3，以及2個(gè)Z級(jí)基本單元Z1～Z2；6路輸入分別接入基本單位X1、X2和X3的輸入端口0和端口1；X1、X2和X3的輸出端口A和端口B分別循環(huán)移位一路和Y1、Y2和Y3的輸入端口0和端口1相連；Y1、Y2和Y3的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，同一個(gè)Y級(jí)基本單位上的2路輸出連到同一個(gè)Z級(jí)基本單位，分別在Z1和Z2的輸出端口中任選1路作為輸出。
本發(fā)明提供的任意8選2的高速空分循環(huán)選擇電路包括4個(gè)X級(jí)基本單元X1～X4，4個(gè)Y級(jí)基本單元Y1～Y4，以及2個(gè)Z級(jí)基本單元Z1～Z2；8路輸入分別接入基本單位X1、X2、X3和X4的輸入端口0和端口1；X1、X2、X3和X4的輸出端口A和端口B分別循環(huán)移位一路和Y1、Y2、Y3和Y4的輸入端口0和端口1相連；Y1、Y2、Y3和Y4的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)Z級(jí)基本單位，分別在Z1和Z2的輸出端口中任選1路作為輸出。
可以看出，本發(fā)明提出的一種高速空分循環(huán)選擇電路在現(xiàn)有的2*2高速交叉芯片的基礎(chǔ)上，利用次級(jí)循環(huán)拓?fù)浜秃蠹?jí)選擇支撐，與現(xiàn)有技術(shù)相比，芯片利用率提高了100％以上，降低了PCB面積成本和器件成本、提高了系統(tǒng)的可靠性和可維護(hù)性。達(dá)到了高效率、低成本、高可靠性的目的。


圖1是2*2高速交叉芯片的示意圖。
圖2是本發(fā)明的任意M選N方案的一個(gè)示例的電路3是現(xiàn)有技術(shù)的任意4選2方案的電路圖。
圖4是本發(fā)明的任意4選2方案的一個(gè)示例的電路圖。
圖5是現(xiàn)有技術(shù)的任意6選2方案的電路圖。
圖6是本發(fā)明的任意6選2方案的一個(gè)示例的電路圖。
圖7是現(xiàn)有技術(shù)的任意8選2方案的電路圖。
圖8是本發(fā)明的任意8選2方案的一個(gè)示例的電路圖。
圖9是本發(fā)明的任意12選2方案的一個(gè)示例的電路圖。
圖10是本發(fā)明的任意12選2方案的另一個(gè)示例的電路圖。
圖11是本發(fā)明的一個(gè)應(yīng)用實(shí)例。
具體實(shí)施例方式
本發(fā)明的核心思想是在現(xiàn)有的基本單位(2*2高速交叉芯片)的基礎(chǔ)上，利用次級(jí)循環(huán)拓?fù)浜秃蠹?jí)選擇支撐，提高數(shù)據(jù)選擇效率。所謂空分，指的是非總線方式，或者說(shuō)是點(diǎn)對(duì)點(diǎn)方式。
圖4是實(shí)現(xiàn)任意4選2方案的電路的一個(gè)示例，電路如圖4所示，包括2個(gè)X級(jí)基本單元X1、X2和2個(gè)Y級(jí)基本單元Y1、Y2。
步驟一，4路輸入分別接入基本單位(2*2高速交叉芯片)X1和X2的輸入端口0和端口1；步驟二，X1和X2的輸出端口A和端口B分別循環(huán)移位一路和Y1和Y2的輸入端口0和端口1相連；一種循環(huán)移位的方式是X1～X2的輸出端口A分別和Y1～Y2的輸入端口1相連，X1的輸出端口B和Y2的輸入端口0相連，X2的輸出端口B和Y1的輸入端口0相連。當(dāng)然，按另一種順序，將X1～X2的輸出端口A分別和Y2～Y1的輸入端口1相連，將X1的輸出端口B和Y1的輸入端口0相連，X2的輸出端口B和Y2的輸入端口0相連也是一樣的。
步驟三，分別從Y1和Y2的輸出端口中任意選出1路。
這樣就完成了任意4選2電路，例如，當(dāng)X1的0路要從Y1的A路輸出時(shí)，路線為X1:0→X1:A→Y1:1→Y1:A，其他任意輸入都可以從Y2的A路輸出，比如X1:1→X1:B→Y2:0→Y2:A。其他情況與此類似。該電路總共消耗4個(gè)基本單位。
該電路只用了4個(gè)基本單位，與圖3相比節(jié)約了60％的資源。把任意4選2電路的一路輸入不用即可得到任意3選2電路。
圖6是實(shí)現(xiàn)任意6選2方案的電路的一個(gè)示例，電路如圖所示
步驟一，6路輸入分別接入基本單位(2*2高速交叉芯片)X1、X2和X3的輸入端口0和端口1；步驟二，X1、X2和X3的輸出端口A和端口B分別循環(huán)移位一路和Y1、Y2和Y3的輸入端口0和端口1相連；一種循環(huán)移位的方式是X1～X3的輸出端口A分別和Y1～Y3的輸入端口1相連，X1～X2的輸出端口B分別和Y2～Y3的輸入端口0相連，X3的輸出端口B和Y1的輸入端口0相連。也可以有另一種循環(huán)方式。
步驟三，從Y1、Y2和Y3的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，再把不在同一個(gè)Y級(jí)基本單位上的2路輸出連到同一個(gè)Z級(jí)基本單位，比如圖6的連法；步驟四，分別從Z1和Z2的輸出端口中任意選出1路。
這樣就完成了任意6選2電路，例如當(dāng)X1的0路從Z1的A路輸出時(shí)，路線為X1:0→X1:A→Y1:1→Y1:A→Z1:0→Z1:A，其他任意輸入都可以從Z2的A路輸出，比如X1:1→X1:B→Y2:0→Y2:B→Z2:0→Z2:A。該電路只用了8個(gè)基本單位，與圖5相比節(jié)約了50％的資源。把任意6選2電路的一路輸入不用即可得到任意5選2電路。
圖8是實(shí)現(xiàn)任意8選2方案的電路的一個(gè)示例，電路如圖所示步驟一，8路輸入分別接入基本單位(2*2高速交叉芯片)X1、X2、X3和X4的輸入端口0和端口1；步驟二，X1、X2、X3和X4的輸出端口A和端口B分別循環(huán)移位一路和Y1、Y2、Y3和Y4的輸入端口0和端口1相連；一種循環(huán)移位的方式是X1～X4的輸出端口A分別和Y1～Y4的輸入端口1相連，X1～X3的輸出端口B分別和Y2～Y4的輸入端口0相連，X4的輸出端口B和Y1的輸入端口0相連。也可以有另一種循環(huán)方式步驟三，分別從Y1、Y2、Y3和Y4的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)Z級(jí)基本單位，即Y1和Y3的2路輸出連到同一個(gè)Z級(jí)基本單位，Y2和Y4的2路輸出連到同一個(gè)Z級(jí)基本單位，比如圖8的連法。
步驟四，分別從Z1和Z2的輸出端口中任意選出1路。
這樣就完成了任意8選2電路，例如當(dāng)X1的0路從Z1的A路輸出時(shí)，路線為X1:0→X1:A→Y1:1→Y1:A→Z1:0→Z1:A，其他任意輸入都可以從Z2的A路輸出，比如X3:0→X3:B→Y4:0→Y4:B→Z2:1→Z2:A。其他情況與此類似。總共消耗10個(gè)基本單位，與圖7相比節(jié)約了55％的資源。把任意8選2電路的一路輸入不用即可得到任意7選2電路。
圖9是實(shí)現(xiàn)任意12選2方案的電路的一個(gè)示例，電路如圖所示步驟一，12路輸入分別接入基本單位(2*2高速交叉芯片)X1～X6的輸入端口0和端口1；步驟二，X1～X6的輸出端口A和端口B分別循環(huán)移位一路和Y1～Y6的輸入端口0和端口1相連；一種循環(huán)移位的方式是X1～X6的輸出端口A分別和Y1～Y6的輸入端口1相連，X1～X5的輸出端口B分別和Y2～Y6的輸入端口0相連，X6的輸出端口B和Y1的輸入端口0相連。
步驟三，從Y1、Y2和Y3的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，再把不在同一個(gè)Y級(jí)基本單位上的2路輸出連到同一個(gè)Z級(jí)基本單位Z1和Z2上，采用同樣的方法將Y4、Y5、Y6的輸出端口與Z3和Z4相連接；步驟四，分別從Z1～Z4的輸出端口A和端口B中任意選出1路，把不相鄰的2路基本單元的輸出連到同一個(gè)Z’級(jí)基本單位，即Z1和Z3的2路輸出連到同一個(gè)Z’級(jí)基本單位，把Z2和Z4的2路輸出連到同一個(gè)Z’級(jí)基本單位，比如圖9的連法；步驟五，分別從Z’1和Z’2的輸出端口中任意選出1路。
這樣就完成了任意12選2電路，總共消耗18個(gè)基本單位，與現(xiàn)有技術(shù)相比，也節(jié)約了超過(guò)50％的資源。把任意12選2電路的一路輸入不用即可得到任意11選2電路。把任意12選2電路的一路輸入不用即可得到任意11選2電路。
這個(gè)任意12選2的電路共有4級(jí)，X級(jí)、Y級(jí)、Z級(jí)和Z’級(jí)，頭兩級(jí)之間采用循環(huán)移位連接，對(duì)于第二級(jí)輸出以后的連接，先對(duì)2組，每組3個(gè)的Y級(jí)基本單元的4路輸出，均通過(guò)下一級(jí)基本單元實(shí)現(xiàn)4選2，這部分電路與圖6中任意6選2電路Y級(jí)輸出后的電路是一樣，即設(shè)置了2個(gè)下一級(jí)(這里是Z級(jí))的基本單元，連接關(guān)系不再重復(fù)。然后，對(duì)于Z級(jí)的4個(gè)基本單元的4路輸出，再通過(guò)下一級(jí)的基本單元實(shí)現(xiàn)一次4選2，這部分電路與圖8中任意8選2電路Y級(jí)輸出后的電路是一樣的，也設(shè)置了2個(gè)下一級(jí)(這里是Z’級(jí))基本單元，連接關(guān)系也不太重復(fù)。
要特別注意的是，上段中及文中其它地方提到的4選2并非是指圖4中的任意4選2，而是特指對(duì)第二級(jí)以及第二級(jí)以后其它級(jí)的3個(gè)或4個(gè)基本單元的4路輸出，通過(guò)與下一級(jí)基本單元的連接得到2路輸出，當(dāng)然這2路輸出可以是前一級(jí)4路輸出中的任意一路，對(duì)于這一部分電路來(lái)說(shuō)，如果是3個(gè)基本單元的4路輸出，其結(jié)構(gòu)可以采用圖6中任意6選2電路Y級(jí)輸出后的電路，如果是4個(gè)基本單元的4路輸出，其結(jié)構(gòu)可以采用圖8中任意8選2電路Y級(jí)輸出后的電路。
但是，這種連接方式并不是唯一的。圖10是實(shí)現(xiàn)任意12選2方案的電路的另一個(gè)示例，電路如圖所示步驟一，12路輸入分別接入基本單位(2*2高速交叉芯片)X1～X6的輸入端口0和端口1；步驟二，X1～X6的輸出端口A和端口B分別循環(huán)移位一路和Y1～Y6的輸入端口0和端口1相連；步驟三，從Y1～Y4的輸出端口A和端口B中任意選出1路，把Y1和Y3的2路輸出連到同一個(gè)Z級(jí)基本單位Z1，把Y2和Y4的2路輸出連到同一個(gè)Z級(jí)基本單位Z2，同時(shí)，從Y5和Y6中任意選出1路；步驟四，從Z1和Z2中任意選中1路，和Y5、Y6輸出的2路共同構(gòu)成了4路輸出，將這4路輸出中不相鄰的2路輸出分別連接到同一個(gè)Z’級(jí)基本單位，即Z1和Y5的輸出連接到Z’1，Z2和Y6的輸出連接到Z’2，比如圖10的連法；步驟五，分別從Z’級(jí)基本單位Z’1和Z’2的輸出端口中任意選出1路。
這樣完成的任意12選2電路總共只消耗16個(gè)基本單位。
這個(gè)任意12選2的電路共有4級(jí)，X級(jí)、Y級(jí)、Z級(jí)和Z’級(jí)，頭兩級(jí)之間采用循環(huán)移位連接，對(duì)于第二級(jí)輸出以后的連接，該電路相當(dāng)于先對(duì)一組4個(gè)基本單元的4路輸出，通過(guò)下一級(jí)(這里是Z級(jí))基本單元進(jìn)行4選2。另一組兩個(gè)Y級(jí)基本單元?jiǎng)t任選1路直接輸出，與Z級(jí)的2路輸出通過(guò)下一級(jí)(Z’級(jí))基本單元再實(shí)現(xiàn)一次4選2。
另外，如果要實(shí)現(xiàn)任意12選4，那么利用倒數(shù)第2級(jí)的每個(gè)單元的另一端口，按相同連接關(guān)系再與另外2個(gè)最后一級(jí)單元相連接就可以了。
根據(jù)對(duì)任意12選2的電路的分析，同理可以推出，對(duì)于一個(gè)任意10選2電路，第一級(jí)和第二級(jí)之間仍然采用循環(huán)移位方式連接，對(duì)于第二級(jí)輸出以后的連接，可以將3個(gè)Y級(jí)基本單元作為一組，將另2個(gè)Y級(jí)基本單元作為另一組，第一組的輸出通過(guò)第三級(jí)基本單元實(shí)現(xiàn)4選2得到2路輸出，第二組則直接得到2路輸出，然后對(duì)該2組的4路輸出，通過(guò)第四級(jí)基本單元進(jìn)行一次4選2。即可實(shí)現(xiàn)任意10選2的功能。對(duì)于9選2的情況，只要1路輸入不用就可以了。
對(duì)于更多路的輸入的情況，如任意16選2，任意24選2也是一樣的，如任意16選2中，對(duì)于第二級(jí)輸出以后的連接，分成2組，每4個(gè)Y級(jí)基本單元為1組，每組的輸出通過(guò)第三級(jí)基本單元實(shí)現(xiàn)4選2得到2路輸出，再通過(guò)第四級(jí)基本單元對(duì)上一級(jí)共4路輸出進(jìn)行一次4選2，即可。
因此，對(duì)任意M選N的電路的實(shí)現(xiàn)步驟如下，請(qǐng)參照?qǐng)D2中的電路步驟A，M路輸入分別接入基本單位(2*2高速交叉芯片)X1-Xk的輸入端口0和端口1；步驟B，X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y1-Yk的輸入端口0和端口1相連，將Y級(jí)基本單元作為目前最后一級(jí)的基本單元；一種循環(huán)移位的方式是，X1-Xk的輸出端口A分別和Y1-Yk的輸入端口1相連，X1-Xk-1的輸出端口B分別和Y2-Yk的輸入端口0相連，Xk的輸出端口B和Y1的輸入端口0相連。
另一種是X1-Xk的輸出端口B分別和Y1-Yk的輸入端口0相連，X2-Xk的輸出端口A分別和Y1-Yk-1的輸入端口1相連，X1的輸出端口A和Yk的輸入端口1相連。
步驟C，判斷當(dāng)前末級(jí)基本單元輸出的路數(shù)是否為N，如果是，已得到所需的任意M選N電路，否則，執(zhí)行下一步；步驟D，將目前的末級(jí)基本單元視為本級(jí)基本單元，在其后再設(shè)置下一級(jí)基本單元，該新設(shè)置的基本單元成為新的末級(jí)基本單元，從本級(jí)基本單元的輸出端口A和端口B中選出多路連接到其下一級(jí)基本單元，并保證在該下一級(jí)基本單元的任意端口都可以選擇到其上一級(jí)基本單元的任意一路輸出，返回步驟C。
下一級(jí)基本單元的設(shè)置和連接可以按上面示例中的以下做法如從3個(gè)本級(jí)基本單元中選出4路輸出，通過(guò)下一級(jí)基本單元實(shí)現(xiàn)4選2，即在下一級(jí)設(shè)置2個(gè)基本單元，從本級(jí)的3個(gè)基本單元的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，然后把不在同一個(gè)本級(jí)基本單位上的2路輸出連到同一個(gè)下一級(jí)基本單位。
或者從4個(gè)本級(jí)基本單元選出4路輸出，通過(guò)下一級(jí)基本單元實(shí)現(xiàn)4選2，即第三級(jí)設(shè)置2個(gè)基本單元，分別從4個(gè)本級(jí)基本單元的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)下一級(jí)基本單位。
還有一種是從2個(gè)本級(jí)基本單元中任選一路直接輸出，或者作為最終的N路輸出，或者與下一級(jí)基本單元的輸出再進(jìn)行選擇。
可以看到，由于步驟中存在一定的選擇任意性，所以實(shí)際的電路不是唯一的，但都不離其本質(zhì)。
需要特別注意的是，本發(fā)明具體實(shí)現(xiàn)時(shí)，需要結(jié)合圖1的選擇邏輯SA和SB。每個(gè)基本單位都有一對(duì)選擇邏輯。
本發(fā)明的靈活性在于不限于以上3種選擇情況，可以在不改變本發(fā)明實(shí)質(zhì)的前提下，得出任意M選N的其他情況。
本發(fā)明的靈活性還在于，對(duì)于某一種選擇情況，最終方案并不是唯一的，可以在核心思想的指引下，結(jié)合具體布線具體決定。
本發(fā)明的靈活性還在于，對(duì)于某一種選擇情況，其逆過(guò)程(對(duì)于任意8選2來(lái)說(shuō)，就是任意2選8)的實(shí)現(xiàn)可以輕易推出，即采用相同的電路。
本發(fā)明的基本單元還有其他的選擇，如4*4高速交叉芯片或者更多，但是性價(jià)比比較好的是2*2高速交叉芯片。
下面結(jié)合圖11中的一個(gè)簡(jiǎn)單的應(yīng)用實(shí)例本發(fā)明的技術(shù)方案的實(shí)施再作進(jìn)一步的詳細(xì)描述假定有6塊基帶板BB(BB0-BB5)的IQ鏈路需要檢測(cè)，每個(gè)BB有2路IQ(鏈路BBx_0和BBx_1，x＝0，...，5)，因此共有12個(gè)IQ鏈路。測(cè)試板TB希望能在某一時(shí)刻任選其中的2塊BB板進(jìn)行檢測(cè)和分析。根據(jù)本發(fā)明，選擇了如圖11的方法，即兩個(gè)“任意6選2”并行，共消耗16個(gè)基本單位。而原來(lái)的方法需要32個(gè)基本單位，所以節(jié)省了50％的資源。
雖然結(jié)合附圖詳細(xì)描述了本發(fā)明的實(shí)施例，但是對(duì)于本領(lǐng)域的熟練技術(shù)人員來(lái)說(shuō)，仍可以對(duì)上述實(shí)施方式作出修改而不改變本發(fā)明的實(shí)質(zhì)和范圍。
權(quán)利要求
1.一種高速空分循環(huán)選擇電路的實(shí)現(xiàn)方法，該高速空分循環(huán)選擇電路用于實(shí)現(xiàn)任意M選N功能，其中M為輸入路數(shù)，N為輸出路數(shù)，該方法包括以下步驟(a)M路輸入分別接入X級(jí)基本單位X1-Xk的輸入端口0和端口1；(b)X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y級(jí)基本單元Y1-Yk的輸入端口0和端口1相連，Y級(jí)基本單元為當(dāng)前末級(jí)基本單元；(c)判斷當(dāng)前末級(jí)基本單元輸出的路數(shù)是否為N，如果是，已得到所需的任意M選N電路，否則，執(zhí)行下一步；(d)將目前的末級(jí)基本單元視為本級(jí)基本單元，在其后設(shè)置下一級(jí)基本單元將其作為新的末級(jí)基本單元，從本級(jí)基本單元的輸出端口A和端口B中選出多路連接到其下一級(jí)基本單元，并保證在該下一級(jí)基本單元的任意端口都可以選擇到其上一級(jí)基本單元的任意一路輸出，返回步驟(c)。
2.如權(quán)利要求1所述的實(shí)現(xiàn)方法，其特征在于，所述基本單元為2*2高速交叉芯片，每個(gè)芯片都具有一對(duì)選擇邏輯。
3.如權(quán)利要求1所述的實(shí)現(xiàn)方法，其特征在于，所述步驟(b)進(jìn)行循環(huán)移位時(shí)，是將X1-Xk的輸出端口A分別和Y1-Yk的輸入端口1相連，X1-Xk-1的輸出端口B分別和Y2-Yk的輸入端口0相連，Xk的輸出端口B和Y1的輸入端口0相連；或者，是將X1-Xk的輸出端口B分別和Y1-Yk的輸入端口0相連，X2-Xk的輸出端口A分別和Y1-Yk-1的輸入端口1相連，X1的輸出端口A和Yk的輸入端口1相連。
4.如權(quán)利要求1所述的實(shí)現(xiàn)方法，其特征在于，所述步驟(d)在將本級(jí)基本單元與下一級(jí)基本單元連接時(shí)，采用以下方式中的一種或任意組合A，從本級(jí)的3個(gè)基本單元的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，然后把不在同一個(gè)本級(jí)基本單位上的2路輸出連到同一個(gè)下一級(jí)基本單位；B，從本級(jí)的4個(gè)基本單元的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)下一級(jí)基本單位；C，從2個(gè)本級(jí)基本單元中任選一路直接輸出，作為最終的N路輸出，或者與下一級(jí)基本單元的輸出再進(jìn)行選擇。
5.一種高速空分循環(huán)選擇電路，用于實(shí)現(xiàn)任意M選N功能，其中M為輸入路數(shù)，N為輸出路數(shù)，其特征在于M路輸入分別接入X級(jí)基本單位X1-Xk的輸入端口0和端口1；X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y級(jí)基本單元Y1-Yk的輸入端口0和端口1相連；從Y級(jí)基本單元開(kāi)始，從本級(jí)基本單元的輸出端口A和端口B中選出多路連接到其下一級(jí)基本單元，并保證在該下一級(jí)基本單元的任意端口都可以選擇到其上一級(jí)基本單元的任意一路輸出，其末級(jí)有N路輸出。
6.如權(quán)利要求5所述的高速空分循環(huán)選擇電路，其特征在于，所述基本單元為2*2高速交叉芯片，每個(gè)芯片都具有一對(duì)選擇邏輯。
7.如權(quán)利要求5所述的高速空分循環(huán)選擇電路，其特征在于，所述本級(jí)基本單元與下一級(jí)基本單元連接時(shí)，采用以下電路中的一種或任意組合A，從本級(jí)的3個(gè)基本單元的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，然后把不在同一個(gè)本級(jí)基本單位上的2路輸出連到同一個(gè)下一級(jí)基本單位；B，從本級(jí)的4個(gè)基本單元的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)下一級(jí)基本單位；C，從2個(gè)本級(jí)基本單元中任選一路直接輸出，作為最終的N路輸出，或者與下一級(jí)基本單元的輸出再進(jìn)行選擇。
8.如權(quán)利要求5所述的高速空分循環(huán)選擇電路，其特征在于，所述末級(jí)有N個(gè)基本單元，分別在這N個(gè)基本單元的輸出端口中任選1路得到所述N路輸出。
9.如權(quán)利要求5所述的實(shí)現(xiàn)方法，其特征在于，所述X1-Xk的輸出端口A和端口B分別循環(huán)移位一路和Y級(jí)基本單元Y1-Yk的輸入端口0和端口1相連時(shí)，是將X1-Xk的輸出端口A分別和Y1-Yk的輸入端口1相連，X1-Xk-1的輸出端口B分別和Y2-Yk的輸入端口0相連，Xk的輸出端口B和Y1的輸入端口0相連；或者，是將X1-Xk的輸出端口B分別和Y1-Yk的輸入端口0相連，X2-Xk的輸出端口A分別和Y1-Yk-1的輸入端口1相連，X1的輸出端口A和Yk的輸入端口1相連。
10.一種任意4選2的高速空分循環(huán)選擇電路，其特征在于，包括2個(gè)X級(jí)基本單元X1、X2和2個(gè)Y級(jí)基本單元Y1、Y2，4路輸入分別接入基本單位X1和X2的輸入端口0和端口1，X1和X2的輸出端口A和端口B分別循環(huán)移位一路和Y1和Y2的輸入端口0和端口1相連，分別在Y1和Y2的輸出端口中任選1路作為輸出。
11.一種任意6選2的高速空分循環(huán)選擇電路，其特征在于，包括3個(gè)X級(jí)基本單元X1～X3，3個(gè)Y級(jí)基本單元Y1～Y3，以及2個(gè)Z級(jí)基本單元Z1～Z2；6路輸入分別接入基本單位X1、X2和X3的輸入端口0和端口1；X1、X2和X3的輸出端口A和端口B分別循環(huán)移位一路和Y1、Y2和Y3的輸入端口0和端口1相連；Y1、Y2和Y3的輸出端口A和端口B中任意選出4路，但每個(gè)基本單元至少要選出1路，同一個(gè)Y級(jí)基本單位上的2路輸出連到同一個(gè)Z級(jí)基本單位，分別在Z1和Z2的輸出端口中任選1路作為輸出。
12.一種任意8選2的高速空分循環(huán)選擇電路，其特征在于，包括4個(gè)X級(jí)基本單元X1～X4，4個(gè)Y級(jí)基本單元Y1～Y4，以及2個(gè)Z級(jí)基本單元Z1～Z2；8路輸入分別接入基本單位X1、X2、X3和X4的輸入端口0和端口1；X1、X2、X3和X4的輸出端口A和端口B分別循環(huán)移位一路和Y1、Y2、Y3和Y4的輸入端口0和端口1相連；Y1、Y2、Y3和Y4的輸出端口A和端口B中任意選出1路，把4路輸出中不相鄰的2路基本單元的輸出連接到同一個(gè)Z級(jí)基本單位，分別在Z1和Z2的輸出端口中任選1路作為輸出。
全文摘要
一種高速空分循環(huán)選擇電路及其實(shí)現(xiàn)方法，用于實(shí)現(xiàn)任意M選N功能，M路輸入分別接入X級(jí)基本單位X
文檔編號(hào)H04Q3/00GK101060644SQ20061007628
公開(kāi)日2007年10月24日 申請(qǐng)日期2006年4月21日 優(yōu)先權(quán)日2006年4月21日
發(fā)明者徐海東, 周代彬 申請(qǐng)人:中興通訊股份有限公司