專利名稱：適用于高清數(shù)字電視的低抖動時鐘生成電路的制作方法
技術領域：
本發(fā)明屬于集成電路技術領域，具體涉及一種應用于高清數(shù)字電視(HDTV)的時鐘生成電路。
背景技術：
時鐘電路是幾乎所有系統(tǒng)芯片中必不可少的重要部分。它主要通過核心電路鎖相環(huán)(PLL)來實現(xiàn)其頻率綜合、時鐘恢復、時滯和噪聲抑制等功能。1932年鎖相技術被首次應用在同步接收中，為同步檢波提供了一個與輸入信號載波同頻同相的本地參考時鐘，揭開了鎖相環(huán)的研究和應用的序幕。經(jīng)過七十多年的發(fā)展，鎖相環(huán)電路已經(jīng)被廣泛應用在數(shù)字通信系統(tǒng)、無線通信系統(tǒng)、數(shù)字電路系統(tǒng)以及磁盤驅動系統(tǒng)等多個領域。PLL工作頻率由“兆”赫茲上升到了“千兆”赫茲，工藝上除了CMOS外，其他如BiCMOS、SiGe異質結等也成功地實現(xiàn)了PLL的集成，而結構上的實現(xiàn)方法更是層出不窮。
盡管如此，目前最為廣泛使用著的仍然是CMOS工藝的電荷泵鎖相環(huán)(CPPLL)。其不可代替的優(yōu)勢在于在理論上，可以證明CPPLL靜態(tài)相位誤差為零；在實踐上也證明CPPLL具有低功耗、高速、低抖動和低成本的特性，是設計實現(xiàn)鎖相環(huán)的一個簡單、高效的方法，因而在頻率綜合器、時鐘恢復電路中被廣泛采用。
電荷泵鎖相環(huán)由鑒頻鑒相器(PFD)，電荷泵(CP)，低通濾波器(LP)和壓控振蕩器(VCO)組成。鑒頻鑒相器檢測參考信號和壓控振蕩器輸出時鐘信號的相差和頻差，產(chǎn)生出UP或DOWN控制信號并送入電荷泵，在電荷泵中脈沖信號被轉換成電壓或電流源，然后對低通濾波器進行充放電。低通濾波器濾掉信號中的高頻部分，再將結果送入壓控振蕩器。壓控振蕩器將根據(jù)控制電壓改變振蕩頻率。整個系統(tǒng)形成一個反饋系統(tǒng)，VCO被鎖定到固定頻率。

發(fā)明內容
本發(fā)明的目的在于提出一種適用于高清數(shù)字電視(HDTV)的低抖動、低功耗、低成本的時鐘生成電路。
本發(fā)明提供的適用于HDTV的時鐘生成電路，采用高速鑒頻鑒相器、抗抖動電荷泵和差分結構對稱負載延遲單元環(huán)形壓控振蕩器相結合的三階無源濾波電荷泵鎖相環(huán)系統(tǒng)，生成振蕩頻率為30.4MHz和60.8MHz兩個時鐘信號。具體來說，該時鐘生成電路由高速鑒頻鑒相器、抗振動電荷泵、環(huán)路濾波器、壓控振蕩器和反饋分頻器經(jīng)電路連接組成(見圖1所示)。
鑒相器的選取對鎖相環(huán)路性能影響很大。在傳統(tǒng)的線性鎖相環(huán)中，幾乎都采用四象限乘法器鑒相。數(shù)字鎖相環(huán)中常用的有異或門鑒相器、邊沿觸發(fā)的J-K觸發(fā)器鑒相器以及鑒頻鑒相器。本發(fā)明中采用高速鑒頻鑒相器，它由兩個結構相同的D觸發(fā)器、一個用于復位的或非門和兩個輸出的附加線UP和DOWN組成。它在鑒頻性能上優(yōu)于其他幾種鑒相器，即使對最小的頻偏也呈現(xiàn)出顯著的靈敏度。當工作有一定的頻差時，由單一的UP或DOWN信號去控制相應一電荷泵的開啟，經(jīng)反饋后，總是可以把壓控振蕩器的頻率牽引到正確的值上去。
電荷泵為后面的濾波電路提供充放電電流，它由兩個受PFD輸出信號控制的開關及各自控制的電流源組成。由于開關斷開時，兩端的電壓不同，所以當開關閉合時，兩端的電壓差就會產(chǎn)生電荷的重新分配現(xiàn)象，導致產(chǎn)生不匹配電流。本發(fā)明中，采用改進的單端電荷泵電路，即在基本電荷泵電路上增加了一組互補開關和一個單位增益放大器。單位增益放大器的輸入接開關的一端，放大器的輸出通過一個互補開關接到開關的另一端。這樣開關兩端電壓在斷開時，由于單位增益放大器的電壓跟隨作用以及互補開關此時是導通的，所以兩端電壓值也相同，有效改善了電荷重新分配現(xiàn)象。另外，為抵消MOS開關開啟時由于柵漏、柵源寄生電容的影響而產(chǎn)生的電荷注入效應，本發(fā)明中在開關上下各增加一個dummy管。
電荷泵中上、下兩支電流源的匹配也非常重要。如果不匹配，在電流源開關同時開啟時，上下兩路電流對濾波電容注入的電荷量就不完全一致，環(huán)路鎖定時就會存在一定的靜態(tài)相差。本發(fā)明中由帶隙基準源電路產(chǎn)生兩路集團偏置電流，通過Cascode結構電流鏡映射后，作為電荷泵的電流源。由于基準電流受溫度和電源電壓波動的影響很小，以及Cascode結構的高阻抗電流源的恒流特性，使電荷泵具有很穩(wěn)定的增益特性。
壓控振蕩器是鎖相環(huán)的重要組成部分。從低通濾波器送出的控制電壓改變延遲單元的延遲時間，從而改變VCO輸出的時鐘頻率。如果VCO對電源噪聲抑制能力差，鎖相環(huán)的輸出時鐘將會隨電源和襯底的抖動產(chǎn)生很大畸偏，造成瞬態(tài)相差和頻率抖動，這種頻率抖動將被直接輸出。所以為了減小輸出時鐘的抖動，VCO對電源和襯底噪聲的靈敏度必須盡量降低。
振蕩器的類型有張弛振蕩器及倒相器環(huán)組成的環(huán)形振蕩器。張弛振蕩器，一般是提供兩個基準電壓，使電容在這兩電壓之間進行充放電切換。由于存在過充現(xiàn)象及需要內部附加電容，這種振蕩器難以滿足高頻要求。為滿足對時鐘信號的高速需求，本發(fā)明中采用由多級延遲單元構成的差分結構環(huán)形壓控振蕩器。受制于電路的振蕩條件，延遲單元的級數(shù)應不小于三級。級數(shù)同時受速度、功耗、抗噪聲能力等要求決定，一般若無多相位時鐘輸出等特殊要求，級數(shù)不宜過多，一般不超過八級。經(jīng)驗表明環(huán)形振蕩器內部的熱噪聲大，為降低熱噪聲影響，就要以增大功耗和面積為代價。
延遲單元可以是單端結構，也可以是差分結構，差分結構對電源噪聲及共模熱噪聲有較強的抑制能力。由差分延遲單元構成的環(huán)形振蕩器，每個振蕩器單元的輸出電容是本級單元的輸出電容和下一級單元的輸入電容決定的，無需在內部節(jié)點上加額外電容，容易實現(xiàn)高頻振蕩。雙輸出的差分結構延遲單元的另一優(yōu)越性在于，它不局限于奇數(shù)級。雙極性輸出使得它可以通過把最后一級輸出交叉連接到第一級的輸入端實現(xiàn)偶數(shù)級環(huán)路。
本發(fā)明中的壓控振蕩器由半復制偏置生成電路、四級差分環(huán)形壓控延遲單元和電平轉換電路組成。如圖(5)所示，偏置生成電路是延遲單元的半復制單元，根據(jù)低通濾波器送出的控制電壓生成兩路偏置信號，作為延遲單元及電平轉換電路的統(tǒng)一偏置。電平轉換電路由兩個輸出相反信號的NMOS差分對驅動一個雙端變單端的PMOS共源差分運放組成。NMOS差分對與延遲單元結構基本相同，且具有相同的偏置電壓，延遲單元彼此級連，前一級的輸出作為下一級的反相輸入，最后一級的輸出不反相地送入第一級，從而形成一個四級環(huán)路。每級延遲單元后面串接一個電平轉換電路，將雙端信號轉變?yōu)閱味诵盘枺瑫r得到一個滿電源幅度的時鐘。采用四級是有意義的。如果級數(shù)較多，則勢必會增加芯片的面積與功耗。而且級數(shù)多就意味著器件多，熱噪聲會相應變大。但是級數(shù)也不能太少，如果取為三級，則為了達到同樣的振蕩頻率，每一級延遲單元的延遲時間較長，壓擺率較低，會使相位噪聲比較大。綜合兩方面因素，對差分結構延遲單元組成的簡單環(huán)振，級數(shù)取四是比較合適的。
壓控振蕩器對動態(tài)噪聲特別是共模噪聲的抑制能力很大程度上取決于延遲單元負載的線性度。負載線性度越高，其抑制共模噪聲的能力就越強。采用線性電阻的延遲單元雖然具有很強的抗噪聲能力，但是無源電阻的引入將大大降低電路的集成度，所以一般都采用MOS管來等效線性電阻。二極管形式的MOS管負載，由于管子始終工作在飽和區(qū)，電流和漏源電壓成二次關系，所以等效電阻的線性度很差，共模噪聲的抑制能力比較差。固定偏置的MOS管負載，可以工作在線性區(qū)，且具有很好的線性度，但是管子的工作區(qū)域很小，降低了VCO可工作的頻率范圍。本發(fā)明中延遲單元采用差分對稱負載結構是對二極管負載和線性負載的改進，它由一個二極管連接形式的管子和一個柵極接固定偏置的MOS管子組成，兩個管子并聯(lián)，它們的源漏端分別相接。其流經(jīng)的電流隨源漏電壓的變化是以(Vds/2，Ids/2)為中心對稱，使共模噪聲通過電路的非線形引入的一階和高階奇次項的差模噪聲被抵消，而僅剩下高階偶次項噪聲的影響，因此削弱了電源和襯底耦合噪聲影響。
壓控振蕩器的偏置生成電路，本發(fā)明中采用了比較簡單的電路結構，利用差分延遲單元的半復制單元，為VCO內部的延遲單元及隨后的電平轉換電路提供偏置電壓，唯一決定了VCO的振蕩頻率。環(huán)形VCO中各延遲單元輸出的是振幅等于電源電壓減去控制電壓的模擬信號，為了輸出到后面的分頻電路，需要將延遲單元的雙端模擬輸出轉化為單端數(shù)字信號。通過雙端低擺幅輸入轉化為單端電源電壓擺幅的電路，可以得到與VCO等頻的50％的占空比輸出而無需讓PLL工作于芯片工作頻率兩倍頻上。它由兩個輸出反相信號的NMOS差分對驅動一個雙端變單端的PMOS共源差分運放組成。
本發(fā)明選用合適的電路結構，充分考慮了時鐘的低抖動低功耗低面積要求，為高清數(shù)字電視地面?zhèn)鬏斝酒O計了專用的時鐘生成電路，具有重要應用價值。


圖1為三階電荷泵鎖相環(huán)系統(tǒng)框圖。
圖2為基于D觸發(fā)器的高速鑒頻鑒相器電路。
圖3為抗抖動電荷泵電路。
圖4為電荷泵中的電流源電路。
圖5為環(huán)形振蕩器模塊。
圖6為環(huán)形振蕩器中的偏置生成電路。
圖7為環(huán)形振蕩器中的延遲單元電路。
圖8為環(huán)形振蕩器中的電平轉換電路。
圖中標號1為鑒頻鑒相器，2為電荷泵，3為環(huán)路濾波電路，4為壓控振蕩器，5為二分頻反饋分頻器，6為輸出驅動器，8-11為時鐘信號，12、13為D觸發(fā)器，14為非門，15為與門，16為或非門，17為輸出驅動，18-20為電壓。21、22為電流源，23-26為MOS管，27、28為MOS開關。29為單位增益放大器，30-33為節(jié)點，34、35為寄生電容，36、37為柵電壓，41為半復制偏置生成電路，42為差分結構延遲單元，43為電平轉換電路，44-46為電壓，47-54為節(jié)點，61-66、71-75為MOS管，76為對稱負載，81為NMOS差分運放，82為PMOS共源差分運放，83、84為電壓，85為輸出驅動，86-92為MOS管，92-96為電流。
具體實施例方式
下面結合附圖1～8對本發(fā)明詳細描述。
圖1是本發(fā)明采用的三階電荷泵鎖相環(huán)系統(tǒng)框圖。用于時鐘生成的電荷泵鎖相環(huán)路，通常包括鑒頻鑒相器1、電荷泵2、環(huán)路濾波器3、壓控振蕩器4以及反饋分頻器5。因為要產(chǎn)生30.4MHz和60.8MHz兩個時鐘頻率的時鐘，這里的反饋分頻系數(shù)取為2，使VCO振蕩在60.8MHz，經(jīng)過2分頻后得到30.4MHz時鐘信號，兩個時鐘經(jīng)過有較大輸出驅動能力的buffer6輸出。這里的參考時鐘為振蕩在30.4MHz的晶振輸入，環(huán)路濾波器3采用二階無源RC濾波電路，反饋分頻器5采用基于D觸發(fā)器的簡單二分頻電路。PFD對輸入?yún)⒖紩r鐘信號8及VCO分頻后反饋時鐘信號9的頻率和相位進行比較，輸出脈寬與相位差成正比的控制信號，控制電荷泵中電流的開關及極性。電荷泵2輸出電流在濾波阻抗上形成與相位差成正比的電壓信號，調整VCO的頻率和相位，使之向著靠近參考頻率的方向改變，最終使時鐘信號8、9的頻率相等、相位恒定，有效抑制電路中噪聲。
圖2是基于D觸發(fā)器的高速鑒頻鑒相器。兩個結構相同的D觸發(fā)器12、13，高有效數(shù)據(jù)輸入端是隱藏的，Reset信號18為復位信號，參考時鐘10和反饋時鐘11分別為兩個觸發(fā)器的觸發(fā)信號。如果參考時鐘10的相位超前于反饋時鐘11的相位，則當參考時鐘10上升沿到來時，UP信號19置為“1”，當反饋時鐘11上升沿到來時，Reset信號18復位信號有效，UP信號19被復位為“0”；反之，如果參考時鐘10的相位滯后于反饋時鐘11的相位，則當反饋時鐘11上升沿到來時，DOWN信號20置為“1”，當參考時鐘10的上升沿到來時DOWN信號20復位為“0”。由于參考時鐘10、反饋時鐘11到信號19、20僅為一個與門和兩級或非門的延遲時間，因此PFD電路的響應速度非?？臁．敃r鐘10、11的相差很小時，信號19或20會輸出一個很窄的脈沖，如果脈沖寬度太窄，將無法開啟電荷泵的電流開關，所以微小相差將無法辨別。為了避免這種“死區(qū)”效應，在復位端加有幾級驅動延遲單元17，以增加信號19和20的導通脈寬和驅動能力，使時鐘10、11間的相差為0時產(chǎn)生的輸出脈沖恰好使電荷泵微導通。
圖3為抗抖動電荷泵示意圖，它由兩個受PFD輸出信號控制的開關23、24及各自控制的電流源21、22組成。當PFD的輸出為UP時，開關24閉合，電流源22為后面的濾波阻抗提供-IP的電流，當PFD的輸出為DOWN時，開關23閉合，電流源21為后面的濾波阻抗提供+IP的電流，當UP和DOWN都無效時，處于開路狀態(tài)。
本發(fā)明中，增加了一組互補開關27、28和一個單位增益放大器29。如果沒有開關27、28和單位增益放大器29，當開關23或24斷開時，節(jié)點30與31或與32的電壓值則不同。放大器29使節(jié)點33跟隨節(jié)點30的電壓值變化。當開關23斷開時，開關27閉合，使節(jié)點31與33值相同；同樣，開關24斷開時，開關28閉合，使節(jié)點32與33值相同。這樣節(jié)點31、32始終跟隨節(jié)點30的電壓變化，開關23、24閉合時由電壓差引起的電荷重新分配的情況就得到了很好的改善。
另外，本發(fā)明中在開關23、24上下增加了dummy管25、26，以抵消開關柵源、柵漏寄生電容的影響。Dummy管25、26的尺寸均為開關管23、24的一半，其源、漏端相連，柵壓為開關管柵壓的取反。當柵電壓36為“1”時，開關24導通，管中形成溝道。當柵電壓36由“1”變?yōu)椤?”的瞬間，由于MOS管存在寄生電容34，為了維持寄生電容34兩極板壓差不變，節(jié)點30電壓會瞬間跳動。但是在dummy管26的寄生電容35作用下，由于柵電壓37從“0”變?yōu)榱恕?”，使得節(jié)點30又向相反方向跳動，兩者抵消，減小了控制電壓的紋波。從溝道形成的角度分析，dummy管能有效吸收(或放出)開關管溝道形成所放出(或吸收)的電荷，令節(jié)點30對外沒有多余的吸收電荷。圖4為電荷泵中的電流源電路。由帶隙基準源電路產(chǎn)生兩路基準電流93、94，通過Cascode結構電流鏡映射后，作為電荷泵的上拉、下拉兩個基準電流源95、96。
圖5為壓控振蕩器模塊。它由三大塊組成半復制偏置生成電路41、差分環(huán)形壓控延遲單元42和電平轉換電路43。本發(fā)明中采用4級差分延遲結構，最后一級輸出交叉連接到第一級的輸入端實現(xiàn)偶數(shù)級環(huán)路。4級差分結構可以在節(jié)點47-54上產(chǎn)生8個等相位差的同頻時鐘，每個延遲單元42后接一個電平轉換電路43，電平轉換電路43的輸入為2個正交的振幅等于VCC-VCTRl的模擬信號，輸出為一個單端電源電壓擺幅且50％占空比的時鐘信號。電壓44為整個VCO的輸入，它是從低通濾波器送出的控制電壓。偏置生成電路41產(chǎn)生兩個電壓45、46，作為模塊42、43的偏置。
圖7為延遲單元42的具體電路實現(xiàn)。MOS管73、74為一對差分對。對稱負載76由兩個PMOS管71和72組成，PMOS管71接成二極管形式，PMOS管72的柵接偏置生成電路41輸出的電壓45。同時為延遲單元提供偏置電流的NMOS電流源75也接受來自偏置生成電路41的另一路輸出電壓46控制。對稱負載的等效阻抗隨電壓45的改變而變化，單元延遲也就相應變化。因而VCO的工作頻率受控于電壓45，由于電壓45與46都是相應于VCO工作頻率而變化的動態(tài)偏置，因此可以很快地補償電源和地噪聲，而不需要相應的外加偏壓。
圖6為半復制偏置生成電路41的具體實現(xiàn)。其中，MOS管62、63、64、66與延遲單元42中的MOS管71、72、73、75相同，是差分延遲單元的一半，故名為半復制。與延遲單元42中不同的是，MOS管64的柵接電源電壓，相當于延遲單元42工作在振蕩狀態(tài)的峰值。輸出為兩路控制電壓45與46。濾波電容上的電壓44調節(jié)PMOS管61流過的電流，通過電流鏡映射后作為差分延遲單元的基準電流。當電壓44升高時，PMOS管61流過的電流變小，MOS管65、66中的電流相應變小，由MOS管62、63組成的對稱負載中的電流也隨之變小，使輸出端電壓45上升。反之，當電壓44降低時，通過電流鏡映射，輸出端電壓45同樣跟隨電壓44的變化。也就是說，電壓44唯一決定了流經(jīng)半差分延遲單元的電流和電壓45、46的值。輸出電壓45、46作用于VCO內部的延遲單元，唯一決定了VCO的振蕩頻率。而且處于振蕩工作狀態(tài)下的VCO，當某一輸入端達最高值即電源電壓時，相應的輸出端達到最低電平，這正是偏置生成電路中半差分延遲單元的工作狀態(tài)。因此，通過對VCO半個延遲單元的復制偏置，電壓44為VCO電路提供了振蕩幅度的下限。隨著電壓44的上升，環(huán)形振蕩器的振蕩幅度和頻率都降低。
圖8為電平轉換電路43的具體實現(xiàn)。它由兩個輸出反相信號的NMOS差分對81驅動一個雙端變單端的PMOS共源差分運放82組成。差分對81的輸入端都接在延遲單元42的輸出端上，它們的結構與延遲單元42基本相同且具有相同的偏置電壓46，這樣可以保證它們能接受正確的共模信號。由于結構完全一致，其延遲特性也完全相同，因此可以在輸出端上得到兩個精確的反相信號83、84。PMOS共源差分運放82對這兩個反相信號進行比較放大，通過一NMOS電流鏡將雙端輸入轉變?yōu)閱味溯敵鲂盘枴?br> 權利要求
1.一種適用于高清數(shù)字電視的時鐘生成電路，其特征在于采用高速鑒頻鑒相器、抗抖動電荷泵、環(huán)路濾波器、差分結構對稱負載延遲單元、壓控振蕩器和反饋分頻器經(jīng)電路連接組成的三階無源濾波電荷泵鎖相環(huán)系統(tǒng)，生成的兩個時鐘信號振蕩頻率分別為30.4MHZ和60.8MHZ。
2.根據(jù)權利要求1所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述的高速鑒頻鑒相器電路由兩個結構相同的D觸發(fā)器、一個用于復位的或非門和兩個輸出的附加線組成。
3.根據(jù)權利要求1所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述的抗抖動電荷泵電路是在基本電荷泵電路上增加一個單位增益放大器和一組互補開關，該單位增益放大器的輸入端接開關的一端，輸出通過互補開關接到開關的另一端。
4.根據(jù)權利要求1所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述的抗抖動電荷泵電路中，在開關上下各增加一個dummy管，以抑制開關開啟時由于柵漏、柵源的寄生電容影響而產(chǎn)生的電荷注入效應。
5.根據(jù)權利要求3所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述的抗抖動電荷泵電路的上下兩路電流由Cascode結構電流鏡從帶隙基準源產(chǎn)生的兩路偏置電流中映射獲得，兩路電流匹配度高。
6.根據(jù)權利要求1所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述的壓控振蕩器采用3-8級差分結構環(huán)形壓控振蕩器。
7.根據(jù)權利要求1所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述的壓控振蕩器電路由偏置生成電路、延遲單元、電平轉換電路三部分組成；其中，延遲單元采用四級差分環(huán)形壓控延遲單元，偏置生成電路是延遲單元的半復制單元，電平轉換電路由兩個輸出反相信號的NMOS差分對驅動一個雙端變單端的PMOS共源差分運放組成，串接在每級延遲單元后面。
8.根據(jù)權利要求1所述的適用于高清數(shù)字電視的時鐘生成電路，其特征在于所述差分結構對稱負載延遲單元由一個二極管連接形成的MOS管子和一個柵極接固定偏置的MOS管子組成，兩個管子并聯(lián)，它們的源漏端分別相接。
全文摘要
本發(fā)明屬于集成電路技術領域，具體為一種適用于高清數(shù)字電視地面?zhèn)鬏斝酒臅r鐘生成電路。該電路由高速鑒頻鑒相器、抗抖動電荷泵、低抖動壓控振蕩器、二分頻反饋分頻器、二階RC無源濾波器組成的三階電荷泵鎖相環(huán)系統(tǒng)組成。其中，電荷泵抗自身開關的非理想因素以及抗電源電壓抖動的能力較強；差分結構對稱負載延遲單元構成的環(huán)形壓控振蕩器抗電源/地及共模噪聲的能力強，抖動低。本發(fā)明芯片面積小，功耗低，具有重要實用價值。
文檔編號H04N21/43GK1874476SQ20061002743
公開日2006年12月6日 申請日期2006年6月8日 優(yōu)先權日2006年6月8日
發(fā)明者葉凡, 陳丹鳳, 陸平, 任俊彥, 鄭增鈺 申請人:復旦大學