專利名稱：時(shí)間信號(hào)外圍設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及使用無(wú)線電時(shí)間信號(hào)來(lái)準(zhǔn)確設(shè)定時(shí)間的設(shè)備，更特定地說(shuō)，涉及一種具有無(wú)線電接收機(jī)和數(shù)字處理器的時(shí)間信號(hào)外圍設(shè)備。
背景技術(shù)：
美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院(NIST)的分時(shí)和分頻播送時(shí)間信息，所述時(shí)間信息可追蹤用作時(shí)間測(cè)量標(biāo)準(zhǔn)的原子鐘時(shí)間標(biāo)準(zhǔn)。各種射頻用來(lái)傳輸這個(gè)時(shí)間標(biāo)準(zhǔn)。NIST無(wú)線電臺(tái)WWVB以60kHz的超低頻(VLF)進(jìn)行傳輸，并且在整個(gè)北美大陸有效地分配標(biāo)準(zhǔn)時(shí)間信息好于一秒。其他傳輸時(shí)間標(biāo)準(zhǔn)的VLF地點(diǎn)的接收覆蓋范圍主要是在遠(yuǎn)東-JJY(日本)和歐洲-MSF(英國(guó))。
NIST無(wú)線電臺(tái)(例如，WWV、WWVH、WWVB)一直用于精確頻率和時(shí)間校準(zhǔn)。隨著制造商為將“原子時(shí)間”帶到每個(gè)家庭和辦公室而不斷創(chuàng)造出新的、低成本的產(chǎn)品，對(duì)于精確頻率和時(shí)間校準(zhǔn)的需求隨之持續(xù)增長(zhǎng)。然而，對(duì)高度準(zhǔn)確且自動(dòng)設(shè)定時(shí)間的儀器的接受度很大程度上取決于實(shí)施的成本和容易度。集成電路技術(shù)降低了時(shí)間測(cè)量、記錄和顯示系統(tǒng)(例如，數(shù)字時(shí)鐘、停車計(jì)費(fèi)表等)的成本。但是，目前使用復(fù)雜且昂貴的接收裝備來(lái)從NIST無(wú)線電臺(tái)接收時(shí)間信號(hào)。
需要準(zhǔn)確時(shí)間信息的裝置和系統(tǒng)可為(例如，但不限于)時(shí)鐘、分時(shí)使用計(jì)量?jī)x表(time of use utility meters)、交通燈；汽車、火車和飛機(jī)調(diào)度裝置；與全球定位衛(wèi)星(GPS)設(shè)備、定時(shí)器、停車計(jì)費(fèi)表及其類似物結(jié)合使用的速度測(cè)量?jī)x表。
因此，需要一種低成本的時(shí)間信號(hào)外圍設(shè)備，其具有可從NIST無(wú)線電臺(tái)及其類似物接收、解碼和存儲(chǔ)精確時(shí)間并使得所述精確時(shí)間可用作解碼時(shí)間信息的無(wú)線電接收機(jī)和數(shù)字處理器。

發(fā)明內(nèi)容
本發(fā)明通過(guò)提供一種包括無(wú)線電接收機(jī)和數(shù)字處理器以接收、解碼和存儲(chǔ)來(lái)自時(shí)間信號(hào)(例如，WWV、WWVH、WWVB(美國(guó))、JJY(日本)、MSF(歐洲)及其類似物)的時(shí)間信息的時(shí)間信號(hào)外圍設(shè)備，從而克服上文確定的問(wèn)題以及現(xiàn)有技術(shù)存在的其他缺點(diǎn)和不足。數(shù)字處理器(例如微控制器、微處理器、可編程邏輯陣列(PLA)、特殊應(yīng)用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)及其類似物)可控制無(wú)線電接收機(jī)并解碼來(lái)自所接收的時(shí)間信號(hào)的時(shí)間信息。所述無(wú)線電接收機(jī)可為超再生接收機(jī)，由Ruan Lourens于2003年9月25日申請(qǐng)的題為“Q-Quenching Super-Regenerative Receiver”的共同擁有的共同待決美國(guó)第10/670,619號(hào)專利申請(qǐng)案中更完全地描述了所述超再生接收機(jī)的優(yōu)選實(shí)施例。所述無(wú)線電接收機(jī)也可為直接轉(zhuǎn)換接收機(jī)，由Ruan Lourens、Layton W.Eagar和Russell Eugene Cooper于2003年12月15日申請(qǐng)的題為“A Time Signal Receiver andDecoder”的共同擁有的共同待決的美國(guó)第10/736,372號(hào)專利申請(qǐng)案中更完全地描述了所述直接轉(zhuǎn)換接收機(jī)的優(yōu)選實(shí)施例，其中上述專利申請(qǐng)案出于各種目的而以引用的方式并入本文中。
根據(jù)本發(fā)明的示范性實(shí)施例，時(shí)間信號(hào)無(wú)線電接收機(jī)向數(shù)字處理器提供經(jīng)解調(diào)的時(shí)間信號(hào)信息，所述數(shù)字處理器可解碼時(shí)間信號(hào)中的時(shí)間信息然后存儲(chǔ)經(jīng)解碼的時(shí)間信息。無(wú)線電接收機(jī)向數(shù)字處理器提供經(jīng)解碼的所接收時(shí)間信號(hào)包絡(luò)。數(shù)字處理器解碼所述經(jīng)解調(diào)的信號(hào)以產(chǎn)生時(shí)間信息。此外，數(shù)字處理器可控制無(wú)線電接收機(jī)的特征以進(jìn)一步改進(jìn)其接收性能。
時(shí)間信號(hào)外圍設(shè)備可用來(lái)向需要確定準(zhǔn)確時(shí)間的裝置和系統(tǒng)提供準(zhǔn)確的時(shí)間信息，所述裝置和系統(tǒng)例如為時(shí)鐘、分時(shí)使用計(jì)量?jī)x表、交通燈；汽車、火車和飛機(jī)調(diào)度裝置；與全球定位衛(wèi)星(GPS)設(shè)備、定時(shí)器、停車計(jì)費(fèi)表及其類似物結(jié)合使用的速度測(cè)量?jī)x表。
本發(fā)明可制造在一個(gè)或一個(gè)以上集成電路芯片中，所述集成電路芯片可以是引線框或襯底上未封裝的集成電路芯片，或?yàn)榉庋b在塑料、環(huán)氧樹(shù)脂和/或陶瓷集成電路封裝中的集成電路芯片，例如PDIP、SOIC、MSOP、TSSOP、QSOP及其類似物。
本發(fā)明的一個(gè)技術(shù)優(yōu)勢(shì)是使用實(shí)體較小的磁性線圈天線，其在低頻和中頻接收帶中共振。另一技術(shù)優(yōu)勢(shì)是在集成電路中制造接收機(jī)。另一技術(shù)優(yōu)勢(shì)是添加了輸入緩沖級(jí)以便進(jìn)一步降低接收機(jī)電路輻射出的噪音。另一技術(shù)優(yōu)勢(shì)是低功率操作。另一技術(shù)優(yōu)勢(shì)是有效檢測(cè)以數(shù)字形式調(diào)制的數(shù)據(jù)信號(hào)，例如WWVB。另一技術(shù)優(yōu)勢(shì)是用于需要精確時(shí)間的裝置和系統(tǒng)的低成本集成電路解決方案。
通過(guò)出于揭示目的并結(jié)合附圖的實(shí)施例的以下描述，本發(fā)明的特征和優(yōu)勢(shì)將顯而易見(jiàn)。


通過(guò)參考以下結(jié)合附圖的描述可獲得對(duì)本揭示內(nèi)容及其優(yōu)勢(shì)的更為全面的了解，在附圖中圖1根據(jù)本發(fā)明的示范性實(shí)施例說(shuō)明具有接收機(jī)解調(diào)器/解碼器和時(shí)間寄存器的時(shí)間信號(hào)外圍設(shè)備的示意方框圖；圖2根據(jù)本發(fā)明的示范性實(shí)施例說(shuō)明具有無(wú)線電接收機(jī)和數(shù)字處理器的時(shí)間信號(hào)外圍設(shè)備的示意方框圖；圖3根據(jù)本發(fā)明的另一示范性實(shí)施例說(shuō)明與數(shù)字解碼器結(jié)合的時(shí)間信號(hào)接收機(jī)和信號(hào)解調(diào)器的示意方框圖；圖4說(shuō)明WWVB時(shí)間代碼格式。
雖然本發(fā)明容許多種修改和替換物，但在圖中以舉例的形式展示了本發(fā)明的特定實(shí)施例并在本文中詳細(xì)描述了這些特定實(shí)施例。然而，應(yīng)了解，本文中對(duì)特定實(shí)施例的描述并不用于將本發(fā)明限于所揭示的特定形式，而是將涵蓋隨附的權(quán)利要求書(shū)中所界定的本發(fā)明的精神和范疇內(nèi)的所有修改、等效物和替換物。
具體實(shí)施例方式
現(xiàn)在參看圖式，其中示意性說(shuō)明了本發(fā)明的示范性實(shí)施例的細(xì)節(jié)。圖中將用相同數(shù)字代表相同元件，且將用帶有不同小寫(xiě)字母下綴的相同數(shù)字代表相似元件。
參看圖1，圖中描繪了根據(jù)本發(fā)明的示范性實(shí)施例的具有時(shí)間信號(hào)無(wú)線電接收機(jī)、解調(diào)器/解碼器和時(shí)間寄存器的時(shí)間信號(hào)外圍設(shè)備的示意方框圖。天線102上可接收時(shí)間信號(hào)(例如WWV、WWVH、WWVB(美國(guó))；JJY(日本)、MSF(英國(guó))及其類似物)，所接收的時(shí)間信號(hào)112耦合到時(shí)間信號(hào)接收機(jī)104的輸入端，所述輸入端分離時(shí)間信號(hào)與其他不想要的信號(hào)，并將所要的時(shí)間信號(hào)充分放大以用于其解調(diào)和解碼。放大的時(shí)間信號(hào)114施加到解調(diào)器/解碼器106，其根據(jù)所述時(shí)間信號(hào)來(lái)解調(diào)時(shí)間信號(hào)信息，并將所述時(shí)間信號(hào)信息解碼成有用的準(zhǔn)確時(shí)間。經(jīng)解碼的時(shí)間信號(hào)信息116可存儲(chǔ)在時(shí)間寄存器108中以供外部設(shè)備(未圖示)使用。在時(shí)間寄存器108的輸出端118上可得到準(zhǔn)確的時(shí)間信息。本發(fā)明的時(shí)間信號(hào)外圍設(shè)備可制造在集成電路芯片上，一般用數(shù)字100表示。所述芯片可位于引線框上，未封裝或封裝在集成電路封裝中。
時(shí)間信號(hào)接收機(jī)104和/或解調(diào)器/解碼器106的更詳細(xì)的實(shí)例可為超再生接收機(jī)，由Ruan Lourens于2003年9月25日申請(qǐng)的題為“Q-Quenching Super-Regenerative Receiver”的共同擁有的共同待決美第10/670,619號(hào)國(guó)專利申請(qǐng)案中更完全地描述所述超再生接收機(jī)的優(yōu)選實(shí)施例。所述無(wú)線電接收機(jī)也可為直接轉(zhuǎn)換接收機(jī)，由Ruan Lourens、Layton W.Eagar和Russell Eugene Cooper于2003年12月15日申請(qǐng)的題為“A Time Signal Receiverand Decoder”的共同擁有的共同待決的美國(guó)第10/736,372號(hào)專利申請(qǐng)案中更完全地描述了所述直接轉(zhuǎn)換接收機(jī)的優(yōu)選實(shí)施例，其中上述專利申請(qǐng)案在此出于各種目的而以引用的方式并入本文中。
參看圖2，圖中描繪根據(jù)本發(fā)明的示范性實(shí)施例的時(shí)間信號(hào)外圍設(shè)備和數(shù)字處理器的示意方框圖。時(shí)間信號(hào)外圍設(shè)備204可包括耦合到天線212的接收機(jī)前端214、耦合到接收機(jī)前端214輸出端的包絡(luò)檢測(cè)器216、耦合到包絡(luò)檢測(cè)器216輸出端的包絡(luò)濾波器218、耦合到包絡(luò)濾波器218輸出端的數(shù)據(jù)分割器220、耦合到數(shù)據(jù)分割器220輸出端的控制電路226和數(shù)據(jù)位解碼器224、耦合到控制電路226輸出端的自動(dòng)增益控制228和耦合到數(shù)據(jù)位解碼器224輸出端的接收機(jī)緩沖寄存器222。
數(shù)字處理器202可通過(guò)(例如，但不限于)數(shù)字處理器外圍設(shè)備接口230耦合到時(shí)間信號(hào)外圍設(shè)備204。外圍設(shè)備接口230可具有輸出端242，其經(jīng)調(diào)試以供應(yīng)根據(jù)天線212上接收到的時(shí)間信號(hào)而確定的時(shí)間信息。
數(shù)字處理器202可通過(guò)外圍設(shè)備接口230訪問(wèn)控制電路226或者可直接連接到控制電路226?？刂齐娐?26可基于包絡(luò)檢測(cè)器216處的信號(hào)電平來(lái)控制自動(dòng)增益控制228。自動(dòng)增益控制228可控制接收機(jī)前端的靈敏度以防其信號(hào)過(guò)載?？刂齐娐?26可基于來(lái)自數(shù)據(jù)分割器220的信息來(lái)控制數(shù)據(jù)位解碼器224和接收機(jī)緩沖寄存器222?？刂齐娐?26可控制何時(shí)將時(shí)間信息從接收機(jī)緩沖寄存器222傳輸?shù)酵鈬O(shè)備接口230。
在本發(fā)明的一個(gè)示范性實(shí)施例中，時(shí)間信號(hào)外圍設(shè)備204可制造在集成電路芯片(未圖示)上并獨(dú)立于數(shù)字處理器202而運(yùn)作。所述數(shù)字處理器可為工業(yè)標(biāo)準(zhǔn)處理器，例如微控制器、微處理器、可編程邏輯陣列(PLA)、特殊應(yīng)用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)及其類似物。
在本發(fā)明的另一示范性實(shí)施例中，數(shù)字處理器202可執(zhí)行控制電路226的功能，從而無(wú)需控制電路226。在本發(fā)明的另一示范性實(shí)施例中，數(shù)字處理器202和時(shí)間信號(hào)外圍設(shè)備204可制造在集成電路芯片上，并可不封裝地位于引線框或襯底上，或者可封裝在集成電路封裝中，例如PDIP、SOIC、MSOP、TSSOP、QSOP及其類似物。
參看圖3，圖中描繪根據(jù)本發(fā)明另一示范性實(shí)施例的與數(shù)字解碼器結(jié)合的時(shí)間信號(hào)接收機(jī)104的示意方框圖。在天線102上接收到時(shí)間信號(hào)，且所要的時(shí)間信號(hào)在時(shí)間信號(hào)接收機(jī)104中放大。經(jīng)放大的時(shí)間信號(hào)可由信號(hào)解調(diào)器106a檢測(cè)或解調(diào)，且經(jīng)過(guò)解調(diào)/檢測(cè)的時(shí)間信號(hào)可耦合到混合式信號(hào)解碼器300和/或數(shù)字解碼器302?；旌鲜叫盘?hào)解碼器300可包括頻率到電壓轉(zhuǎn)換器314、第一低通濾波器316、第二低通濾波器3188和電壓比較器3200。數(shù)字解碼器302可包括定時(shí)器3100和數(shù)字濾波器312?？捎蓵r(shí)間信號(hào)接收機(jī)104接收并由信號(hào)解調(diào)器106a解調(diào)頻率調(diào)制的信號(hào)信息和/或振幅調(diào)制的信號(hào)信息，所述信息可分別由混合式信號(hào)解碼器300和/或數(shù)字解調(diào)器302處理。
參看圖4，圖中描繪WWVB時(shí)間代碼格式。接收機(jī)104以60kHz接收WWVB時(shí)間編碼信號(hào)，且解調(diào)器/解碼器106解調(diào)并解碼所述振幅調(diào)制(AM)的數(shù)字時(shí)間代碼格式。解調(diào)器/解碼器106解調(diào)WWVB時(shí)間代碼格式并檢測(cè)經(jīng)解調(diào)的脈沖振幅和脈沖時(shí)序。
因此，本發(fā)明非常適合于實(shí)現(xiàn)所述目標(biāo)并獲得所提到的結(jié)果和優(yōu)點(diǎn)，以及其中固有的其他方面。雖然通過(guò)參考本發(fā)明的示范性實(shí)施例對(duì)本發(fā)明進(jìn)行了描繪、描述和界定，但這并不意味著對(duì)本發(fā)明的限制，且不應(yīng)推斷出任何此類限制。如所屬領(lǐng)域的技術(shù)人員將想到的，本發(fā)明可以在形式和功能上作大量修改、變化和等效，且能夠具有本揭示內(nèi)容的益處。所描繪和描述的本發(fā)明的實(shí)施例僅為示范性的，且并沒(méi)有詳細(xì)列出本發(fā)明的范疇。因此，本發(fā)明希望僅受到隨附的權(quán)利要求書(shū)精神和范疇的限制，其在所有方面提供對(duì)等效物的全面理解。
權(quán)利要求
1.一種用于接收和解碼一射頻時(shí)間信號(hào)的裝置，其包括一時(shí)間信號(hào)接收機(jī)，用于接收一時(shí)間信號(hào)；一耦合到所述時(shí)間信號(hào)接收機(jī)的解調(diào)器-解碼器，其中所述解調(diào)器-解碼器根據(jù)所述所接收的時(shí)間信號(hào)來(lái)確定時(shí)間信息；和一時(shí)間寄存器，用于存儲(chǔ)所述時(shí)間信息。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述時(shí)間信號(hào)接收機(jī)耦合到一天線以接收所述時(shí)間信號(hào)。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述時(shí)間信號(hào)接收機(jī)、所述解調(diào)器-解碼器和所述時(shí)間寄存器被制造在一集成電路芯片上。
4.根據(jù)權(quán)利要求3所述的裝置，其進(jìn)一步包括封裝在一集成電路封裝中的所述集成電路芯片。
5.根據(jù)權(quán)利要求4所述的裝置，其中所述集成電路封裝是從由PDIP、SOIC、MSOP、TSSOP和QSOP組成的群組中選擇的。
6.根據(jù)權(quán)利要求1所述的裝置，其進(jìn)一步包括一耦合到所述解調(diào)器-解碼器和時(shí)間寄存器的數(shù)字處理器。
7.根據(jù)權(quán)利要求4所述的裝置，其中所述數(shù)字處理器、所述時(shí)間信號(hào)接收機(jī)、所述解調(diào)器-解碼器和所述時(shí)間寄存器被制造在至少一個(gè)集成電路芯片上。
8.根據(jù)權(quán)利要求5所述的裝置，其進(jìn)一步包括封裝在一集成電路封裝中的所述至少一個(gè)集成電路芯片。
9.根據(jù)權(quán)利要求8所述的裝置，其中所述集成電路封裝是從由PDIP、SOIC、MSOP、TSSOP和QSOP組成的群組中選擇的。
10.根據(jù)權(quán)利要求4所述的裝置，其中所述數(shù)字處理器是從由一微控制器、一微處理器、一可編程邏輯陣列(PLA)、一特殊應(yīng)用集成電路(ASIC)和一數(shù)字信號(hào)處理器(DSP)組成的群組中選擇的。
11.根據(jù)權(quán)利要求1所述的裝置，其中所述解調(diào)器-解碼器包括一包絡(luò)檢測(cè)器，其耦合到所述時(shí)間信號(hào)接收機(jī)的一輸出端；一包絡(luò)濾波器，其耦合到所述包絡(luò)檢測(cè)器的一輸出端；一數(shù)據(jù)分割器，其耦合到所述包絡(luò)濾波器的一輸出端；一數(shù)據(jù)位解碼器，其耦合到所述數(shù)據(jù)分割器的一輸出端；一接收機(jī)緩沖寄存器，其耦合到所述數(shù)據(jù)位解碼器的一輸出端；和一控制電路，其耦合到所述包絡(luò)檢測(cè)器、數(shù)據(jù)位解碼器和接收機(jī)緩沖寄存器。
12.根據(jù)權(quán)利要求10所述的裝置，其進(jìn)一步包括一數(shù)字處理器，其具有一耦合到所述接收機(jī)緩沖寄存器的外圍設(shè)備接口。
13.根據(jù)權(quán)利要求1所述的裝置，其中所述解調(diào)器-解碼器包括一定時(shí)器和一數(shù)字濾波器。
14.根據(jù)權(quán)利要求1所述的裝置，其中所述解調(diào)器-解碼器包括一頻率到電壓轉(zhuǎn)換器、一第一低通濾波器、一第二低通濾波器和一電壓比較器。
15.一種使用一射頻時(shí)間信號(hào)的定時(shí)系統(tǒng)，所述系統(tǒng)包括一時(shí)間信號(hào)接收機(jī)，用于接收一時(shí)間信號(hào)；一解調(diào)器-解碼器，其耦合到所述時(shí)間信號(hào)接收機(jī)，其中所述解調(diào)器-解碼器根據(jù)所接收的時(shí)間信號(hào)來(lái)確定時(shí)間信息；一時(shí)間寄存器，用于存儲(chǔ)所述時(shí)間信息；和一數(shù)字處理器，其耦合到所述解調(diào)器-解碼器和時(shí)間寄存器。
16.根據(jù)權(quán)利要求15所述的定時(shí)系統(tǒng)，其中所述定時(shí)系統(tǒng)是從由以下各物組成的群組中選擇的時(shí)鐘、分時(shí)使用計(jì)量?jī)x表、交通燈；汽車、火車和飛機(jī)調(diào)度裝置；與全球定位衛(wèi)星(GPS)設(shè)備、定時(shí)器和停車計(jì)費(fèi)表結(jié)合使用的速度測(cè)量?jī)x表。
17.一種用于根據(jù)無(wú)線電時(shí)間信號(hào)提供時(shí)間信息的方法，所述方法包括以下步驟利用一時(shí)間信號(hào)接收機(jī)接收一時(shí)間信號(hào)；利用一耦合到所述時(shí)間信號(hào)接收機(jī)的解調(diào)器-解碼器根據(jù)所述所接收的時(shí)間信號(hào)來(lái)確定時(shí)間信息；和將所述時(shí)間信息存儲(chǔ)在一時(shí)間寄存器中。
18.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括將一數(shù)字處理器耦合到所述解調(diào)器-解碼器和時(shí)間寄存器的步驟。
19.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括將所述時(shí)間信息提供到一定時(shí)系統(tǒng)的步驟。
20.根據(jù)權(quán)利要求19所述的方法，其中所述定時(shí)系統(tǒng)是從由以下各物組成的群組中選擇的時(shí)鐘、分時(shí)使用計(jì)量?jī)x表、交通燈；汽車、火車和飛機(jī)調(diào)度裝置；與全球定位衛(wèi)星(GPS)設(shè)備、定時(shí)器和停車計(jì)費(fèi)表結(jié)合使用的速度測(cè)量?jī)x表。
全文摘要
本發(fā)明揭示一種時(shí)間信號(hào)外圍設(shè)備，其可包含一無(wú)線電接收機(jī)、解碼器/解調(diào)器和時(shí)間寄存器。所述時(shí)間信號(hào)外圍設(shè)備可接收、檢測(cè)和存儲(chǔ)來(lái)自例如WWV、WWVH、WWVB(美國(guó))、JJY(日本)、MSF(英國(guó))及其類似物的時(shí)間信號(hào)的時(shí)間信息。所述時(shí)間信息可用于一自設(shè)定時(shí)鐘，且所述時(shí)鐘可用作時(shí)間敏感應(yīng)用、設(shè)備和系統(tǒng)中的一基準(zhǔn)。一數(shù)字處理器可耦合到并控制所述時(shí)間信號(hào)外圍設(shè)備。所述數(shù)字處理器可用于解碼所接收時(shí)間信號(hào)中的時(shí)間信息，存儲(chǔ)經(jīng)解碼的時(shí)間信息并使所述時(shí)間信息可由一設(shè)備和/或系統(tǒng)使用，或者所述時(shí)間信號(hào)外圍設(shè)備可執(zhí)行這些功能，從而允許所述數(shù)字處理器用于更高級(jí)的應(yīng)用。所述時(shí)間信號(hào)外圍設(shè)備可制造在具有或不具有所述數(shù)字處理器的集成電路芯片上。所述時(shí)間信號(hào)外圍設(shè)備和所述數(shù)字處理器可位于一獨(dú)立的集成電路芯片上，且可一起封裝在一信號(hào)集成電路封裝中。
文檔編號(hào)H04B1/24GK1898875SQ200480038164
公開(kāi)日2007年1月17日 申請(qǐng)日期2004年12月15日 優(yōu)先權(quán)日2003年12月24日
發(fā)明者魯安·洛倫斯, 道格拉斯·勒羅伊·查菲 申請(qǐng)人:密克羅奇普技術(shù)公司