專利名稱：一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明專利屬于顯示器制造技術(shù)領(lǐng)域，特別涉及一種場(chǎng)致發(fā)射顯示器件用的視頻驅(qū)動(dòng)電路。
背景技術(shù)：
場(chǎng)致發(fā)射顯示器(FED)是平板顯示器中較為新型的一種，是繼液晶顯示器(LCD)、等離子體顯示器(PDP)、電致發(fā)光顯示器(ELD)等之后的另一種最具有前途的新一代平板顯示器。本公司所研發(fā)的大面積印刷式FED采用獨(dú)有的低成本大面積低逸出功FED陰極材料及其陰極漿料，具有自主知識(shí)產(chǎn)權(quán)。與其它種類的FED不同，大面積印刷式FED成本低，工藝簡(jiǎn)單，所使用材料具有低逸出功特點(diǎn)，可以降低FED中所需的發(fā)射電壓，使得外部電路簡(jiǎn)單化。目前我們已研發(fā)出25英寸彩色大屏幕印刷式場(chǎng)致發(fā)射顯示器，在國(guó)內(nèi)外屬首創(chuàng)。2003年2月由本公司申請(qǐng)的申請(qǐng)?zhí)枮?3115390.9的發(fā)明專利“場(chǎng)致發(fā)射顯示器(FED)視頻驅(qū)動(dòng)電路”，此專利介紹了一種實(shí)現(xiàn)場(chǎng)致發(fā)射顯示器視頻圖象顯示的驅(qū)動(dòng)電路系統(tǒng)，該專利采用分立元件實(shí)現(xiàn)灰度調(diào)制器輸出的脈沖寬度調(diào)制信號(hào)的放大，達(dá)到了驅(qū)動(dòng)FED顯示器視頻圖象顯示的目的，并應(yīng)用到20英寸單色320×240的FED中。但上述FED驅(qū)動(dòng)電路系統(tǒng)中的圖像驅(qū)動(dòng)電路是灰度調(diào)制信號(hào)產(chǎn)生器與脈沖放大器各自分開，而且脈沖放大器是采用分立的驅(qū)動(dòng)電路結(jié)構(gòu)方式，使用的分立器件多，存在著電路結(jié)構(gòu)復(fù)雜、繁瑣，電路體積大，功率損耗大及穩(wěn)定性不高的缺點(diǎn)，并且上述FED驅(qū)動(dòng)電路只能實(shí)現(xiàn)單色的視頻圖像。

發(fā)明內(nèi)容
為了克服上述不足，本發(fā)明的目的是提供一種改進(jìn)的場(chǎng)致發(fā)射顯示器(FED)的視頻集成驅(qū)動(dòng)電路，特別是一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，它將大大簡(jiǎn)化現(xiàn)有電路，縮小其體積，同時(shí)還能在FED顯示屏上實(shí)現(xiàn)實(shí)時(shí)彩色視頻圖像的顯示。
本發(fā)明的目的是通過(guò)下述技術(shù)方案來(lái)實(shí)現(xiàn)。
本發(fā)明包含視頻接收單元、視頻A/D轉(zhuǎn)換單元、數(shù)據(jù)緩存單元，以及電源模塊部分，其特征是它還包含集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元、FPGA控制模塊單元，電路將PAL制式的圖像視頻信號(hào)進(jìn)行A/D采集變換后送入數(shù)據(jù)緩存單元，同時(shí)實(shí)現(xiàn)圖像的區(qū)域截取；然后行后級(jí)集成驅(qū)動(dòng)單元按逐行方式掃描，相應(yīng)地圖像數(shù)據(jù)傳送到集成灰度調(diào)制驅(qū)動(dòng)單元完成圖像灰度的還原并產(chǎn)生相應(yīng)的FED屏列驅(qū)動(dòng)脈沖，完成FED顯示屏行列的驅(qū)動(dòng)，顯示出視頻圖像；FPGA通過(guò)編程實(shí)現(xiàn)對(duì)數(shù)據(jù)緩存單元、集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元的控制；電源模塊為上述各部分電路提供所需的電壓。
所述的集成灰度調(diào)制驅(qū)動(dòng)單元包含圖像灰度調(diào)制驅(qū)動(dòng)器(其芯片型號(hào)為HV632)，行后級(jí)集成驅(qū)動(dòng)單元包括行脈沖驅(qū)動(dòng)器(其芯片型號(hào)為STV7697)。
所述的圖像灰度調(diào)制驅(qū)動(dòng)器由HV632PG芯片級(jí)聯(lián)完成，各基色的圖像灰度調(diào)制根據(jù)圖像分辨率相應(yīng)采用若干片HV632PG芯片級(jí)聯(lián)。
所述的HV632PG芯片的級(jí)聯(lián)是由前一塊芯片的接收數(shù)據(jù)使能輸出端CSO與同它鄰近的下一塊芯片的接收數(shù)據(jù)使能輸入端CSI連接；其它數(shù)據(jù)輸入接口、移位數(shù)據(jù)時(shí)鐘SC、計(jì)數(shù)時(shí)鐘CC、計(jì)數(shù)使能輸入端LC都是各芯片共用。
所述的行脈沖驅(qū)動(dòng)器可采用STV7697芯片級(jí)聯(lián)構(gòu)成，根據(jù)圖像分辨率相應(yīng)采用若干片STV7697芯片級(jí)聯(lián)。
所述的STV7697芯片的級(jí)聯(lián)是由前一塊芯片的串行數(shù)據(jù)輸出端SOUT和同它鄰近的下一塊芯片的串行數(shù)據(jù)輸入端SIN級(jí)聯(lián)，其它數(shù)據(jù)移位時(shí)鐘CLK、空?qǐng)鲚敵龆薆LK、極性選擇端POL、鎖存數(shù)據(jù)輸出端/STB是所有行芯片共用。
所述的FPGA控制電路是整機(jī)時(shí)序產(chǎn)生控制電路，它通過(guò)產(chǎn)生所需的單元控制信號(hào)，分別對(duì)數(shù)據(jù)緩存單元、集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元進(jìn)行控制。
所述的FPGA控制電路對(duì)數(shù)據(jù)緩存單元的控制，是通過(guò)產(chǎn)生行、列截取信號(hào)來(lái)實(shí)現(xiàn)；在地址信號(hào)的控制下，F(xiàn)PGA按邏輯編程輸出512個(gè)時(shí)鐘周期的行截取信號(hào)，截取每個(gè)輸入行數(shù)據(jù)的前512個(gè)數(shù)據(jù)存入緩存，實(shí)現(xiàn)行截取功能；在行參考信號(hào)和奇偶場(chǎng)鑒別信號(hào)的控制下，F(xiàn)PGA電路產(chǎn)生256隔行參考脈沖的場(chǎng)截取信號(hào)，截取輸入幀數(shù)據(jù)的256行數(shù)據(jù)并將之存入緩存，實(shí)現(xiàn)列截取功能。
所述的FPGA控制電路對(duì)集成灰度調(diào)制驅(qū)動(dòng)單元的控制，是通過(guò)產(chǎn)生HV632的灰度調(diào)制Load Count(LC)信號(hào)、接收數(shù)據(jù)使能輸入端CSI信號(hào)來(lái)實(shí)現(xiàn)。
所述的FPGA控制電路對(duì)行后級(jí)集成驅(qū)動(dòng)單元的控制，是通過(guò)產(chǎn)生STV7697的串行輸入SIN、空?qǐng)鲚敵龆薆LK、極性選擇端POL、鎖存數(shù)據(jù)輸出端/STB信號(hào)來(lái)實(shí)現(xiàn)。
本發(fā)明能實(shí)時(shí)地采集處理視頻圖像，并準(zhǔn)確地提供給FED顯示屏，從而解決了在FED顯示屏上實(shí)現(xiàn)實(shí)時(shí)彩色視頻圖像顯示的難題；集成化還大大地降低電路結(jié)構(gòu)的復(fù)雜性，使整個(gè)驅(qū)動(dòng)電路體積減小到原來(lái)的1/3，重量降低到1/5。除了以上優(yōu)點(diǎn)，本發(fā)明還具有以下優(yōu)點(diǎn)①采用集成灰度調(diào)制器HV632來(lái)實(shí)現(xiàn)灰度調(diào)制及驅(qū)動(dòng)輸出，可輸出最高為80伏、4mAP-P脈沖信號(hào)，而行驅(qū)動(dòng)電路掃描信號(hào)幅度可達(dá)170多伏高壓信號(hào)，峰值驅(qū)動(dòng)電流可達(dá)200mAP-P，這種采用集成驅(qū)動(dòng)的方式，方便易行，可靠性高，使電路有很寬的冗余空間，即使顯示屏參數(shù)變化較大時(shí)，仍能滿足FED顯示屏的脈沖驅(qū)動(dòng)要求；②同時(shí)由于驅(qū)動(dòng)電路的集成化，提高電路工作效率，使電路電源模塊的輸出功率、耗散功率都大大縮小，電源模塊體積減小到原來(lái)的1/3；③另外，應(yīng)用FPGA實(shí)現(xiàn)緩存物理地址與顯示器尋址的準(zhǔn)確映射、圖像區(qū)域截取的控制信號(hào)以及集成灰度調(diào)制驅(qū)動(dòng)芯片HV632的時(shí)序控制信號(hào)等，控制靈活方便，可擴(kuò)展性強(qiáng)；④而且同以前印刷式FED相比，本發(fā)明能驅(qū)動(dòng)的FED屏面積更大，達(dá)25英寸，分辨率也更高；⑤本發(fā)明還可以實(shí)現(xiàn)與計(jì)算機(jī)通信，將FED作為計(jì)算機(jī)的顯示器，并可以實(shí)時(shí)截取一場(chǎng)的視頻信號(hào)傳送到計(jì)算機(jī)，這也有利于對(duì)電路的調(diào)試。


圖1是本發(fā)明的整體方框圖。
圖2是圖1的電路原理圖。
圖3是數(shù)據(jù)緩存單元的主要信號(hào)時(shí)序圖。
圖4是集成灰度調(diào)制器HV632PG芯片級(jí)聯(lián)電路圖。
圖5是集成灰度調(diào)制驅(qū)動(dòng)單元的應(yīng)用系統(tǒng)時(shí)序圖。
圖6是行集成驅(qū)動(dòng)器STV7697芯片級(jí)聯(lián)電路圖。
圖7是行后級(jí)集成驅(qū)動(dòng)單元的應(yīng)用系統(tǒng)時(shí)序圖。
圖8是FPGA產(chǎn)生的控制信號(hào)的總體流程圖。
具體實(shí)施例方式
如圖1至圖7所示，本發(fā)明是由視頻接收單元、視頻A/D轉(zhuǎn)換單元、數(shù)據(jù)緩存單元、集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元、FPGA控制模塊單元和電源模塊等部分組成，視頻信號(hào)由視頻接收單元接收后送視頻A/D轉(zhuǎn)換單元進(jìn)行A/D轉(zhuǎn)換，接著送數(shù)據(jù)緩存單元存儲(chǔ)和截取后，取出送集成灰度調(diào)制驅(qū)動(dòng)單元完成灰度調(diào)制和放大，然后傳送到FED屏顯示，同時(shí)行后級(jí)集成驅(qū)動(dòng)單元將放大后的行信號(hào)送去驅(qū)動(dòng)FED屏，F(xiàn)PGA對(duì)其中的數(shù)據(jù)緩存單元、集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元進(jìn)行控制。其電路的工作原理是將PAL制式電視接收器或由VCD、DVD等視頻接收單元提供的PAL制式的模擬視頻圖像信號(hào)送入視頻輸入處理器SAA7111A中進(jìn)行視頻的A/D采集變換為24位彩色數(shù)字圖象信號(hào)，然后在數(shù)據(jù)緩存寫地址產(chǎn)生器的控制下存入數(shù)據(jù)緩沖存儲(chǔ)器同時(shí)實(shí)現(xiàn)圖像的區(qū)域截取。采用逐行掃描的方式分別將奇、偶場(chǎng)中三基色緩存中的每點(diǎn)8bits的圖像數(shù)據(jù)送入圖像集成灰度調(diào)制驅(qū)動(dòng)芯片HV632進(jìn)行圖像灰度的還原，其輸出脈沖的寬度與圖像數(shù)據(jù)數(shù)值的大小成正比，輸出的圖像脈沖直接用于驅(qū)動(dòng)FED顯示屏。其中視頻接收單元實(shí)現(xiàn)電視信號(hào)的接收或VCD、DVD信號(hào)，屬于常規(guī)模塊，在此不再贅述。視頻A/D轉(zhuǎn)換部分將視頻接收單元送來(lái)的視頻信號(hào)轉(zhuǎn)換為三基色24位R、G、B各8位的數(shù)字視頻信號(hào)，并從中分離出奇偶場(chǎng)鑒別信號(hào)、13.5MHz采樣時(shí)鐘脈沖、場(chǎng)同步脈沖、行參考信號(hào)、系統(tǒng)復(fù)位信號(hào)等。對(duì)它的具體操作是通過(guò)單片機(jī)對(duì)I2C總線相應(yīng)寄存器從地址進(jìn)行寫操作，實(shí)現(xiàn)亮度、對(duì)比度、色度的256級(jí)調(diào)整。電源模塊提供各部分電路所需的直流電壓。根據(jù)FED顯示屏顯示要求，分別提供80V、150V、1200V以及5V的直流電壓。
我們以25英寸彩色480×3×240的FED顯示屏為例，說(shuō)明本發(fā)明的具體實(shí)施過(guò)程，其中FPGA控制模塊單元的功能實(shí)現(xiàn)在融入在各個(gè)單元的描述中說(shuō)明1、數(shù)據(jù)緩存單元，其功能是存儲(chǔ)視頻接收單元送來(lái)的數(shù)字視頻圖像數(shù)據(jù)，并進(jìn)行圖像的區(qū)域截取。該部分電路主要由數(shù)據(jù)緩存讀寫地址產(chǎn)生器(74HC161)、數(shù)據(jù)緩沖存儲(chǔ)器(A617308S)等構(gòu)成。在存儲(chǔ)過(guò)程中，由于FED屏的需要，我們還需要截取局部信號(hào)，既根據(jù)顯示格式480×3×240的需要截取出512×3×256的信號(hào)，其截取控制信號(hào)由FPGA編程產(chǎn)生。首先數(shù)據(jù)緩存讀寫地址產(chǎn)生器在相應(yīng)的讀寫時(shí)鐘脈沖的控制下，產(chǎn)生從0000H到2,0000H的地址，便于選中數(shù)據(jù)緩沖存儲(chǔ)器的各個(gè)存儲(chǔ)單元進(jìn)行讀寫操作。然后在地址信號(hào)的順序控制下，F(xiàn)PGA按邏輯編程輸出512個(gè)時(shí)鐘周期的行截取信號(hào)，截取每個(gè)輸入行數(shù)據(jù)的前512個(gè)數(shù)據(jù)存入緩存，由此實(shí)現(xiàn)行截取功能。在行參考信號(hào)和奇偶場(chǎng)鑒別信號(hào)的控制下，F(xiàn)PGA電路產(chǎn)生256隔行參考脈沖的場(chǎng)截取信號(hào)，截取輸入幀數(shù)據(jù)的256行數(shù)據(jù)并將之存入緩存，由此實(shí)現(xiàn)列截取功能。從圖3的時(shí)序示意圖可清楚地看出上述行列截取的關(guān)系。而且視頻信號(hào)為奇數(shù)場(chǎng)時(shí)是將奇數(shù)場(chǎng)R、G、B各8位的圖像數(shù)據(jù)寫入奇場(chǎng)緩存，取出偶數(shù)場(chǎng)的數(shù)據(jù)輸出到后級(jí)；為偶數(shù)場(chǎng)時(shí)則反之，是寫入偶場(chǎng)緩存，取出奇數(shù)場(chǎng)數(shù)據(jù)輸出到后級(jí)。讀寫的切換是通過(guò)A/D部分從視頻信號(hào)中分離出的奇偶場(chǎng)鑒別信號(hào)來(lái)觸發(fā)的。該FPGA截取控制電路可任意調(diào)整輸出數(shù)據(jù)的輸出位行列位置以及對(duì)整副輸出圖像的抽列、抽行壓縮方式的格式變換功能。視頻數(shù)據(jù)接著送入的后級(jí)驅(qū)動(dòng)電路是集成灰度調(diào)制驅(qū)動(dòng)器HV632的輸入。
2、集成灰度調(diào)制驅(qū)動(dòng)單元，其功能是將輸入的8位數(shù)據(jù)直接調(diào)制成脈寬表示的灰度信號(hào)，即脈沖寬度調(diào)制方式(PWM方式)，并進(jìn)行功率放大。它輸出的高壓脈沖信號(hào)是送至FED顯示屏相應(yīng)的R、G、B三基色像元引線電極驅(qū)動(dòng)顯示。灰度調(diào)制電路的核心器件是集成灰度調(diào)制器，可選用美國(guó)Supertexic公司的HV632PG或者HV633、HV621芯片。HV632PG每塊有32路輸出，對(duì)每幀480×3×240的視頻圖像數(shù)據(jù)，每一基色的圖像灰度調(diào)制采用15片集成灰度調(diào)制器HV632PG芯片級(jí)聯(lián)完成，電路圖如圖4所示，芯片數(shù)目還可根據(jù)不同的列分辨率改變。第一塊芯片的接收數(shù)據(jù)使能輸入端CSI由外界控制信號(hào)控制，后面每塊芯片CSI端都與前一塊芯片的CSO端連接，由前一塊芯片的接收數(shù)據(jù)使能端CSO通知同它鄰近的下一塊芯片工作；其它數(shù)據(jù)輸入接口、移位數(shù)據(jù)時(shí)鐘SC、計(jì)數(shù)時(shí)鐘CC、計(jì)數(shù)使能輸入端LC都是各芯片共用，控制信號(hào)CSI、LC由FPGA編程產(chǎn)生。先讓灰度調(diào)制器的使能端接地，使得芯片總處于使能工作狀態(tài)。等前端送來(lái)數(shù)字視頻信號(hào)，由接收數(shù)據(jù)使能輸入端CSI通知灰度調(diào)制器開始接收數(shù)據(jù)，存入灰度調(diào)制器內(nèi)部的第一級(jí)鎖存器，如圖5所示，本實(shí)施例中480個(gè)數(shù)據(jù)需要480個(gè)移位時(shí)鐘，在CSI啟動(dòng)下數(shù)據(jù)開始傳輸；然后等輸入完一行數(shù)據(jù)后，在灰度調(diào)制Load Count(LC)輸入信號(hào)的作用下，調(diào)制器將在第一級(jí)鎖存器中的數(shù)據(jù)同時(shí)送入第二級(jí)鎖存器中，同時(shí)啟動(dòng)內(nèi)部比較器單元，在Count Clock(CC)信號(hào)作用下進(jìn)行灰度調(diào)制后輸出。此時(shí)，第一級(jí)鎖存器在Shift Clock(SC)作用下又開始鎖存下一行的數(shù)字圖象信號(hào)。在這一過(guò)程中，數(shù)據(jù)的輸入、調(diào)制和輸出相互獨(dú)立，互不干擾。這樣一行接一行數(shù)據(jù)順序被鎖存、打入比較器脈寬調(diào)制、脈沖放大輸出，周而復(fù)始，直至緩存中的數(shù)據(jù)在一場(chǎng)中被輸出完畢。集成灰度調(diào)制驅(qū)動(dòng)單元能夠滿足下列參數(shù)數(shù)據(jù)速率為12MByte/s，調(diào)制計(jì)數(shù)時(shí)鐘為6MHz，輸出驅(qū)動(dòng)電壓12VP-P-80VP-P，電流不小于4mAP-P，從而使得顯示視頻圖像穩(wěn)定，顯示屏亮度高，更大范圍地兼容不同參數(shù)的屏；此外，集成灰度調(diào)制驅(qū)動(dòng)單元具有對(duì)電容性負(fù)載補(bǔ)償?shù)墓δ埽沟秒娐犯@示屏能得到良好的匹配。
3、行后級(jí)集成驅(qū)動(dòng)單元，其功能是用來(lái)對(duì)行掃描脈沖信號(hào)進(jìn)行譯碼并完成功率增益的電路，該電路模塊在完成電壓、電流幅度放大的同時(shí)實(shí)現(xiàn)驅(qū)動(dòng)電路與FED顯示屏的參數(shù)匹配。它輸出的逐行掃描的高壓脈沖信號(hào)是送至FED顯示屏相應(yīng)的行引線電極驅(qū)動(dòng)顯示。本發(fā)明中使用行集成驅(qū)動(dòng)器STV7697或者HV57908、STV7699芯片構(gòu)成行后級(jí)驅(qū)動(dòng)電路。STV7697集成芯片每塊有64路輸出，本發(fā)明可采用4片STV7697芯片級(jí)聯(lián)構(gòu)成。行集成驅(qū)動(dòng)電路圖如圖6所示。前一塊的芯片串行數(shù)據(jù)輸出端SOUT和后一塊芯片的串行數(shù)據(jù)輸入端SIN級(jí)聯(lián)，數(shù)據(jù)在各個(gè)芯片中串行傳送；其它數(shù)據(jù)移位時(shí)鐘CLK、空?qǐng)鲚敵龆薆LK、極性選擇端POL、鎖存數(shù)據(jù)輸出端/STB是所有行芯片共用的，控制信號(hào)SIN、/STB、POL、BLK由FPGA產(chǎn)生。如圖7所示，其工作原理是一個(gè)行周期高電平有效的數(shù)據(jù)先從第一片STV7697的SIN端輸入，然后其余芯片由前一芯片的SOUT與后一芯片的SIN端級(jí)聯(lián)傳送信號(hào)，這樣在240個(gè)行掃描脈沖CLK信號(hào)即一場(chǎng)時(shí)間的作用下一個(gè)行周期有效的掃描數(shù)據(jù)電平從第一個(gè)輸出端依次移位到第240個(gè)輸出端，各信號(hào)經(jīng)過(guò)內(nèi)部功率放大器增益輸出相應(yīng)行的掃描脈沖。行后級(jí)集成驅(qū)動(dòng)單元滿足下列參數(shù)電壓60VP-P-150VP-P，電流不小于200mAP-P，從而使得該單元能夠?yàn)槠撂峁┹^大的功率參數(shù)，更大范圍地兼容不同參數(shù)的屏；行后級(jí)集成驅(qū)動(dòng)單元還具有對(duì)電容性負(fù)載補(bǔ)償?shù)墓δ?，使得電路跟顯示屏能得到良好的匹配。
權(quán)利要求
1.一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，它包含視頻接收單元、視頻A/D轉(zhuǎn)換單元、數(shù)據(jù)緩存單元，以及電源模塊部分，其特征是它還包含集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元、FPGA控制模塊單元，電路將PAL制式的圖像視頻信號(hào)進(jìn)行A/D采集變換后送入數(shù)據(jù)緩存單元，同時(shí)實(shí)現(xiàn)圖像的區(qū)域截??；然后行后級(jí)集成驅(qū)動(dòng)單元按逐行方式掃描，相應(yīng)地圖像數(shù)據(jù)傳送到集成灰度調(diào)制驅(qū)動(dòng)單元完成圖像灰度的還原并產(chǎn)生相應(yīng)的FED屏列驅(qū)動(dòng)脈沖，完成FED顯示屏行列的驅(qū)動(dòng)，顯示出視頻圖像；FPGA通過(guò)編程實(shí)現(xiàn)對(duì)數(shù)據(jù)緩存單元、集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元的控制；電源模塊為上述各部分電路提供所需的電壓。
2.根據(jù)權(quán)利要求1所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的集成灰度調(diào)制驅(qū)動(dòng)單元包含圖像灰度調(diào)制驅(qū)動(dòng)器(其芯片型號(hào)為HV632)，行后級(jí)集成驅(qū)動(dòng)單元包括行脈沖驅(qū)動(dòng)器(其芯片型號(hào)為STV7697)。
3.根據(jù)權(quán)利要求1或2所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的圖像灰度調(diào)制驅(qū)動(dòng)器由HV632PG芯片級(jí)聯(lián)完成，各基色的圖像灰度調(diào)制根據(jù)圖像分辨率相應(yīng)采用若干片HV632PG芯片級(jí)聯(lián)。
4.根據(jù)權(quán)利要求3所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的HV632PG芯片的級(jí)聯(lián)是由前一塊芯片的接收數(shù)據(jù)使能輸出端CSO與同它鄰近的下一塊芯片的接收數(shù)據(jù)使能輸入端CSI連接；其它數(shù)據(jù)輸入接口、移位數(shù)據(jù)時(shí)鐘SC、計(jì)數(shù)時(shí)鐘CC、計(jì)數(shù)使能輸入端LC都是各芯片共用。
5.根據(jù)權(quán)利要求1或2所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的行脈沖驅(qū)動(dòng)器可采用STV7697芯片級(jí)聯(lián)構(gòu)成，根據(jù)圖像分辨率相應(yīng)采用若干片STV7697芯片級(jí)聯(lián)。
6.根據(jù)權(quán)利要求5所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的STV7697芯片的級(jí)聯(lián)是由前一塊芯片的串行數(shù)據(jù)輸出端SOUT和同它鄰近的下一塊芯片的串行數(shù)據(jù)輸入端SIN級(jí)聯(lián)，其它數(shù)據(jù)移位時(shí)鐘CLK、空?qǐng)鲚敵龆薆LK、極性選擇端POL、鎖存數(shù)據(jù)輸出端/STB是所有行芯片共用。
7.根據(jù)權(quán)利要求1所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的FPGA控制電路是整機(jī)時(shí)序產(chǎn)生控制電路，它通過(guò)產(chǎn)生所需的單元控制信號(hào)，分別對(duì)數(shù)據(jù)緩存單元、集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元進(jìn)行控制。
8.根據(jù)權(quán)利要求7所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的FPGA控制電路對(duì)數(shù)據(jù)緩存單元的控制，是通過(guò)產(chǎn)生行、列截取信號(hào)來(lái)實(shí)現(xiàn)；在地址信號(hào)的控制下，F(xiàn)PGA按邏輯編程輸出512個(gè)時(shí)鐘周期的行截取信號(hào)，截取每個(gè)輸入行數(shù)據(jù)的前512個(gè)數(shù)據(jù)存入緩存，實(shí)現(xiàn)行截取功能；在行參考信號(hào)和奇偶場(chǎng)鑒別信號(hào)的控制下，F(xiàn)PGA電路產(chǎn)生256隔行參考脈沖的場(chǎng)截取信號(hào)，截取輸入幀數(shù)據(jù)的256行數(shù)據(jù)并將之存入緩存，實(shí)現(xiàn)列截取功能。
9.根據(jù)權(quán)利要求7所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的FPGA控制電路對(duì)集成灰度調(diào)制驅(qū)動(dòng)單元的控制，是通過(guò)產(chǎn)生HV632的灰度調(diào)制Load Count(LC)信號(hào)、接收數(shù)據(jù)使能輸入端CSI信號(hào)來(lái)實(shí)現(xiàn)。
10.根據(jù)權(quán)利要求7所述的一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，其特征是所述的FPGA控制電路對(duì)行后級(jí)集成驅(qū)動(dòng)單元的控制，是通過(guò)產(chǎn)生STV7697的串行輸入SIN、空?qǐng)鲚敵龆薆LK、極性選擇端POL、鎖存數(shù)據(jù)輸出端/STB信號(hào)來(lái)實(shí)現(xiàn)。
全文摘要
本發(fā)明提供一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示器集成驅(qū)動(dòng)電路，它是包含視頻接收單元、視頻A/D轉(zhuǎn)換單元、數(shù)據(jù)緩存單元，以及電源模塊部分，其特征是它還包含集成灰度調(diào)制驅(qū)動(dòng)單元、行后級(jí)集成驅(qū)動(dòng)單元、FPGA控制模塊單元。本發(fā)明能在FED顯示屏上實(shí)現(xiàn)實(shí)時(shí)彩色視頻圖像，由于驅(qū)動(dòng)電路的集成化，方便易行，可靠性高，大大地降低電路結(jié)構(gòu)的復(fù)雜性，使整個(gè)驅(qū)動(dòng)電路體積減小到原來(lái)的1/3，重量降低到1/5。同時(shí)提高了電路工作效率，使電路電源模塊的輸出功率、耗散功率都大大縮小，電源模塊體積減小到原來(lái)的1/3；另外，應(yīng)用FPGA實(shí)現(xiàn)控制信號(hào)，控制靈活方便，可擴(kuò)展性強(qiáng)。
文檔編號(hào)H04N5/66GK1801265SQ20041010321
公開日2006年7月12日 申請(qǐng)日期2004年12月31日 優(yōu)先權(quán)日2004年12月31日
發(fā)明者郭太良, 林志賢, 廖志君, 薛紅, 林韻英, 徐勝, 林世憲 申請(qǐng)人:廈門火炬福大顯示技術(shù)有限公司, 福州大學(xué)