專利名稱：同時(shí)雙向輸入/輸出電路的制作方法
技術(shù)領(lǐng)域：
本公開涉及同時(shí)雙向輸入/輸出(I/O)電路，用于同時(shí)發(fā)送和接收數(shù)據(jù)，以及采用該同時(shí)雙向I/O電路地?cái)?shù)據(jù)再現(xiàn)方法。
背景技術(shù)：
同時(shí)雙向I/O系統(tǒng)能同時(shí)在單個(gè)數(shù)據(jù)總線上發(fā)送和接收數(shù)據(jù)。因此，這種系統(tǒng)的數(shù)據(jù)帶寬基本上是傳統(tǒng)的、單向系統(tǒng)的兩倍。
圖1是具有兩個(gè)傳統(tǒng)的同時(shí)雙向I/O電路的數(shù)據(jù)傳傳輸系統(tǒng)100的示意性框圖。參考圖1，數(shù)據(jù)傳輸系統(tǒng)100包括第一10和第二60同時(shí)雙向I/O電路，它們共享系統(tǒng)總線50。第一同時(shí)雙向I/O電路10包括第一輸出緩沖器20a和第一輸入緩沖器40a，而第二同時(shí)雙向I/O電路60包括第二輸出緩沖器20b和第二輸入緩沖器40b。
第一輸出緩沖器20a將從引腳(pad)11接收的數(shù)據(jù)Dout1推向系統(tǒng)50總線。第一輸入緩沖器40a具有四個(gè)輸入端，Dout1、Din1、Vref1以及Vref2，以及輸出端Out1。第一輸入緩沖器40a從系統(tǒng)總線50接受輸入信號(hào)Din1，以及根據(jù)來自引腳11的數(shù)據(jù)Dout1的邏輯狀態(tài)(即，高(HIGH)還是低(LOW))，第一輸入緩沖器40a接受第一基準(zhǔn)電壓Vref1還是接受第二基準(zhǔn)電壓Vref2。第一輸入緩沖器40a將所接收的數(shù)據(jù)Din1與所接收的第一或第二基準(zhǔn)電壓Vref1或Vref2進(jìn)行比較，同時(shí)檢測由第二輸出緩沖器20b驅(qū)動(dòng)的數(shù)據(jù)Dout2。
第二輸出緩沖器20b將從引腳11’接收的數(shù)據(jù)Dout2推向系統(tǒng)總線50。第二輸入緩沖器40b根據(jù)來自引腳11’的數(shù)據(jù)Dout2的邏輯狀態(tài)(例如，高還是低)，接收系統(tǒng)總線50上的數(shù)據(jù)Din2和第一基準(zhǔn)電壓Vref1還是接收系統(tǒng)總線50上的數(shù)據(jù)Din2和第二基準(zhǔn)電壓Vref2。第二輸入緩沖器40b將所接收的數(shù)據(jù)Din2與所接收的第一或第二基準(zhǔn)電壓Vref1或Vref2進(jìn)行比較，并檢測受第一輸出緩沖器20a驅(qū)動(dòng)的數(shù)據(jù)Dout1。根據(jù)第一和第二輸出緩沖器20a和20b的輸出信號(hào)，確定系統(tǒng)總線50上的數(shù)據(jù)Din1和數(shù)據(jù)Din2的電平。
圖2是示例說明圖1的數(shù)據(jù)傳輸系統(tǒng)100的操作的時(shí)序圖。此時(shí)，將第一基準(zhǔn)電壓Vref1設(shè)置為所接收的數(shù)據(jù)Dout1和Dout2的擺幅的約75％，以及將第二基準(zhǔn)電壓Vref2設(shè)置成所接收的數(shù)據(jù)Dout1和Dout2的擺幅的約25％。
參考圖1和2，首先，如果分別在引腳11和11’的數(shù)據(jù)Dout1和Dout2均位于邏輯高狀態(tài)，第一和第二輸入緩沖器40a和40b將第一基準(zhǔn)電壓Vref1用作用于比較的基準(zhǔn)電壓。由于第一和第二輸出緩沖器20a和20b的輸出信號(hào)為邏輯高，系統(tǒng)總線50上的電壓Din1和Din2也為邏輯高。這在圖2的時(shí)間片A中示出。
第一和第二輸出緩沖器40a和b分別放大系統(tǒng)總線50上的邏輯高電壓Din1和第一基準(zhǔn)電壓Vref1間以及系統(tǒng)總線50上的邏輯高電壓Din2和第一基準(zhǔn)電壓Vref1間的差值以便分別檢測數(shù)據(jù)OUT1和OUT2，如圖2所示。
另一方面，如果來自引腳11的數(shù)據(jù)Dout1為邏輯高，以及來自引腳11’的數(shù)據(jù)Dout2為邏輯低，如圖2的時(shí)間片B所示，第一輸入緩沖器40a將第一基準(zhǔn)電壓Vref1設(shè)置為基準(zhǔn)電壓，以及第二輸入緩沖器40b將第二基準(zhǔn)電壓Vref2設(shè)置為基準(zhǔn)電壓。在這種情況下，系統(tǒng)總線50上的組合電壓Din1和Din2具有中間值Vmid，其在數(shù)據(jù)高電壓Vh和數(shù)據(jù)低電壓V1間。第一輸入緩沖器40a放大系統(tǒng)總線50上的電壓Din1(＝Vmid)和第一基準(zhǔn)電壓Vref1(＝0.75Vh)間的差值以便檢測為低且由第二輸出緩沖器20b驅(qū)動(dòng)的數(shù)據(jù)OUT1(＝Dout2)。
同時(shí)，第二輸入緩沖器40b放大系統(tǒng)總線50上的電壓Din2(＝Vmid)和第二基準(zhǔn)電壓Vref2(＝0.25Vh)間的差值以便檢測為高且由第一輸出緩沖器20a驅(qū)動(dòng)的數(shù)據(jù)OUT2(＝Dout1)。
本領(lǐng)域的普通技術(shù)人員很容易理解如剩余的時(shí)間片C-E所示，根據(jù)每個(gè)數(shù)據(jù)Dout1和Dout2的狀態(tài)，第一和/或第二傳統(tǒng)同時(shí)雙向I/O電路10和60的操作。
傳統(tǒng)同時(shí)雙向I/O電路10和60的一個(gè)問題在于它們具有僅約25％的數(shù)據(jù)讀取的擺幅容限(基準(zhǔn)電壓和系統(tǒng)總線50上的電壓間)。
本發(fā)明的實(shí)施例解決了現(xiàn)有技術(shù)的這些和其他局限。

發(fā)明內(nèi)容
為此，本發(fā)明地一個(gè)目的在于提供一種同時(shí)雙向輸入/輸出電路。
本發(fā)明的另一個(gè)目的在于提供一種數(shù)據(jù)檢測器，所述數(shù)據(jù)檢測器包括第一輸入，用于接受第二數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的邏輯狀態(tài)的信號(hào)；第二輸入，用于接受所述數(shù)據(jù)通道上的當(dāng)前信號(hào)；第一基準(zhǔn)電壓，表示所述數(shù)據(jù)通道上的邏輯高信號(hào)；第二基準(zhǔn)電壓，表示所述數(shù)據(jù)通道上的邏輯低信號(hào)；第三基準(zhǔn)電壓，為所述第一基準(zhǔn)電壓和所述第二基準(zhǔn)電壓的平均值；以及比較器，用來將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第一基準(zhǔn)電壓進(jìn)行比較，以及將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較，或?qū)⑺鰯?shù)據(jù)通道上的當(dāng)前信號(hào)與所述第二基準(zhǔn)電壓進(jìn)行比較，并且將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較。
本發(fā)明的再一個(gè)目的時(shí)提供一種用于在連接到數(shù)據(jù)通道的第一數(shù)據(jù)生成裝置，檢測由第二數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的方法，所述第一和第二數(shù)據(jù)生成裝置的每一個(gè)用來同時(shí)將數(shù)據(jù)置于所述數(shù)據(jù)通道上，所述方法包括將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與預(yù)定基準(zhǔn)電壓進(jìn)行比較，所述基準(zhǔn)電壓具有基本上在表示所述數(shù)據(jù)通道的低狀態(tài)的基準(zhǔn)電壓和表示所述數(shù)據(jù)通道的高狀態(tài)的基準(zhǔn)電壓的中間的值。
從而，使得根據(jù)本發(fā)明的系統(tǒng)比傳統(tǒng)電路更少受噪聲、功率或其他干擾的影響。


圖1是具有兩個(gè)傳統(tǒng)的同時(shí)雙向I/O電路的數(shù)據(jù)傳輸系統(tǒng)的示意性框圖。
圖2是示例說明圖1的數(shù)據(jù)傳輸系統(tǒng)的操作的時(shí)序圖。
圖3是根據(jù)本發(fā)明的實(shí)施例，同時(shí)雙向I/O電路的示意性框圖。
圖4是圖3的輸入緩沖器的第一電路圖。
圖5是圖3的輸入緩沖器的第二電路圖。
圖6是示例說明圖3的同時(shí)雙向I/O電路的操作的時(shí)序圖。
圖7是根據(jù)本發(fā)明的實(shí)施例，包括同時(shí)雙向I/O電路的數(shù)據(jù)傳輸系統(tǒng)的示意性框圖。
圖8是示例說明圖7的數(shù)據(jù)傳輸系統(tǒng)的操作的時(shí)序圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例包括雙向I/O電路，該雙向I/O電路包括分別具有約等于將在系統(tǒng)總線上讀出的電壓范圍的25％、50％和75&的值的三個(gè)基準(zhǔn)電壓VrefL、VrefM以及VrefH。該雙向I/O電壓的結(jié)構(gòu)允許將在系統(tǒng)總線上讀出的信號(hào)與基準(zhǔn)電壓進(jìn)行比較以便它們所比較的電壓具有比現(xiàn)有電路更大的容限。這允許該雙向通信系統(tǒng)比傳統(tǒng)更快和更精確地檢測數(shù)據(jù)。
圖3是根據(jù)本發(fā)明的實(shí)施例的同時(shí)雙向I/O電路的示意性框圖。參考圖3，同時(shí)雙向I/O電路300包括輸出緩沖器320和輸入緩沖器350。輸出緩沖器320連接在總線330和輸入端310之間。輸出緩沖器320從輸入端310接收即使傳送的輸出信號(hào)Dout，緩沖所接收的信號(hào)，然后將最終信號(hào)傳送給總線330。即使傳送的輸出信號(hào)Dout是邏輯高或邏輯低。
輸入緩沖器350連接在總線330和輸入端310之間，并接受三個(gè)電壓基準(zhǔn)輸入VrefL、VrefM和VrefH。輸入緩沖器350將來自總線330的信號(hào)Din1與基準(zhǔn)電壓VrefH和VrefM對或基準(zhǔn)電壓VrefM和VrefL對進(jìn)行比較，總線330還連接到來自同時(shí)雙向I/O電路300的外部源的引腳340。基于比較，輸入緩沖器在輸出端OUT1產(chǎn)生輸出信號(hào)，輸出端OUT1再現(xiàn)從引腳340接收的輸入信號(hào)IN。從三個(gè)基準(zhǔn)電壓VrefH、VrefM以及VrefL選擇兩個(gè)基準(zhǔn)電壓VrefH和VrefM或VrefM和VrefL是由從輸入端310接收的即使傳送的輸出信號(hào)Dout的邏輯狀態(tài)(高或低)而定。
如圖4的更詳細(xì)的示意視圖所示，輸入緩沖器350包括并聯(lián)連接在輸入端310(Dout)和總線330(OUT)之間的第一360和第二380信號(hào)檢測電路。響應(yīng)具有第一邏輯狀態(tài)(例如，高)的即使傳送的輸出信號(hào)Dout，第一信號(hào)檢測電路360放大總線330上的信號(hào)Din的電壓和第一基準(zhǔn)電壓VrefH間或總線330上的信號(hào)Din的電壓和第二基準(zhǔn)電壓VrefM間的差值，并將放大結(jié)果輸出給第一和第二輸出端OUT和OUTB。
輸入緩沖器350的第二信號(hào)檢測電路380包括分別連接到第一信號(hào)檢測電路360的第一和第二輸出端OUT和OUTB的第一和第二輸出端。響應(yīng)具有第二邏輯狀態(tài)(例如，低)的即使傳送的輸出信號(hào)Dout，第二信號(hào)檢測電路380放大總線330上的信號(hào)Din的電壓和第二基準(zhǔn)電壓VrefM間，或總線330上的信號(hào)Din的電壓和第三基準(zhǔn)電壓VrefL間的差值。最好，用差分放大器實(shí)現(xiàn)第一和第二信號(hào)檢測電路360和380的每一個(gè)。
第一基準(zhǔn)電壓VrefH定義為輸入數(shù)據(jù)IN的高電平，第三基準(zhǔn)電壓VrefL定義為輸入數(shù)據(jù)IN的低電平，以及第二基準(zhǔn)電壓VrefM位于VrefL和VrefH之間，更具體地說，定義為第一和第三基準(zhǔn)電壓VrefH和VrefL的和的一半。最好，第二基準(zhǔn)電壓VrefM是輸入數(shù)據(jù)IN的可能擺幅的一半，即VrefM＝(VrefH+VrefL)/2。
輸入緩沖器350中的第一信號(hào)檢測電路360包括差分放大器369和371、許多NMOS晶體管361、373和375，以及電阻器365和367。NMOS晶體管361連接在節(jié)點(diǎn)374和地基準(zhǔn)電壓VSS之間，并在其柵極接收即使傳送的輸出信號(hào)Dout。電阻器365連接在節(jié)點(diǎn)363和第二輸出端OUTB之間，以及電阻器367連接在節(jié)點(diǎn)363和第一輸出端OUT之間。
差分放大器369中的NMOS晶體管369_1連接在第一輸出端OUT和節(jié)點(diǎn)ND1之間并在其柵極接收第二基準(zhǔn)電壓VrefM。差分放大器369中的NMOS晶體管369_2連接在第二輸出端OUTB和節(jié)點(diǎn)ND1之間，并在其柵極接收總線330上的電壓Din。
差分放大器371中的NMOS晶體管371_1連接在第二輸出端OUTB和節(jié)點(diǎn)ND3之間并在其柵極接收總線330上的電壓Din。差分放大器371中的NMOS晶體管371_2連接在第一輸出端OUT和節(jié)點(diǎn)ND3之間并在其柵極接收第一基準(zhǔn)電壓VrefH。
NMOS晶體管373連接在節(jié)點(diǎn)ND1和地電壓VSS之間并在其柵極接收偏壓“bias”。NMOS晶體管375連接在節(jié)點(diǎn)ND3和地電壓VSS之間并在其柵極接收偏壓“bias”。
輸入緩沖器350中的第二信號(hào)檢測電路380包括差分放大器389和391、多個(gè)MOS晶體管381、393和395，以及電阻器385和387。其連接與信號(hào)檢測電路360類似。特別地，PMOS晶體管381連接在電源電壓VDD和節(jié)點(diǎn)383之間并在其柵極接收將傳送的輸出電壓Dout。電阻器385連接在節(jié)點(diǎn)383和第一輸出端OUT之間，以及電阻器387連接在節(jié)點(diǎn)383和第二輸出端OUTB之間。
差分放大器389中的NMOS晶體管389_1連接在第二輸出端OUTB和節(jié)點(diǎn)ND5之間并在其柵極接收總線330上的電壓Din。差分放大器389中的NMOS晶體管389_2連接在第一輸出端OUT和節(jié)點(diǎn)ND5之間并在其柵極接收第二基準(zhǔn)電壓VrefM。
差分放大器391中的NMOS晶體管391_1連接在第一輸出端OUT和節(jié)點(diǎn)ND7之間并在其柵極接收第三基準(zhǔn)電壓VrefL。差分放大器391中的NMOS晶體管391_2連接在第二輸出端OUTB和節(jié)點(diǎn)ND7之間并在其柵極接收總線330上的電壓Din。
NMOS晶體管393連接在節(jié)點(diǎn)ND5和地電壓VSS之間并在其柵極接收偏壓“bias”。NMOS晶體管395連接在節(jié)點(diǎn)ND7和地電壓VSS之間并在其柵極接收偏壓“bias”。
圖5是示例說明實(shí)現(xiàn)圖3的輸入緩沖器350的另一種方法的第二電路圖。參考圖5，輸入緩沖器350中的第一信號(hào)檢測電路360包括差分放大器565和567、多個(gè)NMOS晶體管569、571、573和575，以及電阻器561和563。
電阻器561連接在電源電壓VDD和第二輸出端OUTB之間，以及電阻器563連接在電源電壓VDD和第一輸出端OUT之間。
差分放大器565中的NMOS晶體管565_1連接在第一輸出端OUT和節(jié)點(diǎn)ND11之間并在其柵極接收第二基準(zhǔn)電壓VrefM。差分放大器565中的NMOS晶體管565_2連接在第二輸出端OUTB和節(jié)點(diǎn)ND11之間并在其柵極接收總線330上的電壓Din。
差分放大器567中的NMOS晶體管567_1連接在第二輸出端OUTB和節(jié)點(diǎn)ND13之間并在其柵極接收總線330上的電壓Din。差分放大器567中的NMOS567_2連接在第一輸出端OUT和節(jié)點(diǎn)ND13之間并在其柵極接收第一基準(zhǔn)電壓VrefH。
節(jié)點(diǎn)ND11經(jīng)串連在一起的NMOS晶體管569和573連接到地電壓VSS。即使傳送的輸出信號(hào)Dout應(yīng)用到NMOS晶體管569的柵極上，以及將偏壓“bias”應(yīng)用到NMOS晶體管573的柵極上。
通過串連在一起的NMOS晶體管571和575，將節(jié)點(diǎn)ND13連接到地電壓VSS。即使傳送的輸出信號(hào)Dout應(yīng)用到NMOS晶體管571的柵極上，以及將偏壓“bias”應(yīng)用到NMOS晶體管575的柵極上。
輸入緩沖器350中的第二信號(hào)檢測電路380包括差分放大器585和587、多個(gè)MOS晶體管589、591、593和595，以及電阻器581和583。
電阻器581連接在電源電壓VDD和第一輸出端OUT之間，以及電阻器583連接在電源電壓VDD和第二輸出端OUTB之間。
差分放大器585中的NMOS晶體管585_1連接在第一輸出端OUT和節(jié)點(diǎn)ND15之間，并在其柵極接收第二基準(zhǔn)電壓VrefM。差分放大器585中的NMOS晶體管585_2連接在第二輸出端OUTB和節(jié)點(diǎn)ND15之間，并在其柵極接收總線330上的電壓Din。
差分放大器587中的NMOS晶體管587_1連接在第二輸出端OUTB和節(jié)點(diǎn)ND17之間并在其柵極接收總線330上的電壓Din。差分放大器587中的NMOS晶體管587_2連接在第一輸出端OUT和節(jié)點(diǎn)ND17之間并在其柵極接收第三基準(zhǔn)電壓VrefL。
節(jié)點(diǎn)ND15通過串連在一起的MOS晶體管589和593連接到地電壓VSS。即使傳送的輸出信號(hào)Dout應(yīng)用到PMOS晶體管589的柵極，以及將偏壓“bias”應(yīng)用到NMOS晶體管593的柵極。
節(jié)點(diǎn)ND17通過串連在一起的MOS晶體管591和595，連接到地電壓VSS。即使傳送的輸出信號(hào)Dout應(yīng)用到PMOS晶體管591的柵極，以及將偏壓“bias”應(yīng)用到NMOS晶體管595的柵極上。
圖5中所示的緩沖器350通過與上面參考圖4描述的相同信號(hào)操作。這兩個(gè)實(shí)施例的區(qū)別是設(shè)備內(nèi)結(jié)構(gòu)的布局。
圖6是示例說明圖3的同時(shí)雙向I/O電路的操作的時(shí)序圖。現(xiàn)在，將參考圖3、4和6描述圖3的同時(shí)雙向I/O電路的操作。
在時(shí)間片A中，因?yàn)閺妮斎攵?10接收的即使傳送的輸出信號(hào)Dout為邏輯高，啟動(dòng)第一信號(hào)檢測電路360，以及停止第二信號(hào)檢測電路380。由于晶體管361和381的操作，將即使傳送的輸出信號(hào)Dout用作選擇信號(hào)以便啟動(dòng)第一信號(hào)檢測電路360或第二信號(hào)檢測電路380。
如果從來自引腳340的同時(shí)雙向檢測電路300的外部接收的輸入信號(hào)IN為邏輯高，總線330上的信號(hào)Din的電平與第一基準(zhǔn)電壓VrefH相同。因此，差分放大器369放大總線330上的電壓Din與第二基準(zhǔn)電壓VrefM間的差值，并將所放大的差分信號(hào)輸出給第一和第二輸出端OUT和OUTB。差分放大器371也是有效的，因?yàn)榉糯笃?71的兩個(gè)輸入具有相同的輸入電平(等于VrefH的Din，以及信號(hào)VrefH本身)，放大器372的輸出將不影響差分放大器369的輸出。此時(shí)，第一輸入端OUT的輸出信號(hào)處于邏輯高狀態(tài)，如圖6的時(shí)間片A所示。
在時(shí)間片B，即將傳送的輸出信號(hào)Dout具有邏輯高電平，以及輸入信號(hào)IN具有邏輯低電平。因此，總線330上的電壓Din與邏輯高電平和邏輯低電平之和的中間電平相同，即，第二基準(zhǔn)電壓VrefM。因?yàn)镈out仍然為高，第一信號(hào)檢測電路360仍然有效。因此，差分放大器371放大總線330上的電壓Din(＝VrefM)和第一基準(zhǔn)電壓VrefH間的差值，并將所放大的差分信號(hào)輸出給第一和第二輸出端OUT和OUTB。差分放大器369的輸入均等于VrefM，以致放大器369不影響輸出線OUT和OUTB。此時(shí)，用于第一輸出端OUT的輸出信號(hào)處于邏輯低狀態(tài)。
在時(shí)間片C，即將傳送的輸出信號(hào)Dout具有邏輯低電平，以及輸入信號(hào)IN具有邏輯高電平。因?yàn)镈out為低，由于晶體管361和381的操作，停止第一信號(hào)檢測電路360，以及啟動(dòng)第二信號(hào)檢測電路380。如圖6的時(shí)間片C所示，總線330上的信號(hào)Din的電壓電平為即使傳送的輸出信號(hào)Dout的邏輯低電平和輸入信號(hào)IN的邏輯高電平之和的中間值，即，第二基準(zhǔn)電壓VrefM。
因此，差分放大器391放大總線330上的電壓Din(＝VrefM)和第三基準(zhǔn)電壓VrefL間的差值，并將所放大的差分信號(hào)輸出給第一和第二輸出端OUT和OUTB。如在上述例子中，差分放大器389不影響輸出端OUT和OUTB的輸出，因?yàn)榉糯笃?89的輸入沒有差別。在這里，第一輸出端OUT的輸出信號(hào)為邏輯高電平。
如圖6的時(shí)間片D所示，即將傳送的輸出信號(hào)Dout具有邏輯低電平，以及輸入信號(hào)IN還具有邏輯低電平。因?yàn)镈out為低，停止第一信號(hào)檢測電路360，以及啟動(dòng)第二信號(hào)檢測電路380?？偩€330上的信號(hào)Din的電壓電平變?yōu)榈谌鶞?zhǔn)電壓VrefL，VrefL為邏輯低，因?yàn)樾盘?hào)Dout和IN均為低。
因此，差分放大器389放大總線330上的電壓Din(＝VrefL)和第二基準(zhǔn)電壓VrefM間的差值并將所放大的差分信號(hào)提供給第一和第二輸出端OUT和OUTB。如上，差分放大器391不影響差分放大器389的輸出信號(hào)。此時(shí)，第一輸出端OUT的第一輸出信號(hào)具有邏輯低電平。
基于圖3、5和6的同時(shí)雙向I/O電路300的操作與上面已經(jīng)描述過的基于圖3、4和6的同時(shí)雙向I/O電路300的操作相同。因此，將不詳細(xì)地描述參考那些圖的操作。
如上所述，根據(jù)本發(fā)明的實(shí)施例的同時(shí)雙向I/O電路300能檢測具有50％擺幅容限(swing margin)的輸入數(shù)據(jù)IN。換句話說，對輸入到I/O電路300的信號(hào)的每個(gè)組合來說，輸入緩沖器350中的至少一個(gè)差分放大器將輸入信號(hào)IN將高于或低于IN值50％的基準(zhǔn)電壓進(jìn)行比較。
圖7是根據(jù)本發(fā)明的實(shí)施例，包括兩個(gè)同時(shí)雙向I/O電路300的數(shù)據(jù)傳輸系統(tǒng)的示意框圖。參考圖7，數(shù)據(jù)傳輸系統(tǒng)700包括第一同時(shí)雙向I/O電路300、第二同時(shí)雙向I/O電路300′，以及連接兩個(gè)I/O電路的系統(tǒng)總線(或通道)750。能在單獨(dú)的半導(dǎo)體設(shè)備中形成I/O電路300、300′。
容納I/O電路300、300′的半導(dǎo)體器件，每個(gè)能包括連接一個(gè)或多個(gè)半導(dǎo)體器件中的其他I/O電路的多個(gè)同時(shí)雙向I/I電路。操作中，能并聯(lián)同時(shí)雙向I/O電路以便它們能在其他相應(yīng)的系統(tǒng)總線上并行地將數(shù)據(jù)傳送到彼此和并聯(lián)地從彼此接受數(shù)據(jù)。
然而，為了方便，圖7僅表示第一和第二同時(shí)雙向I/O電路300、300′和一條系統(tǒng)總線750。
第一同時(shí)雙向I/O電路300包括第一輸出緩沖器320和第一輸入緩沖器350，以及第二同時(shí)雙向I/O電路300′包括第二輸出緩沖器320′和第二輸入緩沖器350′。第二同時(shí)雙向I/O電路300′的結(jié)構(gòu)和操作與圖3的同時(shí)雙向I/O電路300相同。
圖8是示例說明圖7中所示的數(shù)據(jù)傳輸系統(tǒng)的操作的時(shí)序圖?，F(xiàn)在將參考圖4、7和8描述數(shù)據(jù)傳輸系統(tǒng)700的操作。
首先，如果從引腳310接收的數(shù)據(jù)Dout1和從引腳310′接收的數(shù)據(jù)Dout2為邏輯高狀態(tài)，如圖的8的時(shí)間片A所示，第一和第二輸出緩沖器320和320′分別將邏輯高數(shù)據(jù)Dout1和Dout2輸出到相應(yīng)的總線330和330′。
如參考圖4所述，因?yàn)镈out1和Dout2均為高，啟動(dòng)第一和第二輸入緩沖器350和350′的每一個(gè)的第一信號(hào)檢測電路360，以及停止第一和第二輸入緩沖器350和350′的每一個(gè)的第二信號(hào)檢測電路380。因此，第一輸入緩沖器350接收第二基準(zhǔn)電壓VrefM和總線330上的數(shù)據(jù)Din1，放大它們之間的差值，以及檢測邏輯高狀態(tài)中的數(shù)據(jù)OUT1(＝Dout2)。第二輸入緩沖器350′接收第二基準(zhǔn)電壓VrefM和總線330′上的數(shù)據(jù)Din2，放大它們之間的差值，并檢測邏輯高狀態(tài)中的數(shù)據(jù)OUT2(＝Dout1)。
如果從引腳310接收的數(shù)據(jù)Dout1為邏輯高狀態(tài)以及從引腳310′接收的數(shù)據(jù)Dout2為邏輯低狀態(tài)，如圖8的時(shí)間片B所示，總線330和330′上的數(shù)據(jù)Din1和Din2的電平分別具有邏輯高電平和邏輯低電平的中間值。
基于即將傳送的信號(hào)Dout1，分別啟動(dòng)和停止第一輸入緩沖器350的第一和第二信號(hào)檢測電路360和380。因此，第一輸入緩沖器350接收第一基準(zhǔn)電壓VrefH和總線330上的數(shù)據(jù)Din1，放大它們之間的差值，以及檢測從第二輸出緩沖器320′輸出的邏輯低狀態(tài)中的數(shù)據(jù)OUT1(＝Dout2)。
分別啟動(dòng)和停止第二輸入緩沖器350′的第一和第二信號(hào)檢測電路360和380。因此，第二輸入緩沖器350′接收第三基準(zhǔn)電壓VrefL以及總線330′上的數(shù)據(jù)Din2，放大它們之間的差值，并檢測從第一輸入輸出緩沖器320輸出的邏輯高狀態(tài)中的數(shù)據(jù)OUT2(＝Dout1)。
如果從引腳310接收的數(shù)據(jù)Dout1處于邏輯低狀態(tài)，以及從引腳310′接收的數(shù)據(jù)Dout2處于邏輯高狀態(tài)，如圖8的時(shí)間片C所示，總線330和330′上的數(shù)據(jù)Din1和Din2的電平分別具有邏輯高電平和邏輯低電平的中間值。即，Din1＝Din2＝(Dout1+Dout2)/2。
如參考圖4所述，啟動(dòng)第一輸入緩沖器350的第一和第二信號(hào)檢測電路360和380。因此，第一輸入緩沖器350接收第三基準(zhǔn)電壓VrefL和總線330上的數(shù)據(jù)Din1，放大它們間的差值，并檢測從第二輸出緩沖器320’輸出的邏輯高狀態(tài)中的數(shù)據(jù)OUT1(＝Dout2)。
分別啟動(dòng)和停止第二輸入緩沖器350’的第一和第二信號(hào)檢測電路360和380。因此，第二輸入緩沖器350’接收第一基準(zhǔn)電壓VrefH以及總線330’上的數(shù)據(jù)Din2，放大它們間的差值，并檢測從第一輸出緩沖器320輸出的邏輯低狀態(tài)中的數(shù)據(jù)OUT2(＝Dout1)。
圖8中的剩余時(shí)間片D、E和F中的第一和第二同時(shí)雙向I/O電路300、300’的操作如參考圖3、4和6所述。
因此，包括根據(jù)本發(fā)明的實(shí)施例的同時(shí)雙向I/O電路的系統(tǒng)檢測具有約50％的擺幅容限的輸入數(shù)據(jù)，以致其比傳統(tǒng)電路更少受噪聲、功率或其他干擾的影響。如上所述，通過使用三個(gè)基準(zhǔn)電壓和即將傳送的輸出信號(hào)的組合，所檢測的每個(gè)輸入信號(hào)具有約50％的擺幅容限。
盡管已經(jīng)參考優(yōu)選實(shí)施例，具體示出和描述了本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員將理解到，在不脫離由附加權(quán)利要求書限定的本發(fā)明的精神和范圍的情況下，可在形式和細(xì)節(jié)方面做出各種改變。
權(quán)利要求
1.一種用于檢測由第一數(shù)據(jù)生成裝置置于雙向數(shù)據(jù)通道上的數(shù)據(jù)的數(shù)據(jù)檢測器，所述數(shù)據(jù)檢測器包括第一輸入，用于接受第二數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的邏輯狀態(tài)的信號(hào)；第二輸入，用于接受所述數(shù)據(jù)通道上的當(dāng)前信號(hào)；第一基準(zhǔn)電壓，表示所述數(shù)據(jù)通道上的邏輯高信號(hào)；第二基準(zhǔn)電壓，表示所述數(shù)據(jù)通道上的邏輯低信號(hào)；第三基準(zhǔn)電壓，為所述第一基準(zhǔn)電壓和所述第二基準(zhǔn)電壓的平均值；以及比較器，用來將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第一基準(zhǔn)電壓進(jìn)行比較，以及將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較，或?qū)⑺鰯?shù)據(jù)通道上的當(dāng)前信號(hào)與所述第二基準(zhǔn)電壓進(jìn)行比較，并且將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較。
2.如權(quán)利要求1所述的數(shù)據(jù)檢測器，其中，所述比較器用來使其比較同步。
3.如權(quán)利要求2所述的數(shù)據(jù)檢測器，其中，由所述比較器進(jìn)行的特定的同步比較由來自所述第一輸入的信號(hào)而定。
4.如權(quán)利要求1所述的數(shù)據(jù)檢測器，其中，所述比較器包括第一差分放大器，用來將所述數(shù)據(jù)通道上的所述當(dāng)前信號(hào)與所述第一基準(zhǔn)電壓進(jìn)行比較；以及第二差分放大器，用來將所述數(shù)據(jù)通道上的所述當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較。
5.如權(quán)利要求4所述的數(shù)據(jù)檢測器，其中，所述比較器包括第三差分放大器，用來將所述數(shù)據(jù)通道上的所述當(dāng)前信號(hào)與所述第二基準(zhǔn)電壓進(jìn)行比較；以及第四差分放大器，用來將所述數(shù)據(jù)通道上的所述當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較。
6.如權(quán)利要求5所述的數(shù)據(jù)檢測器，其中，所述比較器包括開關(guān)，用來當(dāng)所述第一輸入的邏輯信號(hào)處于第一狀態(tài)時(shí)，接通所述第一差分放大器和所述第二差分放大器，以及當(dāng)位于所述第一輸入的邏輯信號(hào)處于第二狀態(tài)時(shí)，斷開所述第一差分放大器和所述第二差分放大器。
7.如權(quán)利要求6所述的數(shù)據(jù)檢測器，其中，所述比較器包括第二開關(guān)，用來當(dāng)所述第一輸入的所述邏輯信號(hào)處于所述第一狀態(tài)時(shí)，斷開所述第三差分放大器和所述第四差分放大器，以及用來當(dāng)所述第一輸入的所述邏輯信號(hào)處于所述第二狀態(tài)時(shí)，接通所述第三差分放大器和所述第四差分放大器。
8.一種用于在連接到數(shù)據(jù)通道的第一裝置，檢測由第二裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的數(shù)據(jù)檢測器，所述數(shù)據(jù)通道用來同時(shí)從所述第一和第二裝置接受數(shù)據(jù)，所述數(shù)據(jù)檢測器包括第一輸入，用來接受所述第一裝置置于所述數(shù)據(jù)通道上的邏輯狀態(tài)；第二輸入，用于接受所述數(shù)據(jù)通道的當(dāng)前數(shù)據(jù)狀態(tài)；基準(zhǔn)電壓輸入；以及比較器，用來同時(shí)將來自所述第二輸入的信號(hào)與所述基準(zhǔn)電壓進(jìn)行比較，其中根據(jù)表示所述第一裝置置于所述數(shù)據(jù)通道上的邏輯狀態(tài)的電壓，啟動(dòng)所述比較器。
9.如權(quán)利要求8所述的數(shù)據(jù)檢測器，其中，所述數(shù)據(jù)通道能處于高數(shù)據(jù)狀態(tài)、低數(shù)據(jù)狀態(tài)，或近似位于所述高和低數(shù)據(jù)狀態(tài)的中間的數(shù)據(jù)狀態(tài)。
10.如權(quán)利要求9所述的數(shù)據(jù)檢測器，其中，所述高數(shù)據(jù)狀態(tài)由第一電壓表示，以及其中所述低數(shù)據(jù)狀態(tài)由第二電壓表示。
11.如權(quán)利要求10所述的數(shù)據(jù)檢測器，其中，所述基準(zhǔn)電壓為近似位于所述第一和第二電壓間的電壓。
12.如權(quán)利要求10所述的數(shù)據(jù)檢測器，其中，所述比較器包括第一部件，用來同時(shí)將來自所述第二輸入的所述信號(hào)與所述第一電壓進(jìn)行比較以及將來自所述第二輸入的所述信號(hào)與所述基準(zhǔn)電壓進(jìn)行比較，以及第二部件，用來同時(shí)將來自所述第二輸入的所述信號(hào)與所述第二電壓進(jìn)行比較，以及將來自所述第二輸入的所述信號(hào)與所述基準(zhǔn)電壓進(jìn)行比較。
13.如權(quán)利要求12所述的數(shù)據(jù)檢測器，其中，在任何指定時(shí)間，只有所述比較器的所述第一部件或所述第二部件有效。
14.如權(quán)利要求13所述的數(shù)據(jù)檢測器，其中，來自所述第一輸入的信號(hào)確定所述比較器的所述第一部件還是所述第二部件有效。
15.如權(quán)利要求12所述的數(shù)據(jù)檢測器，其中，所述比較器的所述第一部件包括第一差分放大器，包括具有由所述基準(zhǔn)電壓驅(qū)動(dòng)的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號(hào)驅(qū)動(dòng)的柵極的第二晶體管；以及第二差分放大器，包括具有由所述第一電壓驅(qū)動(dòng)的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號(hào)驅(qū)動(dòng)的柵極的第二晶體管。
16.如權(quán)利要求12所述的數(shù)據(jù)檢測器，其中，所述比較器的所述第二部件包括第一差分放大器，包括具有由所述基準(zhǔn)電壓驅(qū)動(dòng)的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號(hào)驅(qū)動(dòng)的柵極的第二晶體管；以及第二差分放大器，包括具有由所述第二電壓驅(qū)動(dòng)的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號(hào)驅(qū)動(dòng)的柵極的第二晶體管。
17.一種用于檢測連接到第一數(shù)據(jù)生成裝置和第二數(shù)據(jù)生成裝置的雙向數(shù)據(jù)通道上的數(shù)據(jù)的數(shù)據(jù)檢測系統(tǒng)，所述數(shù)據(jù)檢測系統(tǒng)包括在所述第一數(shù)據(jù)生成裝置上第一輸入，用于接受所述第一數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的邏輯狀態(tài)的信號(hào)，第二輸入，用于接受所述數(shù)據(jù)通道上的當(dāng)前信號(hào)，第一基準(zhǔn)電壓，表示所述數(shù)據(jù)通道上的邏輯高信號(hào)，第二基準(zhǔn)電壓，表示所述數(shù)據(jù)通道上的邏輯低信號(hào)，第三基準(zhǔn)電壓，為所述第一基準(zhǔn)電壓和所述第二基準(zhǔn)電壓的平均值，以及比較器，用來同時(shí)將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第一基準(zhǔn)電壓進(jìn)行比較，以及將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較，或同時(shí)將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第二基準(zhǔn)電壓進(jìn)行比較以及將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較；以及在所述第二數(shù)據(jù)生成裝置上第一輸入，用于接受所述第二數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的邏輯狀態(tài)的信號(hào)，第二輸入，用于接受所述數(shù)據(jù)通道上的當(dāng)前信號(hào)，第一基準(zhǔn)電壓，第二基準(zhǔn)電壓，第三基準(zhǔn)電壓，以及比較器，用來同時(shí)將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第一基準(zhǔn)電壓進(jìn)行比較，以及將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較，或同時(shí)將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第二基準(zhǔn)電壓進(jìn)行比較以及將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較。
18.如權(quán)利要求17所述的數(shù)據(jù)檢測系統(tǒng)，其中，所述比較器的每一個(gè)包括第一差分放大器，用來將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第一基準(zhǔn)電壓進(jìn)行比較；第二差分放大器，用來將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較；第三差分放大器，用來將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第二基準(zhǔn)電壓進(jìn)行比較；以及第四差分放大器，用來將所述數(shù)據(jù)通道上的當(dāng)前信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較。
19.如權(quán)利要求18所述的數(shù)據(jù)檢測系統(tǒng)，其中，所述比較器的每一個(gè)用來啟動(dòng)所述第一和第二差分放大器或第三和第四差分放大器。
20.如權(quán)利要求19所述的數(shù)據(jù)檢測系統(tǒng)，其中，由來自各個(gè)數(shù)據(jù)生成裝置中的第一端子的信號(hào)確定每個(gè)數(shù)據(jù)生成裝置的比較器中，哪個(gè)差分放大器有效。
21.一種用于在連接到數(shù)據(jù)通道的第一數(shù)據(jù)生成裝置，檢測由第二數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的方法，所述第一和第二數(shù)據(jù)生成裝置的每一個(gè)用來同時(shí)將數(shù)據(jù)置于所述數(shù)據(jù)通道上，所述方法包括將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與預(yù)定基準(zhǔn)電壓進(jìn)行比較，所述基準(zhǔn)電壓具有基本上在表示所述數(shù)據(jù)通道的低狀態(tài)的基準(zhǔn)電壓和表示所述數(shù)據(jù)通道的高狀態(tài)的基準(zhǔn)電壓的中間的值。
22.如權(quán)利要求21所述的用于檢測數(shù)據(jù)的方法，進(jìn)一步包括將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與表示所述數(shù)據(jù)通道的低狀態(tài)的基準(zhǔn)電壓或表示所述數(shù)據(jù)通道的高狀態(tài)的基準(zhǔn)電壓進(jìn)行比較。
23.如權(quán)利要求22所述的用于檢測數(shù)據(jù)的方法，其中，所述數(shù)據(jù)通道的當(dāng)前狀態(tài)的比較同時(shí)發(fā)生。
24.如權(quán)利要求22所述的用于檢測數(shù)據(jù)的方法，進(jìn)一步包括確定是否將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與表示所述數(shù)據(jù)通道的低狀態(tài)的基準(zhǔn)電壓或表示所述數(shù)據(jù)通道的高狀態(tài)的基準(zhǔn)電壓進(jìn)行比較。
25.如權(quán)利要求24所述的用于檢測數(shù)據(jù)的方法，其中，所述確定是基于所述第一數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的邏輯狀態(tài)。
26.如權(quán)利要求25所述的方法，進(jìn)一步包括，當(dāng)所述數(shù)據(jù)通道的當(dāng)前狀態(tài)將與表示所述數(shù)據(jù)通道的高狀態(tài)的基準(zhǔn)電壓進(jìn)行比較時(shí)基于所述第一數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的高邏輯狀態(tài)，啟動(dòng)所述比較器的第一部分；以及同時(shí)將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與所述預(yù)定基準(zhǔn)電壓進(jìn)行比較，以及將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與表示所述數(shù)據(jù)通道的高狀態(tài)的基準(zhǔn)電壓進(jìn)行比較。
27.如權(quán)利要求25所述的方法，進(jìn)一步包括，當(dāng)所述數(shù)據(jù)通道的當(dāng)前狀態(tài)將與表示所述數(shù)據(jù)通道的低狀態(tài)的基準(zhǔn)電壓進(jìn)行比較時(shí)基于所述第一數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的低邏輯狀態(tài)，啟動(dòng)所述比較器的第二部分；以及同時(shí)將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與所述預(yù)定基準(zhǔn)電壓進(jìn)行比較，以及將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與表示所述數(shù)據(jù)通道的低狀態(tài)的基準(zhǔn)電壓進(jìn)行比較。
28.在具有連接到雙向數(shù)據(jù)通道的兩個(gè)數(shù)據(jù)生成裝置的系統(tǒng)中，所述數(shù)據(jù)通道用來使由所述兩個(gè)數(shù)據(jù)生成裝置同時(shí)將數(shù)據(jù)置于其上，用于在第一所述數(shù)據(jù)生成裝置，確定由第二生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的方法，所述方法包括確定由所述第一數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的邏輯狀態(tài)；將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與第一基準(zhǔn)電壓進(jìn)行比較，所述第一基準(zhǔn)電壓為約等于如果第一和第二數(shù)據(jù)生成裝置將具有不同的邏輯狀態(tài)的數(shù)據(jù)置于所述數(shù)據(jù)通道上時(shí)所述數(shù)據(jù)通道所處的電壓；以及將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與另外的基準(zhǔn)電壓進(jìn)行比較。
29.如權(quán)利要求28所述的方法，其中，將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與另外的基準(zhǔn)電壓比較包括將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與第二基準(zhǔn)電壓進(jìn)行比較，所述第二基準(zhǔn)電壓等于如果所述第一和第二數(shù)據(jù)生成裝置將具有高邏輯狀態(tài)的數(shù)據(jù)置于所述數(shù)據(jù)通道上時(shí)所述數(shù)據(jù)通道所處的電壓；或?qū)⑺鰯?shù)據(jù)通道的當(dāng)前狀態(tài)與第三基準(zhǔn)電壓進(jìn)行比較，所述第三基準(zhǔn)電壓等于如果所述第一和第二數(shù)據(jù)生成裝置將具有低邏輯狀態(tài)的數(shù)據(jù)置于所述數(shù)據(jù)通道上時(shí)所述數(shù)據(jù)通道所處的電壓。
30.如權(quán)利要求29所述的方法，基于由所述第一數(shù)據(jù)生成裝置置于所述數(shù)據(jù)通道上的數(shù)據(jù)的邏輯狀態(tài)，將所述數(shù)據(jù)通道的當(dāng)前狀態(tài)與所述第二基準(zhǔn)電壓或所述第三基準(zhǔn)電壓進(jìn)行比較。
全文摘要
公開了一種用于檢測位于具有兩個(gè)節(jié)點(diǎn)的雙向數(shù)據(jù)通道上的數(shù)據(jù)的數(shù)據(jù)檢測器。數(shù)據(jù)通道上的數(shù)據(jù)是置于兩個(gè)節(jié)點(diǎn)的數(shù)據(jù)通道上的數(shù)據(jù)的組合。在第一節(jié)點(diǎn)的數(shù)據(jù)檢測器將從數(shù)據(jù)通道接收的數(shù)據(jù)與多個(gè)基準(zhǔn)電壓進(jìn)行比較。哪個(gè)基準(zhǔn)電壓用于比較是由在第一節(jié)點(diǎn)的數(shù)據(jù)通道上的數(shù)據(jù)的狀態(tài)而定。通過將來自數(shù)據(jù)通道的數(shù)據(jù)與不只一個(gè)基準(zhǔn)電壓進(jìn)行比較，能檢測到具有約50％的擺幅容限的數(shù)據(jù)，以致其比傳統(tǒng)電路更少受噪聲、功率或其他干擾的影響。還公開了用于檢測數(shù)據(jù)的方法。
文檔編號(hào)H04L25/03GK1497413SQ0315982
公開日2004年5月19日 申請日期2003年9月25日 優(yōu)先權(quán)日2002年9月25日
發(fā)明者崔楨煥 申請人:三星電子株式會(huì)社