專利名稱：橋接不同視頻格式的方法及裝置的制作方法
技術領域：
本發(fā)明是有關于一種將視頻信號由一種格式橋接至另一種格式；特別是，有關于使用在用于此目的的集成電路的制作工藝及結構。
背景技術：
目前有一種由光柵掃描CRT顯示器改變?yōu)橐韵袼貫榛A的顯示器的趨勢，像液晶顯示器LCD監(jiān)視器、電漿電視及投影電視。像素為基礎的顯示裝置具有嚴格的時序規(guī)格，通常比一般使用在標準的電視及計算機監(jiān)視器的陰極射線管CRT更為嚴格。
要成功地橋接必須要符合的條件包括強制輸入的幀頻(frame rate)iFR匹配輸出的幀頻oFR，以及在橋接期間使用的緩沖器不會發(fā)生滿溢(Overflow)或下溢(underflow)的條件。更進一步，也希望用于橋接的緩沖器能盡可能的小，借此以節(jié)省個別的芯片面積及建構成本。最后，對于輸出視頻串流的參數必須符合輸出顯示裝置的實際限制，其具有如上所描述的最大值及最小值。下列參數是在橋接格式中會涉及的。
Fid-關于輸入視頻串流的像素時鐘脈沖的頻率。
iV-輸入線的數目iVDE-顯示的輸入線的數目iH-每條線的輸入像素的數目
iHDE-每條線的顯示的輸入像素的數目iFR-輸入的幀頻Fod-關于輸出視頻串流的像素時鐘脈沖的頻率。
oV-輸出線的數目oVDE-顯示的輸出線的數目oH-每條線的輸出像素的數目oHDE-每條線的顯示的輸出像素的數目oFR-輸出的幀頻Min/max Fpd-關于輸出視頻裝置的像素時鐘脈沖的頻率的指定范圍。
Min/max pV-關于輸出裝置的輸出線的數目的指定范圍Min/max pVDE-關于輸出裝置的顯示的輸出線的數目的指定范圍Min/max pH-關于輸出裝置的每條線的輸出像素的數目的指定范圍Min/max pHDE-關于輸出裝置的每條線的顯示的輸出像素的數目的指定范圍Min/max pFR-關于輸出裝置的輸出的幀頻的指定范圍。
因為輸入幀大小與輸出幀大小之間的比例并非整數，因而會在橋接這些格式時會造成困難，例如以參數iV、iVDE、iH、及iHDE來表示輸入視頻串流，以及以oV、oVDE、oH、及oHDE來表示輸出視頻串流。由于要匹配用來橋接的輸入與輸出時鐘脈沖比例的限制，會使此困難更形嚴重。
用來處理由于用來產生輸出時鐘脈沖Fod的有限精確度以及/或對于像素時鐘脈沖的使用的展布頻譜效應(spread spectrum effect)所產生的此種問題的習知技藝包括使用更大的幀(frame)或線緩沖器。然而，此種緩沖器一般是使用SRAM或SDRAM內存來建構，借此以顧及速度差異及變異。因為SRAM或SDRAM內存的建構很昂貴，因此希望盡可能地將緩沖器維持很小。
為了使緩沖器維持很小，而又能避免滿溢或下溢，系統必須將輸入與輸出動作像素串流之間的距離維持在小范圍的常數。因而系統必須注意地使輸入動作像素的消逝時間(elapse time)保持與輸出動作像素的消逝時間相等。
考慮下面的等式iH*iVDE*(1/Fid)＝oH*oVDE*(1*/Fod)..........eq-1Fod＝(oH*oVDE*Fid)/(iH*iVDE)..........eq-2，推導自eq-1oH＝(iH*iVDE*Fod)/(oVDE*Fid)..........eq-3，推導自eq-1等式1說明要求在一幀中的動作線期間緩沖器不會滿溢或下溢所得到的關系。亦即輸入的每條線的像素數目iH乘上輸入的顯示的線數目iVDE(在顯示致能確立(assert)期間的輸入線)除以輸入時鐘脈沖的頻率Fid，要等于輸出的每條線的像素數目oH乘上輸出的顯示的線數目oVDE(在顯示致能確立期間的輸出線)除以輸出時鐘脈沖的頻率Fod。等式2說明需要達到等式1的關系的輸出時鐘脈沖的頻率的計算。等式3說明需要達到等式1的關系的輸出線的像素數目的計算。
對于典型的視頻比例橋接，處理器在輸出串流開始產出輸出的動作像素之前，要等待輸入視頻串流將兩條動作的掃描線填入線緩沖器。因此，在典型的系統中的線緩沖器最少需要兩條線的內存。
然而，輸出時鐘脈沖的頻率Fod無法做精確的控制。這是由時鐘脈沖源產生的，在將參考時鐘脈沖轉換至輸出時鐘脈沖的頻率Fod中，使用的除頻器或其它構件的精確度是有限的。在某些實際例中，輸出時鐘脈沖的頻率Fod故意造成抖動，借以產生所謂的展布頻譜效應，減少電磁干擾。因此，由等式可以看出oH無法做精確的控制。
考慮一實例，其中iH為1040，iV為660，iHDE為800，iVDE為600，以及輸入時鐘脈沖的頻率為50MHz，而所需的輸出參數包括1316的oH，1120的oV，1280的oHDE，1024的oVDE，以及約108MHz的輸出時鐘脈沖的頻率。在一個實施例中，產生輸出時鐘脈沖Fod的實際頻率是使用14.318MHz的石英振蕩器的參考時鐘脈沖，以及使用具有如數值15/2的除頻器。因此得到Fod＝15/2*14.318MHz＝107.385MHz應用等式3，可得到在此Fod下的每條線的輸出像素的數目oH如下oH＝(1040*600*107.385)/(1024*50)＝1308.755其建議每條線的輸出像素的數目oH應該是1309，與理想的1316不同。給定1024條動作輸出線，以及輸入幀率符合要求，我們可以計算出要補償速度差異在緩沖器中需要的額外的線的數目如下1024*(1-實際的Fod*1316)/(理想的Fod*1309))＝0.2...eq-4于是，在此實例中，線緩沖器必須擴充0.2條線，藉以適應于實際的輸出頻率。假如輸入像素頻率Fid或輸出像素頻率Fod的一個或兩者都不是常數，而是抖動的，例如，由百分0.5至1.0的范圍，借此以減少電磁干擾效應，則該緩沖器的大小必須再增加。在最壞的情況下，兩者的時鐘脈沖都抖動百分之一，則為了適應于這些變異的目的，在緩沖器中必須提供百分之二的輸出裝置的動作線的數目oVDE。于是，對于我們的實例，其中有1024條動作輸出線，將需要額外的20.48條線的緩沖存儲器。
同時要求輸入幀率iFR等于輸出幀率oFR，其表示輸入幀周期＝輸出幀周期，包括不動作及動作線二者，產生下面的等式iH*iV*(1/Fid)＝oH*oV*(1/Fod)-------eq-5oV＝(iH*iV*Fod)/(oH*Fid)--------eq-6如由等式6可以看出，在幀中的輸出掃描線的數目可以不是整數，導致殘余掃描線，其對于目的顯示裝置可能太短。
以Sharp SXGA LCD面板當作輸出顯示裝置為例，我們以兩個步驟來計算橋接參數步驟1為了避免橋接時在線緩沖器內部的滿溢/下溢，我們應選擇所需的Fod＝(1024*1316*50MHz)/(600*1040)＝107.9795MHz然而，我們沒有無限精確的Fod時鐘脈沖產生器，于是實際的Fod＝15/2*14.318MHz＝107.385MHz調整的oH＝1309步驟2為了符合iFR＝oFR，理想的輸出掃描線的數目如下理想的oV＝(107.385MHz*1040*660)/(50MHz*1309)＝1126.189條線------eq-7于是，殘余寬度為0.189條線，其意味著殘余線具有0.189*1309＝247像素此247像素寬度違反了顯示裝置的最小線寬度極限，其最小線寬度為648時鐘脈沖*2＝1296像素。于是，此總體的系統無法符合三個要求，(1)線緩沖器不滿溢/下溢，(2)輸入的幀率匹配于輸出的幀率，以及(3)殘余線不小于裝置最小值。
舉另一個實例，以Fujitsu PDP當作顯示裝置，我們決定橋接參數如下步驟1計算輸出像素時鐘脈沖如下，選取每條掃描線1080像素以及每個幀約600條線所需的Fod＝1080*600*72/2＝23.328MHz(除以2是因為每個時鐘脈沖2個像素)實際的Fod＝13/8*14.318MHz＝23.267MHz步驟2為了符合iFR＝oFR，理想的輸出掃描線的數目為oV＝(23.267MHz*2*1040*660)/(50MHz*1080)＝591.49條線在時間上的殘余寬度為0.49*(1080/2)/23.267＝11.37μsec＜22.7μsec其中22.7μsec為顯示裝置的最小可接受線寬度。
假如輸入像素時鐘脈沖Fid是不太固定的，殘余線的計算可能會更差，像來自VHS播放器或廣播TV/HDTV的時鐘脈沖。在這些情形下，由于Fid不穩(wěn)定，殘余線的寬度會不穩(wěn)定。
于是，先前的系統產生的殘余線是固定或變化的寬度。給定輸出時鐘脈沖的精確度，假如由輸入視頻串流推導的輸出線數目oV不是整數，則像VGA格式的視頻串流具有相當穩(wěn)定的輸入像素時鐘脈沖，其會產生大致為固定寬度的殘余線。推導的輸出線數目oV可能改變，例如由1000.3至1001.6的范圍，假如輸入像素串流具有顯著的變動。例如，VHS播放器、廣播TV、或高分辨率TV HDTV格式的串流可能具有變動的像素時鐘脈沖。在目標裝置無法處理小于特定的最小參數的線時，殘余線的問題會更形嚴重。
在先前的系統會發(fā)生的另一個問題是由于時鐘脈沖產生器的短程(short-term)變化使得顯示的實際輸出頻率會簡單地變動。例如，典型的相鎖回路時鐘脈沖產生器在相當短的時間內可能會在正負百分0.5變動。先前的系統以增加線緩沖器來解決此問題，但是會增加芯片成本。
更進一步，在輸入視頻幀比率縮放至輸出視頻幀時，輸出線數目oV或每條線的輸出像素的數目Oh可能需要超過輸出裝置的特定的最大數目。于是，如上面等式7所推導的，對于Sharp TFT LCD決定的輸出線數目oV為1126。然而，在該裝置上允許的最大數目為1080。這會導致不穩(wěn)定的顯示輸出。
可以看到，此問題是很復雜的，即要以經濟的方式來將輸入視頻格式橋接至輸出視頻格式，而又能對某個范圍內的輸出裝置提供穩(wěn)定的顯示輸出。當輸出裝置的型式的增加時，此問題會更為普遍。因此需要提供能適用于集成電路實作的橋接視頻格式的技術。

發(fā)明內容
本發(fā)明提供一種視頻格式橋接器，使用多種技術以確保線緩沖器不產發(fā)生滿溢或下溢的情形，其輸出幀率匹配于輸入幀率，借此以處理殘余線的問題，解決輸入及輸出時鐘脈沖頻率的變動，以及可以調整輸入與輸出的每個幀的線數目或每條線的像素數目的比例，使其不會超出輸出裝置的規(guī)格。在一個實施例中，提供一種單一集成電路用來執(zhí)行多種技術的，以及包括資源讓使用者能夠按照需要執(zhí)行的特定橋接運作致能或禁能這些技術。
本發(fā)明的一個實施例包括一輸入，用于一輸入視頻串流，以及一輸出，用于一輸出視頻串流，用于一實際的輸出顯示器。一緩沖器，以輸入時鐘脈沖頻率來儲存輸入像素，以及輸出關于該輸出視頻串流的像素。包括一參考時鐘脈沖源及一時鐘脈沖產生器，其由該參考時鐘脈沖產生該輸出視頻串流使用的時序信號。該參考時鐘脈沖可以是由該輸入視頻串流衍生的時鐘脈沖，或是由獨立信號源，諸如石英振蕩器。在此實施例的橋接邏輯產生一輸出視頻串流，其具有一輸出幀率，匹配于該輸入幀率，以及于其中該輸出幀具有至少一個為每條線有變動數目的像素，以及在一組一個以上的輸出幀之中，有每個幀有變動數目的線。
依照本發(fā)明的一個技術，該橋接邏輯產生在一殘余線的殘余數目的像素時鐘脈沖，在該輸出幀之間，該殘余數目小于該輸出顯示器特定的每條線的最小像素數目。該橋接邏輯分配該殘余數目的輸出像素在該輸出幀之間，使用每條線的變動數目的像素，而維持每個幀有固定數目的線或每個幀有變動數目的線。
依照另一技術，該橋接邏輯累積該殘余輸出像素，跨越多個輸出幀，直到累積的殘余像素時鐘脈沖周期數目大于每條線的最小像素數目，然后將一額外的線加入至該輸出視頻串流中的一輸出幀，借此以消耗該殘余。在又一技術，該橋接邏輯決定該輸入視頻串流與該輸出視頻串流之間的一正規(guī)化距離，在一輸出線中的一位置，以及調整每條輸出線的像素數目，響應于該正規(guī)化距離。例如，假如在一輸出線的開始處的該正規(guī)化距離小于一最小距離時，該橋接邏輯增加每條線的像素數目，以及假如在一輸出線的開始處的該正規(guī)化距離大于一最大距離時，減少每條線的像素數目。假如該正規(guī)化距離在該最小及最大距離之間，則該邏輯不改變每條線的像素數目。
在一個技術中，該橋接邏輯匹配該幀率包括決定該輸入視頻串流中之線的數目加上像素數目當作一輸入延遲，計算在一輸入垂直同步時鐘脈沖周期或該輸入視頻串流中的其它固定點之后的該輸入延遲，以及在達到該輸入延遲時發(fā)出一“強制”信號。在該輸出視頻串流的一幀中的一第一動作線的啟始與該輸出時鐘脈沖信號同步以及在該強制信號之后，像在下一個輸出水平同步信號。在某些實施例中，在輸入延遲中的像素數目為零，在某些實施例中，則不為零，可在輸入延遲的規(guī)格上有更高的精確度。類似的，在某些實施例中，在輸入延遲中的輸入線素數目可以為零。
依照另一個技術，該橋接邏輯包括資源，借此以設定一低界限輸入延遲及一高界限輸入延遲，其中該低及高界限輸入延遲為個別的線數目加上在一輸入垂直同步時鐘脈沖周期或該輸入視頻串流的一固定點之后的該輸入視頻串流的像素數目。在該輸出視頻串流的一幀中的一第一動作線的啟始在該輸出視頻串流的一“后沿數目”之線之后，在一輸出垂直同步時鐘脈沖周期或該輸出視頻串流的一固定點之后。在該輸出視頻串流插入一“前沿數目”之線，在該幀中的一最后動作線之后，以及在垂直同步時鐘脈沖信號開始下一個幀之前，在該輸出視頻串流中。調整前沿線的數目，假如在該低界限輸入延遲之前(輸出幀周期太短)或在該高界限輸入延遲之后(輸出幀周期太長)輸出該輸出視頻串流的該幀中的該第一動作線。以此方式，可以配合輸出及輸入時鐘脈沖的變化調整該輸入視頻串流與輸出視頻串流的相關時序。
在一個實際例中，一種集成電路橋接裝置包括復數個緩存器、計數器及其它硬件邏輯，結合執(zhí)行軟件的通用處理器，其被組態(tài)成提供如上所述的選擇的橋接功能。
本發(fā)明亦實施用于橋椄視頻格式的方法。依照本發(fā)明的一種方法包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；引起一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同的周期；決定在該輸出幀之間的一殘余線的一長度，例如像素時鐘脈沖周期數目；以及假如在該殘余線中的長度小于一最小線長度，則分配該殘余線的像素時鐘脈沖周期至該幀的其它的線，借此提供具有一第一數目的像素時鐘脈沖周期的數條線，以及具有與該第一數目不同的一第二數目的像素時鐘脈沖周期的數條線。
依照本發(fā)明的另一種方法包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；產生一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同的周期，通過決定該輸入視頻串流中之線的數目加上像素數目當作一輸入延遲，計算在該輸入視頻串流中的該輸入延遲，以及發(fā)出一強制信號，當達到該輸入延遲時，以及啟始在該輸出視頻串流中的一幀中的一第一動作線，與該輸出時鐘脈沖信號同步，在該強制信號之后一下一條線。
依照本發(fā)明的第三種方法包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；引起一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同的周期；以及決定在該輸入視頻串流中的一組幀的幀數目，其中在該組幀的一殘余線中的像素時鐘脈沖周期數目達到一最小數目，然后在該組幀的一個幀中插入一額外的線。
依照本發(fā)明的第四種方法包括
產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；設定一低界限輸入延遲及一該高界限輸入延遲，其中該低及高界限輸入延遲為個別的線數目加上在該輸入視頻串流的像素數目；輸出在該輸出視頻串流的一幀中的一第一動作線，在該輸出視頻串流的一后沿數目的線之后，在一輸出垂直同步時鐘脈沖周期之后；插入該輸出視頻串流的一前沿數目之線，在該輸出視頻串流的該幀中的一最后動作線之后；以及調整前沿線的數目，假如在該低界限輸入延遲之前或在該高界限輸入延遲之后輸出該輸出視頻串流的該幀中的該第一動作線。
依照本發(fā)明的第五種方法包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；計算輸入動作線及像素，借此以決定在該輸入幀中的一位置以及輸出動作線及像素，借此以決定在該輸出幀中的一位置；在輸出動作輸出線期間，決定在該輸入幀中的該位置與該輸出幀中的該位置之間的正規(guī)化距離；以及依據該正規(guī)化距離調整每條線的像素數目。
上述總結的方法，以及下面更詳細說明的其它方法，可按需要以各種組合來使用，以符合特定橋接運作需求。
本發(fā)明提供的關于橋接裝置的工具適于用來橋接廣泛的各類輸入與輸出格式。依照本發(fā)明，給定輸入視頻串流的參數(Fid、iV、iVDE、iH、iHDE、iFR)，以及給定與輸入視頻串流的參數不同的輸出視頻串流的參數(Fod、oV、oVDE、oH、oHDE、oFR)，橋接處理可以符合輸入幀率iFR等于輸出幀率oFR的要求，該輸出視頻串流遵循輸出顯示裝置的限制(Fpd、pV、pVDE、pH、pHDE、pFR)，并且不會有線緩沖器(或幀緩沖器)滿溢或下溢的情形。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明。


圖1是依照本發(fā)明的包括視頻格式橋接器的系統的方塊圖。
圖2是依照本發(fā)明的一個實施例的視頻格式橋接器的簡化方塊圖。
圖3是先前的視頻格式橋接作法的時序圖。
圖4是繪示依照本發(fā)明的作法的時序圖，用以將殘余線像素分配幀中的線之中。
圖5是繪示圖4的處理的一個實施例的簡化邏輯圖。
圖6是繪示視頻格式橋接處理的時序圖，用以以固定輸入延遲同步輸入與輸出幀。
圖7是繪示圖6的處理的一個實作的簡化邏輯圖。
圖8的時序圖是繪示用以在低與高界限輸入延遲之間同步輸入與輸出幀的視頻格式橋接處理。
圖9是繪示圖8的處理的一個實作的簡化邏輯圖。
圖10是繪示根據距離鎖定的視頻格式橋接處理的時序圖。
圖11是繪示圖10的處理的一個實作的簡化邏輯圖。
標示說明10視頻格式橋接器11視頻源12虛擬視頻幀13線路14時鐘脈沖產生器15線緩沖器16虛擬輸出視頻幀25視頻輸入裝置26線路27量測邏輯28界面邏輯29線路30線或幀緩沖控制方塊31緩沖器32影像縮放引擎33影像處理邏輯34輸出時序產生器
35線路36顯示裝置37輸出時鐘脈沖產生器38量測方塊39量測方塊40幀周期計數器43處理器44軟件程序45緩存器組46緩存器組47緩存器組50緩存器組51緩存器組52緩存器組53緩存器組100第一波形101第二波形102第三波形103第四波形104輸出幀周期105輸入幀周期107強制信號
108輸出水平同步時鐘脈沖109殘余輸出線區(qū)間110線路111輸出水平同步信號120輸出垂直同步信號121周整的水平同步區(qū)間122正常的水平同步區(qū)間123殘余同步周期200輸入時序的波形201輸出時序的波形202輸入垂直同步信號203輸入垂直同步信號204、205、206、207及208水平同步信號209輸入顯示致能信號220及221輸出垂直同步信號222、223、224、225、及226輸出水平同步信號227輸出顯示致能信號230強制信號231輸入延遲300輸入時序301輸出時序302輸入垂直同步信號
303輸入水平同步信號304顯示致能信號305低界限輸入延遲LB306高界限輸入延遲UB307邏輯308第一動作輸出線310輸出垂直同步信號311輸出水平同步信號312顯示致能信號313動作線的數目314最后的動作線315垂直同步脈波316第一動作線401輸入視頻串流402虛擬正規(guī)化位置的輸入視頻串流403輸出視頻串流410輸入垂直同步脈波411輸入水平同步脈波412水平同步脈波413水平同步脈波414前沿水平同步脈波415垂直同步脈波
430輸出垂直同步脈波431后沿水平同步脈波432輸出水平同步脈波433水平同步脈波434前沿水平同步脈波435垂直同步脈波具體實施方式
以下將參照圖式提供對本發(fā)明的實施例的詳細說明。圖1是系統的基本架構圖，其包括依照本發(fā)明的視頻格式橋接器10。該系統接受來自視頻源11的輸入，其特征為虛擬視頻幀12。視頻源11具有輸入像素時鐘脈沖Fid，以及以對于一給定的輸入像素時鐘脈沖Fid及輸入幀率iFR的參數iH、iV、iHDE、iVDE輸出該輸入視頻串流。
一參考時鐘脈沖由線路13供應至時鐘脈沖產生器14。該參考時鐘脈沖可以由石英晶體振蕩器來供應，一般使用的普通的14.318MHz的振蕩器，或可以由輸入像素時鐘脈沖Fid導出。在此實例中，時鐘脈沖產生器是以具有六位的精確度的除頻器來建構的。于是，輸出視頻串流的時鐘脈沖頻率Fod等于參考頻率Fref乘上六位的值N[5:0]除以六位的值M[5:0]。數值M及N定義了對于產生輸出像素時鐘脈沖Fod的有限精確度。較大的精確度可降低上述的匹配問題，但無論如何是無法消除此問題。
視頻格式橋接器10接收輸出時鐘脈沖Fod及輸入視頻串流12當作輸入。線緩沖器或幀緩沖器15耦接至視頻格式橋接器10，用來儲存來自輸入視頻串流的動作像素。視頻格式橋接器10從緩沖器15擷取像素，其可能跨越線或幀，用于視頻處理，借此以產生以虛擬輸出視頻幀16描繪特征的輸出像素串流。輸出像素串流的參數包括在該輸出像素時鐘脈沖率Fod的oH、oV、oHDE、oVDE，其中該輸出幀率oFR實質上等于輸入幀率iFR。
依照本發(fā)明，視頻格式橋接器10調整一個輸出幀之間的每條線的像素數目oH或是一組輸出幀之間的每個幀的線數目oV，借此以處理上述的問題。
圖2是視頻格式橋接器的簡化方塊圖，其提供用來執(zhí)行各種橋接處理的資源。在圖2中，視頻輸入裝置25由線路26供應一像素串流至量測邏輯27，以及與界面邏輯28執(zhí)行交握協議(handshake protocol)。更進一步，視頻輸入裝置25由線路29供應輸入垂直同步及輸入水平同步時鐘脈沖信號。像素串流26具有與其結合的輸入時鐘脈沖，其等于輸入像素時鐘脈沖Fid。量測邏輯27決定輸入視頻串流的參數(iH、iV、iHDE、iVDE)，決定輸入幀周期FP，以及包括ix與iy計數器，其指示在輸入視頻幀中的一個位置。量測邏輯27將像素串流傳送至線或幀緩沖控制方塊30，其管理傳送資料至緩沖器31中，其在此實施例中是使用SRAM或SDRAM來建構的。量測邏輯27在此實施例中也管理寫入要求以及與線或幀緩沖控制方塊30與輸入像素串流之間的寫入結束交握。緩沖控制方塊30將像素由內存31傳送至影像縮放引擎32，其接著將該些像素供應至影像處理邏輯33，其執(zhí)行諸如色彩內容、對比、亮度、邊緣過濾、及類似的調整。影像處理邏輯33將像素供應至輸出時序產生器34，其接著產生輸出像素串流，由線路35送至目的顯示裝置36。
輸出時序產生器34與該些串流像素同時產生輸出垂直同步時鐘脈沖及輸出水平同步時鐘脈沖，還有輸出顯示致能信號，以輸出像素時鐘脈沖率Fod，在線路35上。輸出時序產生器34也發(fā)出讀取要求至緩沖控制方塊30。
輸出時鐘脈沖產生器37(在此實例中為相鎖回路)耦接至緩沖控制方塊30、影像縮放引擎32、影像處理邏輯33、及輸出時序產生器方塊34。量測方塊38與輸出時序產生器34耦接以及與量測方塊27耦接，以及包括ox與oy計數器，其指示在輸出幀中的一個位置，以及包括計算在輸出幀與輸入幀的位置之間的正規(guī)化距離(normalized distance)。量測方塊39量測在輸出幀中的殘余線的長度。幀周期計數器40與輸出時序產生器34及量測方塊39耦接，以及接收線路29上的輸入垂直同步及輸入水平同步信號。
處理器43及軟件程序44與輸入視頻裝置25以及控制及狀態(tài)緩存器互相溝通，使得軟件程序可在橋接處理中使用，至給定的建構所需的程度?？刂萍盃顟B(tài)緩存器，其在此實例中是由硬件寫入，包括緩存器組45，其包括緩沖滿溢及下溢旗號以及緩沖使用條件緩存器，由緩沖控制方塊30寫入。緩存器組46儲存來自量測方塊27的輸入像素串流。緩存器組47儲存殘余線量測方塊39產生的殘余線的長度?？刂萍盃顟B(tài)緩存器，其在軟件程序44的控制之下儲存處理器43產生的值，包括緩存器組50，其供應關于輸入與輸出幀的縮放比例，緩存器組51，其提供關于輸出像素串流的參數，緩存器組52，其提供使用在距離鎖定程序的參數，以及緩存器組53，其提供用于調整每條線的像素數目的參數。
以下將詳細說明適用于圖2中的系統的各種處理。必須要了解，可以改變硬件與軟件之間的邏輯的配置，以適合于特定實作的需要。
圖3是繪示使用在Macronix國際有限公司制造的集成電路MX88L284的作法的時序圖。第一波形100顯示輸入垂直同步時鐘脈沖。第二波形101顯示輸入水平同步時鐘脈沖。第三波形102顯示輸出垂直同步時鐘脈沖。第四波形103顯示輸出水平同步時鐘脈沖，伴隨輸出顯示致能信號，指示其在動作線中。如上所述，輸出幀周期104被強制匹配于輸入幀周期105。在此公知技藝作法中，計算固定數目的輸入水平同步脈波。在固定數目之后，發(fā)出一“強制”信號107，其使輸出水平同步時鐘脈沖108與輸入水平同步時鐘脈沖同步。此會造成殘余輸出線區(qū)間109，其比正常線區(qū)間短。輸出幀具有確定數目的輸出線。在下一個輸入幀期間，在輸入垂直同步之后的相同的固定數目的輸入線處，發(fā)出線條110上的強制信號，使輸出水平同步信號111與第二殘余輸出線區(qū)間重新同步?？梢钥吹剑瑤g的殘余輸出線區(qū)間會變化。輸出裝置可能無法接收輸出水平同步信號的強制時序，而導致殘余線具有不穩(wěn)定的長度。假如目的裝置不能處理殘余線的不穩(wěn)定長度，則此公知技藝的裝置不適于當作橋接用途。
圖4是繪示依照本發(fā)明的作法的時序圖，其確保殘余線長度在輸出裝置的規(guī)格之內。于是，圖4繪示的波形具有正常的水平同步區(qū)間122及周整的水平同步區(qū)間121，其中正常的水平同步區(qū)間具有一第一數目的每條線的像素，以及周整的水平同步區(qū)間具有不同數目的每條線的像素。于是，當輸出垂直同步信號120發(fā)出時，依照此實例，殘余輸出水平同步周期會被偵測到。將殘余輸出水平同步周期的長度用來調整幀的水平同步周期，使得殘余像素分布在該幀的線之間。于是，在區(qū)間121期間發(fā)出一些調整的水平同步信號以及在區(qū)間121期間發(fā)出一些正常的水平同步信號，使得非整數平均數目的每條線的像素可以實作在一單一幀中。對每一幀逐一重復此程序，使得殘余區(qū)間得以被控制。
在此實例中，具有0.189輸出線的殘余，周整的水平同步周期的區(qū)間121具有169條線，每條線1311像素，例如。區(qū)間122期間的正常的水平同步周期為每條線1309像素。殘余同步周期123約大于或等于0.9條線，在輸出裝置的規(guī)格的安全范圍內。
圖5描繪用以在圖4繪示的一個幀的線之間分配殘余水平同步區(qū)間的處理，使用如圖2繪示的視頻格式橋接器。在此實例中，包含在該處理中的硬件包括邏輯量測單元39，其測量該殘余水平同步區(qū)間。再者，輸出時序產生器34選取線的總數的特殊線的數目，以及計算每條特殊線的像素數目，借此以將殘余區(qū)間分配在該幀中。該處理器由狀態(tài)緩存器讀取在殘余線的像素數目，(方塊130)，以及判斷該數目是否小于關于此實際裝置的特定的最小值(方塊131)。假如其不小于該最小值，則該處理循環(huán)至方塊39，繼續(xù)處理下一個幀。假如在方塊131，殘余線太短，則該處理器計算特殊線數目的適當值，其是要用在具有調整的線長度的下一個幀的區(qū)間中的，以及每條特殊線的像素數目，借此以將殘余分配在幀中的該些線之間(方塊132)。這些數值被寫入控制緩存器(方塊133)。輸出時序產生器34在產生輸出像素串流中使用這些數值。
因此，參照圖4及圖5，可以了解可以應用在圖2的集成電路中的橋接處理包括該處理，通過其使每個幀有穩(wěn)定數目的輸出線，以每個垂直同步信號的固定數目的水平同步信號來代表，具有每條線的變動數目的輸出像素，也以每個水平同步信號的變動數目的輸出像素時鐘脈沖信號來代表。圖6是描繪輸入與輸出幀率匹配的方式的時序圖，使用固定輸入延遲的算法，其可針對時鐘脈沖的變動動態(tài)地計算。圖6的處理適用于與參照圖4及圖5所敘述的處理配合使用。
在圖6中，輸入時序是延著波形200描繪的以及輸出時序是延著波形201描繪的。輸入時序包括輸入垂直同步信號202及203，復數個水平同步信號204、205、206、207及208，例如，以及復數個輸入顯示致能信號，以外形209代表，其在水平同步信號之間。類似的，輸出時序包括輸出垂直同步信號220及221，輸出水平同步信號222、223、224、225、及226，例如，以及輸出顯示致能信號，以外形227代表，其在輸出水平同步信號之間。在此實施例中，強制信號230在輸入垂直同步脈波202的固定輸入延遲231之后發(fā)出的。輸入延遲是預定數目的水平同步信號加上像素時鐘脈沖信號，其中像素時鐘脈沖信號的數目可以是非零的，對于較大精確度。在此實例中，輸入延遲是等于輸入水平同步的數目。輸入延遲的偵測會使強制信號230的發(fā)送與輸入水平同步信號205同步。輸入延遲被設定在低界限與高界限之間的一個數值，該些界值是由線或幀緩沖器的效能來定義的，使其能夠避免發(fā)生滿溢或下溢的情形。對每一幀實作相同的輸入延遲。于是，垂直同步脈波202之后的輸入延遲231使強制信號230依據輸入水平同步信號208來發(fā)送。
如在圖式中可以看到的，與輸入水平同步脈波205同步的強制信號230正好在輸出水平同步脈波223前面產生。輸出幀在強制信號230之后的下一個輸出水平同步脈波開始，或是在此實例中是在輸出水平同步脈波223。在輸出垂直同步脈波221之后的下一個幀中，強制信號230發(fā)生在輸出水平同步信號226之前。于是第一輸出動作線與顯示致能一起在輸出水平同步脈波226之后開始。
圖7描繪用來執(zhí)行參照圖6所敘述的方法的實作的流程，使用如圖2繪示的視頻格式橋接器。該處理器執(zhí)行一程序，藉以選取適當的輸入線延遲，其可避免緩沖器的下溢或滿溢(方塊250)。硬件計算輸入垂直同步脈波及輸入水平同步脈波(方塊251)。硬件邏輯判斷目前的線延遲是否等于該處理器指定的輸入線延遲數目(方塊257)。假如尚未達到輸入線延遲，則該處理繼續(xù)計數。假如已達到輸入線延遲，則發(fā)出強制信號(方塊252)。輸出時序產生器在該強制信號前面產生空白線(方塊253)。該處理等待強制信號的偵測(方塊254)。假如沒有偵測到強制信號，則該處理繼續(xù)輸出空白線。當偵測到強制信號時，則該處理判斷是否已發(fā)生輸出線邊界(方塊255)。假如不是，則該處理繼續(xù)等待線邊界，如在此實例中是以輸出水平同步脈波來指示。當偵測到線邊界時，該處理開始從線緩沖器或幀緩沖器讀取像素，以及開始輸出動作線(方塊256)。由處理器250供應的輸入線延遲會以周期性的基準重新計算，藉以考慮時鐘脈沖信號的變化，假如需要的話。在時鐘脈沖是穩(wěn)定的系統中，這可以不是必要的。在每一幀中的不同時序可能導致變化的每個幀的線的數目，但是其可以用如上所述的方式消除殘余線。于是，圖4及圖5的處理，其中水平同步信號之間的可變量目的像素時鐘脈沖信號可與圖6及圖7的處理一起使用，借此以避免對于輸出顯示裝置為過短的殘余線，假如需要的話。
依照本發(fā)明的其它處理，在輸出像素串流的一組幀中提供每個幀的可變量目的輸出線，以每個垂直同步信號的可變量目的輸出水平同步信號來代表，具有每條線的固定或可變量目的輸出像素，亦可以每個水平同步信號的固定或可變量目的輸出像素時鐘脈沖來代表。此種處理的運作方式類似于圖6所敘述的，除了殘余像素會被累積，直到得到殘余像素時鐘脈沖的數目夠長而可用一輸出線來表示。當殘余像素的數目夠高時，則將一額外的線插入幀。這導致一組幀之中至少有一個幀具有與其它幀不同數目的線，使得該組幀中會有每個幀的非整數的平均線數。在另一實施例中，該處理器可以進一步計算在一組幀之中有多少幀會具有額外的線，借此以考慮由不匹配時鐘脈沖所產生的殘余像素。
圖8的時序圖是描繪用以確保幀率匹配的另外的處理，在每個幀的線數可能會變化的條件下。
在圖8中，輸入時序繪示于波形300，以及輸出時序繪示于波形301。輸入時序包括輸入垂直同步信號302，復數個輸入水平同步信號303，及復數個輸入動作線，以顯示致能信號304表示。依照此技術，低界限輸入延遲LB 305及高界限輸入延遲UB 306會被指定。邏輯307判斷第一動作輸出線308是否在低界限與高界限值之間。邏輯運作的處理將在下面參照圖9說明。輸出時序包括輸出垂直同步信號310，復數個輸出水平同步信號311及復數個輸出動作輸出線以顯示致能信號312表示。動作線的數目313，于其中顯示致能信號會被確立，是以橋接算法來決定的，以及一般是固定的。最后的動作線314與下一個垂直同步脈波315的前緣之間的水平同步脈波的數目稱為前沿線(front porch line)FPL的數目。垂直同步脈波315的后緣與第一動作線316之間的水平同步脈波的數目稱為后沿線(back porch line)BPL的數目。依照此技術，假如第一輸出線308低于低界限，則將輸出幀周期改變一調整量，例如在前沿加上一額外的線。類似的，假如第一輸出線308高于高界限，則將輸出幀周期改變一調整量，例如由前沿消除一條線。
圖9繪示的處理是用來實作參照圖8所敘述的技術。該處理器選取一低界限與一高界限，及一調整量(方塊320)。第一電路計算輸入垂直同步及輸入水平同步脈波(方塊321)。該處理判斷該計數是否達到低界限或高界限值，以及重復循環(huán)直到兩個數值都達到(方塊322)。該處理在達到低界限輸入延遲時發(fā)出一低界限信號，以及在達到高界限輸入延遲時發(fā)出一高界限信號(方塊323)。另一個電路計算關于一個幀周期的前沿線數目。此處理包括通過將前一個前沿線數目加上一調整量來決定目前幀的前沿線數目的邏輯(方塊340)。該處理判斷第一輸出線是否在發(fā)出低界限信號之前產生(方塊341)。假如第一輸出線在發(fā)出低界限信號之前產生，則該調整值等于一正調整量(方塊342)，以及該處理回路至方塊340。假如第一輸出線不是在發(fā)出低界限信號之前產生，則該處理判斷第一輸出線是否在發(fā)出高界限信號之后產生(方塊343)。假如第一輸出線不是在低界限信號之前或高界限信號之后產生，則該處理重復循環(huán)用以偵測下一個幀。在方塊343中，假如第一輸出線在發(fā)出高界限信號之后產生，則將該調整量設定為一負調整量(方塊344)，以及該處理向后回路至方塊340，計算新的前沿線數目。輸出時序產生器在固定數目的后沿輸出水平同步脈波之后開始第一輸出動作線(方塊350)。然后輸出時序產生器憑借從線或幀緩沖器讀取動作像素來產生該數量的動作線，以及適當地縮放影像(方塊351)。然后由電路方塊340讀取目前的前沿線的數目(方塊352)。在最后的動作線之后發(fā)出新數量的前沿空白線(方塊353)。然后產生輸出垂直同步脈波(方塊354)。最后，輸出該數量的后沿線(方塊355)，以及該處理返回至方塊350，發(fā)出第一動作線。
圖10的時序圖用來描繪距離鎖定技術，用以確保線或幀緩沖器不會產生下溢或滿溢的情形。在圖10中，輸入視頻串流沿著波形401繪示。波形402繪示在虛擬正規(guī)化位置(pseudo normalized position)的輸入視頻串流的版本。波形403繪示輸出視頻串流。輸入視頻串流包括輸入垂直同步脈波410，數個輸入水平同步脈波411，數個動作線，開始于水平同步脈波412，以及結束于水平同步脈波413，數個前沿水平同步脈波414，以及下一個垂直同步脈波415。
依照此技術，正規(guī)化距離ΔnDo可以描述成儲存在緩沖器中的像素，與寫入輸出視頻串流的像素之間的輸入線及像素的數目，正規(guī)化成輸入視頻串流的時鐘脈沖頻率。此計算亦可正規(guī)化成輸出視頻串流的時鐘脈沖頻率，假如需要的話。在此實例中，波形402為輸入視頻串流(波形401)的位移復本，其中輸入水平同步脈波412與波形403繪示的輸出視頻串流的動作線的開始對齊。在波形401的輸入水平同步脈波412，與輸出水平同步脈波432之間的距離ΔDo，計數輸出像素時鐘脈沖，被正規(guī)化，借此以提供數值ΔnDo，計數輸入像素時鐘脈沖。
波形403繪示的輸出視頻串流包括輸出垂直同步脈波430，數個后沿水平同步脈波431，在動作線中的第一水平同步脈波432，其以水平同步脈波433結束，數個前沿水平同步脈波434，以及下一個垂直同步脈波435。后沿水平同步脈波431的數目，以及前沿水平同步脈波434的數目可以使用上面參照圖8及圖9討論的算法來設定，或是可以固定的。
視頻格式橋接器中的輸出時序產生器調整動作線中的每條線的像素數目，借此以維持正規(guī)化距離ΔnDo在可接受的范圍內。用以調整每條線的像素數目的處理，依照一個實施例，將參照圖11說明。
圖11描繪的是依照本發(fā)明的一個實施例用來達到距離鎖定的處理。第一處理耦接至該輸入視頻串流，首先偵測一輸入垂直同步脈波，以及重設輸入x-及y-計數器ix、iy，以及輸出x-及y-計數器ox、oy(方塊450)。其次，該處理等待第一輸入線(方塊451)。在偵測到第一輸入線時，輸入x-及y-計數器會啟始(方塊452)。該些計數器持續(xù)計數直到下一個輸入垂直同步信號。第二處理在偵測到輸出垂直同步信號時開始輸出空白線(方塊455)。持續(xù)產生空白線直到達到后沿數目的空白線(方塊456)。在后沿數目的空白線之后，輸出x-及y-計數器會啟始(方塊457)。其次，在輸出x-計數器ox為0時計算正規(guī)化距離ΔnDo(方塊458)。此距離可以在輸出線的任何位置計算。然而，在線的開始處，計算可能會比較容易。應用一個追蹤算法在線的開始處對下一個動作線(cur-oH)計算輸出像素oH(方塊459)。然后，由線或幀緩沖器讀取像素以及輸出動作線，以等于cur-oH的線寬度(方塊450)。其次，該算法判斷是否已達到最后的動作線(方塊461)。假如尚未達到最后的動作線，則該處理跳回至方塊458。假如已達到最后的動作線，則該處理輸出前緣線的數目，與每條線的像素數目oH設定為常數，像對于最后的動作線的cur-oH(方塊462)。
在方塊458，可以使用等式8計算正規(guī)化距離，其是根據用以計算輸出線的開始的正規(guī)化距離的技術，其中輸出x-計數器為0。于是，在此實例中的正規(guī)化距離等于在輸入線的像素數目iH乘上在輸入幀中的目前的輸入線的數目iy與在輸出幀中以輸入動作線的數目iVDE對輸出動作線的數目oVDE的比例縮放的目前的輸出線的數目oy之間的差異，加上目前的輸入像素數目ix。
ΔnDi=iH(iy-oy×iVDEoVDE)+ix----eq.8]]>在方塊459，追蹤算法根據正規(guī)化距離調整在輸出幀中的每條線的像素數目。該追蹤算法具有一最小距離鎖定參數DLmin及一最大距離鎖定參數DLmax，在此指定的距離范圍內設計的緩沖器可以正常的運作。比較正規(guī)化距離與最小距離鎖定參數DLmin及最大距離鎖定參數DLmax，藉以判斷是否施用一正調整量及一負調整量，在一個實施例中，其絕對值是相等的。于是，目前的線的像素數目cur-oH被設定成等于先前的線的像素數目pre-oH，假如正規(guī)化距離是在最小與最大距離鎖定參數之間。目前的線的像素數目cur-oH被設定成大于先前的線的像素數目pre-oH加上正調整量+ΔH，或每條線的像素的最大數目max-oH，假如正規(guī)化距離小于最小距離鎖定參數DLmin。目前的線的像素數目cur-oH被設定成小于先前的線的像素數目pre-oH減少負調整量-ΔH，或每條線的像素的最小數目min-oH，假如正規(guī)化距離大于最大距離鎖定參數DLmax。正及負調整量可以，例如，以一階追蹤等式計算，其中ΔH等于正規(guī)化距離減去最大與最小距離鎖定參數的平均(中心)的絕對值，乘上一增益系數，其是設定成是該處理的穩(wěn)定速度最佳化。其它的追蹤等式，包括較高階等式可以被使用。
雖然本發(fā)明已參照較佳實施例及實例詳細公開如上，但必須了解這些實例只是用來闡明而非限制之用?？梢粤私夤思夹g者可以很容易地修飾及組合，保護范圍及權利要求為主。
權利要求
1.一種橋接進入的視頻串流的視頻格式的裝置，該輸入視頻串流的特征以一輸入幀率、每條線的輸入像素數目、每個幀的輸入線數目、每條線的輸入動作像素數目、及每個幀的輸入動作線數目來描述；用以顯示在一輸出顯示裝置上，包括一輸入，用于一輸入視頻串流；一輸出，用于一輸出視頻串流，用于該輸出顯示器；一緩沖器，以輸入時鐘脈沖頻率來儲存輸入像素，以及輸出關于該輸出視頻串流的像素；一參考時鐘脈沖源，及一輸出時鐘脈沖產生器，響應于該參考時鐘脈沖源，產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；以及橋接邏輯，其產生該輸出視頻串流，具有一輸出幀率，匹配于該輸入幀率，于其中一輸出幀具有每條線的變動數目的像素的至少一個，在該輸出幀之間，以及每個幀的變動數目之線，在輸出幀之中。
2.如權利要求1所述的裝置，其特征在于該橋接邏輯產生一殘余線，在該輸出幀之間，該殘余線具有小于一最小線長度之長度，以及分配該殘余線，使用每條線的變動數目的像素，在該輸出幀之間。
3.如權利要求1所述的裝置，其特征在于該橋接邏輯產生一殘余線，在該輸出幀之間，該殘余線具有小于一最小線長度的長度，以及累積該殘余線，跨越多個輸出幀，直到累積的殘余像素時鐘脈沖周期數目大于每條線的最小像素數目，然后將一額外的線加入至該輸出視頻串流中之一輸出幀。
4.如權利要求1所述的裝置，其特征在于該橋接邏輯使該輸入幀率匹配于該輸出幀率，通過以該輸入視頻串流中之線的數目加上像素數目當作一輸入延遲，計算該輸入延遲，以及發(fā)出一強制信號，當達到該輸入延遲時，以及啟始在該輸出視頻串流中的一幀中的一第一動作線，與該輸出時鐘脈沖信號同步，在該強制信號之后一下一條線。
5.如權利要求4所述的裝置，其特征在于周期性計算該預定輸入延遲，借此以考慮該輸入時鐘脈沖的變化。
6.如權利要求1所述的裝置，其特征在于該橋接邏輯決定該輸入視頻串流與該輸出視頻串流之間的一正規(guī)化距離，在一輸出線中的一位置，以及調整每條輸出線的像素數目，響應于該正規(guī)化距離。
7.如權利要求6所述的裝置，其特征在于該邏輯增加每條線的像素數目，假如該正規(guī)化距離小于一最小距離，減少每條線的像素數目，假如該正規(guī)化距離大于一最大距離，否則不改變每條線的像素數目。
8.如權利要求1所述的裝置，其特征在于該輸出時鐘脈沖源抖動該輸出時鐘脈沖頻率。
9.如權利要求1所述的裝置，其特征在于該輸出時鐘脈沖源包括一相鎖回路，用以與該輸入時鐘脈沖同步，以及一除頻器。
10.如權利要求1所述的裝置，其特征在于該橋接邏輯包括資源，借此以設定一低界限輸入延遲及一高界限輸入延遲，其中該低及高界限輸入延遲為個別的線數目加上在一固定點之后的該輸入視頻串流的像素數目；借此以輸出在該輸出視頻串流的一幀中的一第一動作線，在該輸出視頻串流的一后沿數目之線之后，在一輸出垂直同步時鐘脈沖周期之后；借此以插入該輸出視頻串流的一前沿數目之線，在該輸出視頻串流的該幀中的一最后動作線之后；以及通過以調整前沿線的數目，假如在該低界限輸入延遲之前或在該高界限輸入延遲之后輸出該輸出視頻串流的該幀中的該第一動作線。
11.如權利要求1所述的裝置，其特征在于該橋接邏輯包括資源，支持復數個橋接處理，以及資源，憑借其一使用者致能或禁能在該些復數個橋接處理中的選擇的橋接處理。
12.一種橋接一輸入視頻串流至一輸出視頻串流的方法，用于一顯示器；其特征在于包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；引起一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同的周期；決定在一殘余線中的像素時鐘脈沖周期數目，在該輸出幀之間；以及假如在該殘余線中的像素時鐘脈沖周期數目小于一最小線長度，則分配該殘余線的像素時鐘脈沖周期至該幀的其它的線，憑借提供具有一第一數目的像素時鐘脈沖周期的數條線，以及具有與該第一數目不同的一第二數目的像素時鐘脈沖周期的數條線。
13.如權利要求12所述的方法，其特征在于該第一數目與該第二數目相差一個像素時鐘脈沖周期。
14.如權利要求12所述的方法，其特征在于該第一數目與該第二數目相差一個以上的像素時鐘脈沖周期。
15.如權利要求12所述的方法，其特征在于該引起包括決定該輸入視頻串流中之線的數目加上像素數目當作一輸入延遲，計算在一固定點之后的該輸入延遲，以及發(fā)出一強制信號，當達到該輸入延遲時，以及啟始在該輸出視頻串流中的一幀中的一第一動作線，與該輸出時鐘脈沖信號同步，在該強制信號之后一下一條線。
16.如權利要求12所述的方法，其特征在于該輸出視頻幀具有一非整數的每條線的像素平均數目。
17.如權利要求15所述的方法，其特征在于在該輸入延遲的該像素數目不是零。
18.如權利要求12所述的方法，其特征在于該輸入視頻串流具有每一幀的線數目對每一幀的動作線數目的一比例，以及包括通過以使正常地不動作線變成空白線來調整該比例。
19.一種橋接一輸入視頻串流至一輸出視頻串流的方法，用于一顯示器；其特征在于包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；引起一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同之周期，憑借決定該輸入視頻串流中之線的數目加上像素數目當作一輸入延遲，計算在一固定點之后在該輸入視頻串流中的該輸入延遲，以及發(fā)出一強制信號，當達到該輸入延遲時，以及啟始在該輸出視頻串流中的一幀中的一第一動作線，與該輸出時鐘脈沖信號同步，在該強制信號之后一下一條線。
20.如權利要求19所述的方法，其特征在于在該輸入延遲的該像素數目不是零。
21.一種橋接一輸入視頻串流至一輸出視頻串流的方法，用于一顯示器；其特征在于包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；引起一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同的周期；以及決定在該輸入視頻串流中的一組幀的幀數目，其中在該組幀的一殘余線中的像素時鐘脈沖周期數目達到一最小數目，然后在該組幀的一個幀中插入一額外的線。
22.如權利要求21所述的方法，其特征在于該決定及插入包括累積來自殘余線的像素時鐘脈沖周期數目，在輸出幀之間；以及當該累積的像素時鐘脈沖周期數目大于一最小數目時，對于在該輸出視頻串流之一線，在該輸出視頻幀中插入一額外的線以及重新啟始該累積。
23.如權利要求21所述的方法，其特征在于該組幀具有一非整數的每個幀的線平均數目。
24.如權利要求21所述的方法，其特征在于該引起及決定包括設定一低界限輸入延遲及一該高界限輸入延遲，其中該低及高界限輸入延遲為個別的線數目加上在一固定點之后的該輸入視頻串流的像素數目；輸出在該輸出視頻串流的一幀中的一第一動作線，在該輸出視頻串流的一后沿數目的線之后，在一輸出垂直同步時鐘脈沖周期之后；插入該輸出視頻串流之一前沿數目之線，在該輸出視頻串流的該幀中的一最后動作線之后；以及調整前沿線的數目，假如在該低界限輸入延遲之前或在該高界限輸入延遲之后輸出該輸出視頻串流之該幀中的該第一動作線。
25.如權利要求24所述的方法，其特征在于在該低界限輸入延遲及該高界限輸入延遲之一的像素數目不是零。
26.一種橋接一輸入視頻串流至一輸出視頻串流的方法，用于一顯示器；其特征在于包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；設定一低界限輸入延遲及一該高界限輸入延遲，其中該低及高界限輸入延遲為個別的線數目加上在該輸入視頻串流的像素數目；輸出在該輸出視頻串流的一幀中的一第一動作線，在該輸出視頻串流之一后沿數目之線之后，在一輸出垂直同步時鐘脈沖周期之后；插入該輸出視頻串流之一前沿數目之線，在該輸出視頻串流的該幀中之一最后動作線之后；以及調整前沿線的數目，假如在該低界限輸入延遲之前或在該高界限輸入延遲之后輸出該輸出視頻串流的該幀中的該第一動作線。
27.如權利要求26所述的方法，其特征在于在該低界限輸入延遲及該高界限輸入延遲之一的像素數目不是零。
28.一種橋接一輸入視頻串流至一輸出視頻串流的方法，用于一顯示器；其特征在于包括產生一輸出時鐘脈沖信號，用于該顯示器，以及使用該時鐘脈沖信號產生一像素時鐘脈沖，決定用于該輸出視頻串流的像素時序，一水平同步時鐘脈沖，決定在該輸出視頻串流的一線長度，以及一垂直同步時鐘脈沖，決定在該輸出視頻串流的一幀長度；計算輸入動作線及像素，借此以決定在該輸入幀中的一位置以及輸出動作線及像素，借此以決定在該輸出幀中的一位置；在輸出動作輸出線期間，決定在該輸入幀中的該位置與該輸出幀中的該位置之間的正規(guī)化距離；以及依據該正規(guī)化距離調整每條線的像素數目。
29.如權利要求28所述的方法，其特征在于包括在輸出動作線的開始處決定該正規(guī)化距離。
30.如權利要求28所述的方法，其特征在于包括在輸出動作線的結束處調整每條線的像素數目。
31.如權利要求28所述的方法，其特征在于包括設定一低界限輸入延遲及一該高界限輸入延遲，其中該低及高界限輸入延遲為個別的線數目加上在該輸入視頻串流的像素數目；輸出在該輸出視頻串流的一幀中的一第一動作線，在該輸出視頻串流之一后沿數目之線之后，在一輸出垂直同步時鐘脈沖周期之后；插入該輸出視頻串流的一前沿數目之線，在該輸出視頻串流的該幀中的一最后動作線之后；以及調整前沿線的數目，假如在該低界限輸入延遲之前或在該高界限輸入延遲之后輸出該輸出視頻串流的該幀中的該第一動作線。
32.如權利要求28所述的方法，其特征在于包括引起一輸出幀供應至該顯示器，使用該時鐘脈沖信號，借此以具有實質上與該輸入視頻串流中的一幀相同的周期；以及決定在該輸入視頻串流中的一組幀的幀數目，其中在該組幀的一殘余線中的像素時鐘脈沖周期數目達到一最小數目，然后在該組幀的一個幀中插入一額外的線。
33.如權利要求32所述的方法，其特征在于該決定及插入包括累積來自殘余線的像素時鐘脈沖周期數目，在輸出幀之間；以及當該累積的像素時鐘脈沖周期數目大于一最小數目時，對于在該輸出視頻串流的一線，在該輸出視頻幀中插入一額外的線以及重新啟始該累積。
34.如權利要求32所述的方法，其特征在于該組幀具有一非整數的每個幀之線平均數目。
35.如權利要求28所述的方法，其特征在于該產生包括抖動該輸出時鐘脈沖信號的頻率，借此以提供一展布頻譜效應。
全文摘要
一種視頻格式橋接器，使用多種技術以確保線緩沖器不會產生滿溢或下溢的情形，以及輸出幀率匹配于輸入幀率。該橋接器可處理殘余線的問題，解決輸入及輸出時脈頻率的變動，以及可以調整輸入與輸出的每個幀的線數目或每條線的像素數目的比例，使其不會超出輸出裝置的規(guī)格?？梢蕴峁┯脕韴?zhí)行多種技術的單一集成電路，以及包括資源讓使用者能夠按照需要執(zhí)行的特定橋接運作致能或禁能這些技術。橋接邏輯產生一輸出視頻串流，其具有與輸入幀率匹配的輸出幀率，以及其有該輸出幀具有至少一個在一輸出幀之中的每條線有變動數目的像素，及/或在一組一個以上的輸出幀中的輸出幀之中的每個幀有變動數目的線。
文檔編號H04N7/01GK1487739SQ0312023
公開日2004年4月7日 申請日期2003年3月4日 優(yōu)先權日2002年3月4日
發(fā)明者陳昌倫, 黃曉鳴, 魏盟修 申請人:旺宏電子股份有限公司