專利名稱：可配置的終端引擎的制作方法
技術領域：
本發(fā)明一般涉及無線通信系統(tǒng)。本發(fā)明還涉及用于基站和用于手機和終端產(chǎn)品的半導體知識產(chǎn)權(SIP)核心的集成電路(IC)。此外，本發(fā)明涉及用于下一代無線應用的通信理論、數(shù)字信號處理、計算機體系結構、以及有效提供信號處理性能及靈活性和可擴縮性的最高水平的硅工藝技術。
背景技術：
無線通信在消費市場和商業(yè)市場具有廣泛的應用。在這許多通信應用/系統(tǒng)中的是移動無線、固定無線、免聯(lián)邦通訊委員會(FCC)許可的無線、局域網(wǎng)(LAN)、無繩電話、個人基站、遙測技術、加密技術等。一般地，這些應用中的每一個利用唯一的和不兼容的調(diào)制技術及協(xié)議。從而，每一個應用可能需要唯一的硬件、軟件和方法用于處理數(shù)字信號，諸如產(chǎn)生編碼和解碼信號所需的代碼、調(diào)制、解調(diào)等處理。這種實踐在設計、測試、制造、以及基礎資源方面可能是成本比較高的。結果，出現(xiàn)了克服這種相關于在每一個變化的應用中處理數(shù)字信號的變化的硬件、軟件、及方法的局限性的需要。
實際上，相同信號的多個副本通常在一個通信裝置被接收。這些有時被稱為多路成分的副本由于信號采取從發(fā)射機天線到接收機天線的不同長度的不同路徑而產(chǎn)生。在碼分多址(CDMA)系統(tǒng)的情況下，對這些多路成分的一些進行解擴頻和解碼，重新對準它們以使它們也是同相的并組合它們以產(chǎn)生一個更強的信號是可行的且有好處的。為了這樣做，CDMA系統(tǒng)中的基帶處理器通常采取分集接收機的形式，所述分集接收機具有一些分路(finger)，每一個分路是對多路成分中的一個進行解擴頻和解碼的接收機。關于CDMA系統(tǒng)的一般信息可以在J.S.Lee和L.E.Miller的“CDMASystems Engineering Handbook”(Artech House 1998)；J.B.Groe和L.E.Larson的“CDMA Mobile Radio Design”(Artech House 2000)；以及V.K.Gorg的“IS-95 CDMA and cdma 2000”(Prentice Hall 2000)中找到，所有這些在此引入作為參考。
一般地，無線通信裝置被組織成兩部分，一個調(diào)制解調(diào)器和一個編解碼器。這些實現(xiàn)于一個與數(shù)字信號處理器(DSP)結合的專用集成電路(ASIC)中。ASIC提供消耗低功率的優(yōu)點但卻是不靈活的。另一方面，DSP由于其是可編程的所以提供更大的靈活性但它卻不能提供ASIC的低功率優(yōu)點。希望在獲得對通信裝置編程能力的同時還獲得在整個通信裝置內(nèi)的低功率的好處。
服務提供商和網(wǎng)絡運營商經(jīng)常需要支持多個標準。因此，希望以最小的開發(fā)成本提供一個適合于不同擴頻系統(tǒng)的靈活和可編程的通信裝置。

發(fā)明內(nèi)容
本發(fā)明請求保護一種包括調(diào)制解調(diào)器單元和信道編解碼器單元的裝置，所述調(diào)制解調(diào)器單元具有前端單元，其用于連接到諸如天線的信號源；匹配的濾波器搜索器單元，其至少被連接至所述前端單元；搜索器單元，其至少被連接至所述前端單元；分路處理單元，其被連接至所述前端單元；參數(shù)估算處理器單元，其至少被連接至所述分路處理單元和所述搜索器單元；以及發(fā)射機單元；所述信道編解碼器單元具有信道解碼器單元，其至少被連接至所述分路處理單元；以及信道編碼器，其至少被連接至所述發(fā)射機單元。我們稱該裝置為可配置的終端引擎(CTE)。
在本發(fā)明的一個優(yōu)選實施例中，所述匹配的濾波器搜索器單元被配置成提供時隙同步；以及所述搜索器單元被配置成提供幀同步和碼組的識別以及碼的識別。
在本發(fā)明的另一個優(yōu)選實施例中，所述分路處理單元包括導頻分路單元和數(shù)據(jù)分路單元。
優(yōu)選地，所述匹配的濾波器搜索器單元包括第一乘法器，其具有第一和第二輸入以及一輸出；第二和第三乘法器，其每一個具有第一和第二輸入以及一輸出，所述第二和第三乘法器的所述第一輸入被連接至所述第一乘法器的所述輸出；第四和第五乘法器，其每一個具有第一和第二輸入以及一輸出，所述第四和第五乘法器的所述第一輸入被連接至所述第二乘法器的所述輸出；復用器，其具有兩個輸入和一個輸出，所述一個輸入被連接至所述第五乘法器的所述輸出且所述另一輸入被連接至所述第三乘法器的所述輸出；第一和第二積分器，其每一個具有一個輸入和一個輸出，所述第一積分器的所述輸入被連接至所述第四乘法器的所述輸出且所述第二積分器的所述輸入被連接至所述復用器的所述輸出。
優(yōu)選地，該裝置還包括第六乘法器，其具有第一和第二輸入以及一輸出，所述輸出被連接至所述第一乘法器的所述第一輸入。此外，如果首選地，緩沖器被連接至所述第一和第二積分器的所述輸出，第七和第八乘法器其每一個具有第一和第二輸入以及一輸出，所述這兩個乘法器的所述第一輸入被連接至所述緩沖器的輸出；以及第三和第四積分器，其每一個具有一個輸入和一個輸出，所述第三和第四積分器的所述輸入被連接至所述第七和第八乘法器的所述輸出。
在該優(yōu)選實施例中，對所述第一乘法器的第二輸入是在對被加到對所述第一乘法器的第一輸入的序列進行解擾中有用的碼。在一個實施例中所述碼是偽隨機噪聲碼。對所述第二和第三乘法器的所述第二輸入優(yōu)選地是在對信號進行解信道化中有用的碼，所述信號被加到對所述第二和第三乘法器的第一輸入。在一個典型實施例中，該碼是沃爾什碼。在一個優(yōu)選實施例中，該裝置被實現(xiàn)于芯片組上。


本發(fā)明的優(yōu)選特征被公開于附圖中，其中在所有這些視圖中相同參考符號表示相同的部件，其中圖1(a)示出根據(jù)本發(fā)明一個實施例的示例性蜂窩式終端引擎(CTE)；圖1(b)示出根據(jù)本發(fā)明一個實施例的示例性CTE數(shù)據(jù)流；圖2示出根據(jù)本發(fā)明一個實施例的示例性CTE程序設計模型；圖3(a)示出根據(jù)本發(fā)明一個實施例的示例性匹配的濾波器(MF)搜索器；圖3(b)示出根據(jù)本發(fā)明的一個3GPP TS同步實施例的示例性匹配的濾波器(MF)搜索器；圖3(c)示出根據(jù)本發(fā)明一個3GPP MP搜索實施例的示例性匹配的濾波器(MF)搜索器；圖3(d)示出根據(jù)本發(fā)明一個IS2000小區(qū)同步/MP搜索實施例的示例性匹配的濾波器(MF)搜索器；圖4(a)示出根據(jù)本發(fā)明一個實施例的搜索器處理單元的示例性搜索器數(shù)據(jù)流；圖4(b)示出根據(jù)本發(fā)明一個3GPP導頻幫助的搜索實施例的搜索器處理單元的示例性搜索器數(shù)據(jù)流；圖4(c)示出根據(jù)本發(fā)明一個3GPP非導頻幫助的搜索實施例的搜索器處理單元的示例性搜索器數(shù)據(jù)流；圖4(d)示出根據(jù)本發(fā)明一個IS2000導頻搜索實施例的搜索器處理單元的示例性搜索器數(shù)據(jù)流；圖5(a)示出根據(jù)本發(fā)明一個實施例的示例性導頻分路；圖5(b)示出根據(jù)本發(fā)明一個實施例的示例性數(shù)據(jù)分路；圖5(c)示出根據(jù)本發(fā)明一個實施例的示例性3GPP導頻分路；圖5(d)示出根據(jù)本發(fā)明一個實施例的示例性3GPP數(shù)據(jù)分路；圖5(e)示出根據(jù)本發(fā)明一個實施例的示例性IS2000導頻分路；圖5(f)示出根據(jù)本發(fā)明一個實施例的示例性IS2000數(shù)據(jù)分路(IS95B配置)；圖6示出根據(jù)本發(fā)明一個實施例的示例性參數(shù)估算處理器；圖7示出根據(jù)本發(fā)明一個實施例的示例性信道編解碼器塊體系結構；圖8是根據(jù)本發(fā)明一個實施例的3態(tài)DSM；圖9是根據(jù)本發(fā)明一個實施例的因果關系信道估算；圖10是根據(jù)本發(fā)明一個實施例的非因果關系信道估算碼片級緩沖；圖11是根據(jù)本發(fā)明一個實施例的非因果關系信道估算碼元級緩沖；
圖12示出根據(jù)本發(fā)明一個實施例的示例性RX前端單元的處理；圖13示出根據(jù)本發(fā)明一個實施例的示例性微DSP體系結構；圖14示出根據(jù)本發(fā)明一個實施例的可在3GPP和IS2000配置中被配置的示例性可重配置的解碼器-下行鏈路；圖15示出根據(jù)本發(fā)明一個實施例的可在3GPP和IS2000配置中被重配置的示例性可重配置的編碼器-上行鏈路。
具體實施例方式
可配置的終端引擎(CTE)100以方框圖的形式被顯示在圖1(a)中。該CTE是一個可編程的直接序列擴頻(DS-SS)波形處理引擎。該DS-SS信號處理器支持用于多個標準的完全數(shù)字基帶收發(fā)信機功能。這些多個標準包括3GPP-FDD、IS-2000-1X(包括IS-95A和IS-95B)、ARIBW-CDMA、GPS、802.11b、以及各種專有系統(tǒng)。
如圖1(a)所示，CTE 100包括RX前端102、匹配的濾波器(MF)搜索器104、搜索器106、分路處理單元108、參數(shù)估算處理器110、以及發(fā)射機112。CTE100還具有定時和控制單元114和信道編解碼器116，該信道編解碼器116包括信道解碼器118和信道編碼器120。發(fā)射機112具有碼調(diào)制器122、數(shù)據(jù)映射124和TX幀構造器126。在圖1中除了信道編解碼器116之外的所有組成單元組成了CTE100的調(diào)制解調(diào)器。
CTE100被提供為用于集成到用于手機和終端的基帶處理器片上系統(tǒng)(SoC)的硅知識產(chǎn)權(SIP)核心。該核心包括從數(shù)字化基帶I-Q數(shù)據(jù)流到信道編解碼器的所有正向和反向鏈路數(shù)字基帶處理。該CTE SIP核心使用標準的CMOS技術被實現(xiàn)并作為硬宏被提供。
CTE100是一類新的可編程的、可擴縮的信號處理引擎，且不象目前的大多數(shù)調(diào)制解調(diào)器和信道編解碼器(碼片率和碼元率)實現(xiàn)方案那樣，它不是一個硬連接的ASIC。通過應用新的計算機體系結構技術，該DS-SS信號處理器將靈活的可編程性與參數(shù)化的ASIC的低功率和高集成組合在一起。
CTE100提供可編程的計算資源與靈活的數(shù)據(jù)和控制流的連接以實現(xiàn)DS-SS標準的接收路徑、發(fā)射路徑、發(fā)射/接收環(huán)路、以及糾錯和檢錯。所述核心提供一組特定于波形和信道編解碼器的信號處理資源，其可被用戶編程以實現(xiàn)各種各樣的檢測和估算算法以及用戶專有收發(fā)信機體系結構。有利地，這種編程可以使用虛擬計算機接口(VMI)軟件被實現(xiàn)，該軟件被描述于上述引用的2001年4月5日提交的共同未決的申請序號09/828,381，標題為“Virtual Machine Interface for HardwareReconfigurable and Software Programmable Processors”中。該VMI軟件是一個獨立于體系結構的程序設計模型，該程序設計模型運行于由裝置或芯片組制造者所選擇的單獨主處理器，一般為微控制器上。
CTE100啟用一個通用的平臺方案并支持廣泛的終端產(chǎn)品，從低端、只有語音的產(chǎn)品到高速數(shù)據(jù)應用。CTE100核心進一步通過將各種存儲緩沖器置于該核心之外來允許可擴縮性。這些外部存儲緩沖器包括RX緩沖器、參數(shù)估算處理器指令和數(shù)據(jù)存儲器、以及信道編解碼器存儲器。RX緩沖器的大小依賴于接收天線數(shù)量(1或2)、以及用戶所使用的信道估算算法和延時擴展。參數(shù)估算處理器指令和數(shù)據(jù)存儲器的存儲器需求依賴于用戶所使用的算法。信道編解碼器存儲器依賴于被特定產(chǎn)品所支持的數(shù)據(jù)速率和傳輸時間間隔(TTI)。
利用在開發(fā)的所有階段支持用戶的整套開發(fā)工具可獲得CTE100。這些開發(fā)工具包括數(shù)據(jù)流模擬器(DFS)、μDSP工具、基于CTE FPGA的評估板和CTE評估板。所述DFS為CTE提供軟件模擬環(huán)境。DFS通過允許用戶在一個基于靈活軟件的環(huán)境中編寫主處理器軟件來便于市場推廣。至于μDSP工具，參數(shù)估算處理器使用μDSP來實現(xiàn)定制的算法。CTE100可被提供允許用戶編寫定制軟件的一整套工具(匯編程序、連接程序、模擬程序)。CTE評估板是用于使用CTE測試芯片的軟件模擬的評估板。
在CTE100中的可用資源可優(yōu)選地適應在廣泛的DS-SS應用中的各種各樣的需要。CTE100向用戶提供特定的可編程的信號處理資源。這些資源通過提供先進的功能允許用戶最佳化無線鏈路性能?？捎觅Y源的數(shù)量還可隨著輸入時鐘頻率被擴縮。
在下面表1中列出了一部分關鍵CTE系統(tǒng)規(guī)范表1關鍵規(guī)范

用戶可用的特定資源數(shù)量可通過改變輸入時鐘頻率而被擴縮。例如，下面表2和3顯示時鐘頻率怎樣對于可能的系統(tǒng)實現(xiàn)被改變以獲得某一數(shù)量的資源。
表2調(diào)制解調(diào)器資源

表3編解碼器資源

維特比解碼的信道數(shù)量基于利用通過4次試驗搜索的盲(blind)速率檢測的假設。
這些表作為例子以說明用戶怎樣能改變輸入時鐘頻率以改變可用資源的數(shù)量。這說明可擴縮性隨輸入時鐘頻率一起獲得。CTE100對于除了在上述表中被提供的那些DS-SS調(diào)制解調(diào)器實現(xiàn)之外的其他DS-SS調(diào)制解調(diào)器實現(xiàn)可被配置為廣泛范圍的時鐘速率?？梢钥紤]其他確定輸入時鐘速率選擇的因素，例如所支持的數(shù)據(jù)速率、工作電壓、工藝技術等。
如圖2所示，可通過兩種程序，即外部程序和內(nèi)部程序130對CTE100進行編程。
外部程序是在CTE100核心的外部，一般是在微控制器128或另一個主處理器上被執(zhí)行的程序。這些程序使用VMI軟件庫對CTE對象中的數(shù)據(jù)處理進行控制。如圖1(a)所示，所有CTE資源在外部程序中被編程和管理。
CTE100提供一個基于虛擬計算機接口(VMI)模型的直觀的程序設計模型?？蓪TE100提供被用于將CTE作為軟件對象編程和控制的VMI軟件庫。通過對這些軟件對象進行編程可以動態(tài)地改變數(shù)據(jù)和控制流。該機制允許用戶優(yōu)選地以ANSIC在一個主處理器上對該CTE編程。用戶無需了解任何硬件細節(jié)或編寫特定于CTE的任何硬件驅(qū)動程序。
內(nèi)部程序130是存在于CTE核心內(nèi)部的軟件程序或其他用戶可編程參數(shù)。
該CTE內(nèi)部程序可分為兩類，即內(nèi)部處理器軟件和對象參數(shù)。至于內(nèi)部處理器軟件，對于需要低處理等待時間的對時間要求嚴格的任務，CTE具有數(shù)據(jù)路徑嵌入的、用戶可編程的處理器(如此處所描述和例示的μDSP和DStP)。對象參數(shù)包括濾波器系數(shù)和其他特定于對象的參數(shù)。
本文中所說明的大部分CTE對象或內(nèi)核具有與它們相關的輸入、輸出、參數(shù)、和配置參數(shù)。這些被如下定義。所述輸入是來自存儲器或另一個CTE塊的輸入數(shù)據(jù)或其他信息。所述輸出是在處理所述輸入數(shù)據(jù)之后產(chǎn)生的輸出。該輸出對于下述接口的一個或多個可獲得，所述接口為通過主處理器接口的VMI軟件；用戶定義的存儲器空間；對參數(shù)估算處理器的輸入；以及來自另一個CTE塊的輸入。
程序參數(shù)包括外部程序參數(shù)和內(nèi)部程序，所述外部程序參數(shù)通過執(zhí)行于一個主處理器上的外部程序被控制，所述內(nèi)部程序是被執(zhí)行于一個數(shù)據(jù)路徑嵌入的處理器上的CTE核心內(nèi)部的特定于對象的參數(shù)或程序。配置參數(shù)是通過掃描鏈被下載的。
另外，碼產(chǎn)生單元(CGU)與一些塊結合以產(chǎn)生用戶定義的加擾和擴頻碼。因此CGU作為一些塊中的參數(shù)出現(xiàn)。
在CTE100中的接收路徑處理可以適應廣泛范圍的DS-SS應用。此處描述和例示CTE接收對象的功能細節(jié)。
如圖1(b)所示，前端處理單元102以用戶可選擇的速率(2fc、4fc、8fc，其中fc是等于系統(tǒng)碼片速率的采樣速率)接收輸入。前端處理單元102支持來自2個天線的分集接收，且具有可編程的抽選過濾器，及具有8位用于I和8位用于Q的輸入位寬。對前端處理單元102的輸入是顯示于圖1(b)中的輸入基帶接收信號136。顯示于圖12中的抽選過濾器132將輸入抽選到2fc并將其存儲在RX緩沖器134中，該RX緩沖器134如前所述存在于核心的外部。抽選過濾器132的輸出還有一個AGC輸出138和一個DC偏移校正信號140，如圖12所示。
CTE100提供對RX存儲器的通用接口。外部RX緩沖器134的大小依賴于所支持的延時擴展、系統(tǒng)、以及所選擇的信道估算算法的類型。由于RX緩沖器在核心的外部，所以用戶對它的大小具有完全的控制以考慮產(chǎn)品和性能差別。用戶可以設計并集成滿足其系統(tǒng)要求的適當RX-存儲器子系統(tǒng)。
內(nèi)部程序參數(shù)130包括如下過取樣速率(2fc、4fc、8fc)；接收天線數(shù)(1，2)；抽選過濾器系數(shù)；接收緩沖器大?。籖SSI輸入啟用/禁用；AGC啟用/禁用；以及DC偏移校正啟用/禁用。
參考圖3(a)，匹配的過濾器搜索器104(MF-搜索器)包括8個通用乘法器301-308，6個積分器321-326，復用器341，緩沖器351以及第一和第二矩形脈沖成形電路361，362。如圖3(a)所示，乘法器301的輸出被作為輸入連接至乘法器302且乘法器302的輸出被作為輸入連接至乘法器303和304。乘法器303的輸出被作為輸入連接至乘法器305和306。乘法器305的輸出被作為輸入連接至積分器321以及乘法器304和306的輸出是對復用器341的輸入。復用器341的輸出是對積分器322的輸入。積分器321和322的輸出被提供給緩沖器351。該緩沖器具有兩個輸出信道。在一個信道中緩沖器輸出作為輸入被連接至乘法器307，乘法器307的輸出被作為輸入連接至積分器323，積分器323的輸出被作為輸入連接至矩形脈沖成形電路361且該矩形脈沖成形電路的輸出被作為輸入連接至積分器325。第二輸出信道是同樣的且包括以相同順序連接的乘法器308、積分器324、矩形脈沖成形電路362和積分器326。CGU被配置成產(chǎn)生在各乘法器被輸入序列乘的參考序列。
搜索器104被用于各種各樣的DS-SS系統(tǒng)中的一些任務。MF-搜索器的一些典型的使用情況包括小區(qū)同步-對于小區(qū)搜索過程和多路搜索的最優(yōu)化。
圖3(a)顯示MF-搜索器104的數(shù)據(jù)流。下面給出對于MF-搜索器104的輸入、輸出和外部程序參數(shù)的描述。
MF-搜索器104作為輸入接收來自接收緩沖器的抽選的輸出和估算的頻率誤差。來自MF-搜索器104的輸出包括能量、定時信息和頻率誤差。如被參數(shù)所確定的最高能量被報告。至于定時信息，這是與每個能量相關的定時信息。
用于MF-搜索器104的外部程序參數(shù)包括下述天線數(shù)(接收天線的數(shù)量，從其數(shù)據(jù)需要被處理)；時隙格式(用于特定信道的時隙格式類型)；起始偏移量(當被用于多路搜索時的起始偏移量)；閾值，在其之上的能量被報告；窗口數(shù)(時隙(2560個碼片)可被分段在1，2，4，5，8或10個窗口中用于處理)；能量數(shù)(每時隙能量的總數(shù)(1-20)以及每個窗口存儲的能量數(shù)被規(guī)定)。這些能量可以用戶希望的任何方式被分配于不同窗口上，只要能量的最大數(shù)低于每時隙20)；積累時隙(用于能量計算的積累的時隙數(shù)量)；連續(xù)積分長度(這在圖中由N表示)；非連續(xù)積分長度(這在圖中由M表示)；發(fā)射分集模式(利用TX分集導頻)；搜索期間(搜索持續(xù)時間)；輸入頻率誤差(這是一組五個估算的輸入頻率誤差。每次被報告的能量具有這些與它相關的頻率中的一個)；FLL啟用/禁用(對輸入啟用或禁用頻率誤差校正)；以及CGU。
MF-搜索器104為CTE100完成時隙同步。此外，MF-搜索器104使用一個輸入頻率誤差，其是頻率偏移量。通過包括消除頻率偏移的能力，通過降低錯誤警報的概率以及增加檢測的概率從而性能被改進。這可以通過允許接收機對一個當與存在頻率偏移量的情況相比較時為更長的時間期間進行求積分而實現(xiàn)。
MF-搜索器104可以在各優(yōu)選實施例配置中對于不同標準而配置。通過選擇性地繞過或移除圖3(a)中搜索器電路104的某些部件來獲得配置。例如，圖3(b)以一個3GPP TS同步例示MF-搜索器，圖3(c)以一個3GPPMP搜索實施例，圖3(d)以一個IS2000小區(qū)同步/MP搜索實施例例示MF-搜索器。在這些圖中，穿過部件的實心黑色數(shù)據(jù)線或部件處于灰色陰影而無部件號的表示指示該部件已被繞過或除去。在圖3(b)中，乘法器303、304、305、306、308，復用器341，積分器322、324、326以及矩形脈沖成形電路362被繞過或除去。在圖3(c)中，乘法器304、307、308和積分器321、322被繞過或除去；以及在圖3(d)中，乘法器301、305、306、307、308被繞過或除去。在每種情況下，N為連續(xù)積分長度且M為非連續(xù)積分長度。N和M的特定值可以根據(jù)系統(tǒng)性能需求被選擇。在圖3(b)所示的實施例中，N和M被優(yōu)選地選出以使16*N*M＝256。在圖3(c)和3(d)所示的實施例中，N*M優(yōu)選是總積分長度。
如圖1(a)和1(b)所示，CTE100還包括顯示于圖4(a)中的搜索器處理單元106。搜索器處理單元包括6個通用乘法器401-406、4個積分器423-426、復用器441以及矩形脈沖成形電路461和462。很明顯地，該處理單元106的方框圖相似于處理單元104的方框圖，除了沒有緩沖器、在對緩沖器的輸入端沒有積分器以及在緩沖器的輸出端沒有乘法器之外。因此，圖4(a)中類似部件的標號是圖3(a)中相應部件的標號增加100。這些部件的連接與圖3(a)中的連接相同，以乘法器405的輸出作為輸入被連接至積分器423及復用器441的輸出作為輸入被連接至積分器424。
搜索器處理單元106被用于下述目的搜索用于跟蹤的新多路以增加到當前組；測量當前的和鄰近的小區(qū)的信號強度；幀同步；3GPP幀同步；基本下行鏈路加擾碼組識別；基本下行鏈路加擾碼識別；IS2000初始偽隨機噪聲(PN)捕獲；以及3GPP監(jiān)控的小區(qū)同步。該搜索器數(shù)據(jù)流被顯示于圖4(a)中。
搜索器處理單元106接收來自接收緩沖器抽選的輸出作為輸入。搜索器處理單元106的輸出包括具有相應的偏移和定時信息的能量水平。
該搜索器的關鍵特征包括如下用戶可配置的搜索器數(shù)；用戶可編程的搜索器算法；低功率體系結構；以及適用于各種物理信道。
用戶可配置的搜索器數(shù)通過提供并行性、可用搜索器的巨大池，例如16個在3GPP的61.44MHz輸入時鐘的搜索器、以及較低的掉話率和增強的性能。
用戶可編程的搜索器算法包括用戶編程的閾值、連續(xù)和非連續(xù)的積分長度；用戶編程的搜索停止(dwell)數(shù)(達3)；分集接收；導頻和非導頻幫助的；允許更長積分長度的頻率誤差校正操作；以及輔助的發(fā)射分集。
低功率體系結構允許空閑的搜索器被編程以不消耗功率。
搜索器的廣泛適用性包括在通用或?qū)Ｓ眯诺酪约霸诖致?精確碼信道上工作的能力。
用于搜索器處理單元106的外部程序參數(shù)包括如下天線數(shù)(搜索器使用-RX天線數(shù)(1或2))；導頻幫助的/非導頻幫助的；導頻啟用/禁用(搜索器使用-啟用或禁用導頻選通以允許導頻幫助的和非導頻幫助的)；停止算法選擇(搜索器使用-識別搜索器的停止狀態(tài)機器配置)；時隙格式(搜索器使用-用于特定信道的時隙格式類型)；起始偏移量(搜索器使用-用于搜索器的起始偏移量)；連續(xù)積分長度(這在圖4(a)中由N代表)；非連續(xù)積分長度(這在圖4(a)中由M代表)；閾值(DSM使用-只有在該閾值之上的能量被報告)；發(fā)射分集模式(搜索器使用-利用TX分集導頻)；搜索期間；用于主要碼組識別的檢測時隙；用于主要碼組識別的碼組；碼組拒收絕(由該參數(shù)指定的碼組不被搜索)；碼組授權(只有由該參數(shù)指定的碼組被搜索)；以及CGU。
如同MP-搜索器104，搜索器處理單元106可以在各優(yōu)選實施例配置中對于不同標準而配置。再次，通過選擇性地繞過或移除圖4(a)中搜索器單元106的某些部件可得到配置。例如，圖4(b)以一個3GPP導頻幫助實施例例示一個搜索，圖4(c)以一個3GPP非導頻幫助實施例，圖4(d)以一個IS2000頻導搜索實施例例示一個搜索。在圖4(b)中，乘法器404被移除，從而除去對復用器441的兩個輸入中的一個并除去對復用器工作的任何需求。在圖4(c)中，乘法器404、405和406被繞過或除去，復用器441被除去以及積分器424、426和矩形脈沖成形電路462的第二輸出信道被除去。在圖4(d)中，乘法器405被繞過且乘法器406被除去。結果，對復用器441的唯一輸入是來自乘法器404，從而除去了對復用器工作的任何需求。N和M參數(shù)與關于MF搜索器104的描述相同，即N*M是總積分長度。
如圖1(a)所示，CTE100還包括分路處理單元108。該分路是可以根據(jù)特定碼/數(shù)據(jù)調(diào)制格式被配置并在適合于一個特定系統(tǒng)的配置中被參數(shù)化的一般資源。每個分路可支持可變的擴頻因子和碼片速率。
分路檢測路徑完成對于物理和邏輯信道的數(shù)據(jù)檢測，以及用于DLL操作的提前的和遲后的信號的產(chǎn)生。分路處理單元108提供數(shù)據(jù)組合和解調(diào)；用于測量的能量和定時信息；TPC位組合；用于參數(shù)估算的按時、提前和遲后的解擴頻碼元；尋呼指示字信道檢測和解碼；以及獲得指示信道檢測和解碼。
一個CTE100分路的示例性實施例包括數(shù)據(jù)分路和導頻分路。導頻分路142和數(shù)據(jù)分路144的方框圖顯示在圖5(a)和5(b)中。導頻分路142包括乘法器501-515、積分器521-530、內(nèi)插濾波器和樣本選擇540、導頻選通550、以及碼元選通555。對導頻分路的輸入被加在乘法器501，乘法器501的輸出被作為輸入提供給內(nèi)插濾波器和樣本選擇540。內(nèi)插濾波器和樣本選擇的輸出被提供給乘法器502-505以及碼元選通塊555的輸入。乘法器502和503的輸出被提供給導頻選通塊550。乘法器504和505的輸出被提供給導頻選通塊550和碼元選通塊555。導頻選通塊的輸出被作為輸入提供給乘法器506-513且碼元選通塊的輸出被作為輸入提供給乘法器514、515。乘法器506-515的輸出被作為輸入提供給積分器521-530。
數(shù)據(jù)分路144包括乘法器561-568、積分器571-574、內(nèi)插濾波器和樣本選擇580、復用器585、信道校正塊590、以及發(fā)射分集解碼塊595。對數(shù)據(jù)分路的輸入被提供給乘法器561，乘法器561的輸出被作為輸入提供給內(nèi)插濾波器和樣本選擇580。內(nèi)插濾波器和樣本選擇的輸出被作為輸入提供給乘法器562-564。乘法器562-564的輸出被作為輸入提供給復用器585。復用器585的輸出被提供給乘法器565-568；且乘法器565-568的輸出被作為輸入提供給積分器571-574。這些積分器的輸出被提供給信道校正塊590，且然后被提供給發(fā)射分集解碼塊595。
顯示于這些圖中的對這些乘法器的第二輸入是由靈活的CGU產(chǎn)生的。
用于內(nèi)插濾波器的外部程序參數(shù)包括如下天線數(shù)(搜索器使用-RX天線數(shù)量(1或2))；起始搜索器使用一對于搜索器的起始偏移量；導頻啟用/禁用(搜索器使用-啟用或禁用導頻選通以允許導頻幫助的和非導頻幫助的)；停止算法選擇(搜索器使用-為一個搜索器識別停止狀態(tài)機器配置)；時隙格式(搜索器使用-用于特定信道的時隙格式類型)；發(fā)射分集(搜索器使用-利用TX分集導頻)；連續(xù)積分長度(這在圖4(a)中由N代表)；非連續(xù)積分長度(這在圖4(a)中由M代表)；閾值(DSM使用-只有在該閾值之上的能量被報告)。
分路處理單元108以碼片級緩沖或碼元級緩沖支持非因果關系信道估算。它還支持因果關系信道估算。
分路處理單元108的一些關鍵特征是每個分路支持多達8個同時的擴頻碼信道；每個分路支持3個同時的擾碼；每個分路具有發(fā)射分集處理路徑；在軟判定中支持多達6個同時的無線鏈路；以及低等待時間TPC位組合。上述特征是相關于用戶可配置的分路數(shù)的(例如，16個在3GPP的61.44MHz時鐘的分路)，所述分路還包括每個無線鏈路的大量多路以實現(xiàn)更低掉話率和增強的信號質(zhì)量。
分路處理單元108的其他特征包括用戶可編程的分路算法；以及低功率體系結構。
分路檢測路徑包括以8fc提供數(shù)據(jù)的內(nèi)插濾波器；解擾器；解信道化器；碼產(chǎn)生單元；以及求積分和轉儲單元。
對于分路處理單元108的輸入包括來自接收緩沖器的抽選的輸出；和來自參數(shù)估算處理器要為每個分路補償定時、頻率、幅值、和相位誤差的信息。
分路處理單元108的輸出包括到信道編解碼器存儲器空間的信道補償?shù)能浥卸ㄝ敵龃a元(6位/碼元)；從每個分路到參數(shù)估算處理器的解擴頻碼元；用于參數(shù)估算處理器中DLL操作的提前的和遲后的信號。對顯示于這幾個圖5中的那些乘法器的第二輸入是由靈活的CGU產(chǎn)生的。
用于分路處理單元108的外部程序參數(shù)包括如下天線數(shù)；用于每個要跟蹤的多路的定時信息；發(fā)射分集模式；信道估算類型；和CGU。
用于分路處理單元108的內(nèi)部程序參數(shù)包括內(nèi)插濾波器系數(shù)。
導頻和數(shù)據(jù)分路的另外實施例顯示于圖5(c)到5(f)。圖5(c)和5(d)分別例示了3GPP導頻分路和數(shù)據(jù)分路實施例。這些部件基本上分別與圖5(a)和5(b)的那些部件相同，且具有相同的標號。圖5(e)顯示一個IS2000導頻分路且圖5(f)例示一個IS2000(IS95B配置)數(shù)據(jù)分路。這些圖中的部件是圖5(a)和5(b)中部件的一個子集。特別地，乘法器505、512-515，積分器527-530和碼元選通555未被用于圖5(e)中；且乘法器562和564未被用于圖5(f)中。
如圖6所示，CTE100包括參數(shù)估算處理器110，其可以適應廣泛范圍的DS-SS應用。參數(shù)估算處理器110具有被用于實現(xiàn)基于軟件的算法的用戶可編程的μDSP146。給CTE100提供一整套用于軟件和硬件開發(fā)的工具。
CTE100參數(shù)估算處理器110被用于實現(xiàn)下述功能延時鎖定環(huán)路(DLL)；頻率鎖定環(huán)路(FLL)；上行鏈路功率控制；下行鏈路功率控制；信道估算；分路加鎖管理；以及發(fā)射分集檢測和解碼。
該參數(shù)估算處理器具有可被用在廣泛范圍的DS-SS應用中的輸入和輸出接口?？删幊痰摩藾SP146可被用于實現(xiàn)任何用戶指定的算法。顯示于這部分的例子是許多DS-SS系統(tǒng)可能例子中的一個。
該參數(shù)估算處理器通過為數(shù)據(jù)路徑嵌入的μDSP的指令和數(shù)據(jù)存儲器提供通用外部存儲器接口來提供附加的可擴縮性和靈活性。因此，指令和數(shù)據(jù)存儲器存在于CTE核心的外部。這允許用戶根據(jù)本系統(tǒng)和所需估算算法的算法復雜性設計合適的存儲器子系統(tǒng)。
CTE100參數(shù)估算處理器包括下述特征用于指令和數(shù)據(jù)存儲器的通用外部存儲器接口；運行于一組高于用于其他計算功率的核心的其他部分的時鐘頻率的能力；專有μDSP；33位指令集體系結構；40位累加；以及多達3個并行操作的執(zhí)行。
在3GPP和IS2000-1X應用的實施例情況下，參數(shù)估算處理器110可被用于實現(xiàn)下述功能延時鎖定環(huán)路(DLL)；頻率鎖定環(huán)路(FLL)；上行鏈路功率控制；下行鏈路功率控制；信道估算；分路加鎖管理；閉環(huán)發(fā)射分集模式1和2；位置選擇分集發(fā)射(SSDT)；以及發(fā)射分集檢測和解碼。
該參數(shù)估算處理器的關鍵特征是用于每個分路的可編程數(shù)字信號處理器的靈活性；完全支持用戶定義的算法的能力；以及允許模塊化結構的可擴展和可擴縮的體系結構。
用于每個分路的可編程數(shù)字信號處理器的靈活性提供數(shù)據(jù)路徑嵌入的用戶可編程16位μDSP146；以及導致更低功耗的在調(diào)制解調(diào)器外部的小得多的業(yè)務量。用戶編程的參數(shù)估算算法的使用允許不同。
完全支持用戶定義的算法的能力允許支持因果關系和非因果關系信道估算；來自專用的和/或通用信道的信道估算；及支持用戶定義的對接收流中數(shù)據(jù)的選擇以執(zhí)行估算。
可擴展和可擴縮的體系結構允許模塊化結構，其包括在CTE核心外部的指令和數(shù)據(jù)存儲器允許為了成本最優(yōu)化的特定于應用和用戶的存儲器使用；以及為了增加的性能運行于高于CTE系統(tǒng)的其他部分的時鐘速率上的能力。
參數(shù)估算處理單元110的顯示于圖6中的延時鎖定環(huán)路(DLL)148確保分路準確地跟蹤多路。DLL的輸入考慮到來自每個分路的提前的和遲后的解擴頻碼元。DLL的輸出考慮到到每個分路的定時調(diào)整信號。
DLL具有外部程序參數(shù)，所述參數(shù)包括導頻幫助的/非導頻幫助的；信道類型；時隙格式；積分長度；后檢測積分長度；以及發(fā)射分集開啟/關閉。
DLL具有內(nèi)部程序參數(shù)，即環(huán)路濾波器算法軟件。
參數(shù)估算處理單元110具有頻率鎖定環(huán)路(FLL)，頻率鎖定環(huán)路測量且校正在輸入信號上的任何頻率誤差。FLL具有解擴頻導頻碼元的輸入。FLL具有監(jiān)控每個小區(qū)頻率誤差的輸出；以及用于外部AFC環(huán)路的頻率誤差。至于內(nèi)部程序參數(shù)，F(xiàn)LL具有環(huán)路濾波器算法軟件。
CTE100具有上行鏈路功率控制，在該上行鏈路功率控制中TPC位被從下行鏈路信道提取出并根據(jù)所支持的標準被組合以產(chǎn)生適當?shù)墓β士刂泼?。該功率控制命令被提供在CTE核心的外部以便用戶能夠?qū)⑺鳛榘l(fā)射功率控制環(huán)路的一部分來使用。
CTE100上行鏈路功率控制的輸入是來自在組合器輸出端的每個信元的TPC位。
CTE100上行鏈路功率控制的輸出是特定于標準的功率上升或功率下降命令。
上行鏈路功率控制的外部程序參數(shù)包括發(fā)射分集模式。
上行鏈路功率控制的內(nèi)部程序參數(shù)包括上行鏈路功率控制算法軟件。
CTE100還包括下行鏈路功率控制，該下行鏈路功率控制具有作為它的輸入的解擴頻碼元和因果關系信道估算。
CTE100為上行鏈路信道輸出一個TPC字段。
用于CTE100的內(nèi)部程序參數(shù)包括下行鏈路功率控制算法軟件；和濾波器系數(shù)。
CTE100提供信道估算，所述信道估算允許用戶為每個多路計算信道估算且然后將其應用于每個分路。用戶具有完全的靈活性來以軟件實現(xiàn)定制的信道估算算法。
如果使用的是非因果關系信道估算，則被存儲于RX緩沖器中的額外碼片數(shù)是碼片數(shù)＝RX天線數(shù)*2560個碼片/時隙。
對信道估算的輸入包括解擴頻碼元。信道估算的輸出包括用于每個分路的相位和幅度校正。
CTE100信道估算參數(shù)包括信道類型；因果關系/非因果關系估算；用于非因果關系估算的時隙數(shù)；以及TX分集。
CTE100信道估算內(nèi)部程序參數(shù)包括信道估算算法軟件。
CTE100包括分路加鎖，分路加鎖產(chǎn)生當前分配的分路的加鎖掩碼給組合器。
對CTE100分路加鎖的輸入包括分路能量。分路加鎖的輸出包括加鎖掩碼；加鎖并組合；加鎖不組合；以及無加鎖。
用于CTE100分路加鎖的內(nèi)部程序參數(shù)包括分路加鎖算法軟件；和濾波器系數(shù)。
閉環(huán)發(fā)射分集功能支持閉環(huán)發(fā)射分集模式1和2。
閉環(huán)發(fā)射分集的輸入包括用于當前組中所有小區(qū)的信道估算。
閉環(huán)發(fā)射分集的輸出包括用于上行鏈路發(fā)射機的FBI字段的TX分集位。
用于閉環(huán)發(fā)射分集的外部程序參數(shù)提供信道類型。
其內(nèi)部程序參數(shù)包括閉環(huán)發(fā)射分集算法；和天線驗證算法。
對位置選擇分集發(fā)射(SSDT)的輸入包括當前組中所有小區(qū)的通用導頻信道的接收到的信號碼功率(RSCP)。
SSDT的輸出包括用于上行鏈路發(fā)射機的FBI字段的SSDT位。
其內(nèi)部程序參數(shù)包括基本小區(qū)識別算法。
CTE100可包括信道編解碼器116，信道編解碼器116包括顯示于圖7中的專有數(shù)據(jù)流處理器(DStPTM)150和相關的累加器和協(xié)處理器。信道編解碼器116可被用于實現(xiàn)各種各樣的DS-SS應用。信道編解碼器116包括下述RX內(nèi)核152(解間插、解收縮(de-puncturing)、速率匹配、CRC、分段等)和TX內(nèi)核154(間插、收縮(puncturing)、速率匹配、分段、卷積編碼、渦輪碼編碼、CRC、IL地址產(chǎn)生、以及DMA控制)。
該信道編解碼器的關鍵特征如下DStP150允許靈活的且有效力的數(shù)據(jù)管理和控制；用于到和從信道編解碼器存儲器的數(shù)據(jù)傳遞的DMA接口156；以及硬件加速器允許高達12Mbps數(shù)據(jù)速率。
DStP150可被用于構建數(shù)據(jù)流以處理一個由用戶在軟件中描述的完整的處理鏈。例如，單個數(shù)據(jù)流可以被解間插、渦輪碼解碼、以及CRC檢測。DStP150具有與它們相關的下述一組硬件內(nèi)核渦輪碼解碼器158；維特比解碼器160；卷積編碼器；渦輪碼編碼器；塊/CRC編碼器；速率匹配；間插器/解間插器；以及位分離/串接。
信道編解碼器116還包括渦輪碼解碼器，該渦輪碼解碼器包括下述關鍵特征用戶可選擇的Log-MAP或Max-MAP算法；專有量化方案提供在浮點實現(xiàn)的0.1dB之內(nèi)的結果；適應性解碼算法以最小次數(shù)的所需迭代得到希望的SNR。將迭代次數(shù)降到60％；以及無縫界面支持用戶定義的停止判決標準算法。
信道編解碼器116渦輪碼解碼器158的輸入端包括信道編解碼器存儲器。
信道編解碼器116渦輪碼解碼器158的輸出端包括信道編解碼器存儲器。
信道編解碼器116渦輪碼解碼器158的外部程序參數(shù)包括碼速率(3/4、1/2、1/3、1/4)；生成多項式；最大迭代數(shù)(1-16)；Log-MAP或Max-Log-MAP；滑動窗口大小(24到64)；用于適應性解碼算法的停止判決標準；以及渦輪碼間插模式。
信道編解碼器116的內(nèi)部程序參數(shù)包括DStP軟件。
CTE100信道編解碼器116還包括維特比解碼器160。
CTE100信道編解碼器116維特比解碼器160的輸入端和輸出端包括信道編解碼器存儲器。
維特比解碼器160的外部程序參數(shù)包括碼速率(1/6-1/2)；生成多項式；路徑度量初始值；路徑度量最大/最小差值中斷的限制值；解收縮模式；解收縮算法；回溯(trace back)方法；回溯塊長度；網(wǎng)格端狀態(tài)數(shù)；用于起始狀態(tài)估算的跟蹤開始(trace-open)塊長；以及用于解碼的數(shù)據(jù)產(chǎn)生的跟蹤結束(trace-final)塊長。
維特比解碼器160的內(nèi)部程序參數(shù)包括DStP150軟件。
信道編解碼器116中還包括輸入端和輸出端包括信道編解碼器存儲器的卷積編碼器。
該卷積編碼器的外部程序參數(shù)包括碼速率(1/6-1/2)；生成多項式；以及起始狀態(tài)。
該卷積編碼器的內(nèi)部程序參數(shù)包括DStP150軟件。
信道編解碼器116還包括渦輪碼編碼器。該渦輪碼編碼器的輸入端和輸出端包括信道編解碼器存儲器。
信道編解碼器116渦輪碼編碼器的外部程序參數(shù)包括碼速率；生成多項式；起始狀態(tài)；渦輪碼間插器方法；以及間插器表。
信道編解碼器116渦輪碼編碼器的內(nèi)部程序參數(shù)包括DStP150軟件。
包括在信道編解碼器116中的塊/CRC編碼器具有包括信道編解碼器存儲器的輸入端和輸出端。
塊/CRC編碼器的外部程序參數(shù)包括下述塊長度；多項式；以及起始狀態(tài)。
塊/CRC編碼器的內(nèi)部程序參數(shù)包括DStP150軟件。
包括在信道編解碼器116中的速率匹配單元具有包括信道編解碼器存儲器的輸入端和輸出端。
該速率匹配單元的外部程序參數(shù)包括塊長度；速率匹配方法；初始值；增加值；以及減少值。
該速率匹配單元的內(nèi)部程序參數(shù)包括DStP150軟件。
CTE100具有能夠適應于廣泛范圍的DS-SS應用的發(fā)射機單元112。
發(fā)射機單元112被配置成實現(xiàn)各種下行鏈路信道。該發(fā)射機完成下述功能幀構造器；時隙和幀構造；數(shù)據(jù)映射；將位映射到用于所需的調(diào)制(BPSK、QPSK)的碼元；碼調(diào)制；以及包括IS2000的O-QPSK調(diào)制的信道化和加擾操作。
CTE發(fā)射機112支持下述不連續(xù)發(fā)射；和壓縮模式。
對CTE發(fā)射機112的輸入包括以下信道編碼器輸出；參數(shù)估算處理器輸出(上行鏈路TPC位)；來自定時和控制塊的定時信息；來自編解碼器的TFCI位；以及來自調(diào)制解調(diào)器的FBI位。
CTE發(fā)射機112的輸出包括用于TX脈沖整形濾波器的碼片速率數(shù)據(jù)。
外部程序參數(shù)包括信道類型；時隙格式；用于組合多物理信道的權值；以及CGU。
CTE100具有可以適應于廣泛范圍的DS-SS應用的定時和控制單元114。以下描述提供用于例如3GPP和IS2000的功能和接口。
該定時和控制單元被設計用于控制整個CTE操作。定時和控制單元工作于由接收參考多路決定的時鐘上。該單元直接接口于并控制解調(diào)分路/CGU、搜索器分路/CGU、小區(qū)搜索器、發(fā)射機單元、功率控制單元和信道編解碼器的工作定時。該單元的主要特征在于以下幀計數(shù)器和幀邊界指示器；類型A；3GPP FDD的無線幀；IS2000-1X的無線幀；類型B；3GPP FDD的時隙；IS2000-1X的功率控制組；全局碼片計數(shù)器；TX和RX的參考定時調(diào)整；動作時間事件發(fā)生；用于數(shù)據(jù)碼元提取的碼元位置指示符(例如下行鏈路中的TPC位)；以及包括ADC和DAC的模擬前端的時鐘控制。
可以配置不同的CTE處理模塊以提供測量值。CTE為示例性DS-SS應用所提供的主要測量值是


CTE100通過某些硬件接口與該系統(tǒng)的其他部分通信。這些硬件接口可被用在廣泛范圍的DS-SS應用中。這些硬件接口包括接收機輸入端。該接收機輸入端接口包括16位寬輸入端，對每個I和Q各8位。如果使用兩個天線，則來自這兩個天線的數(shù)據(jù)在該總線上被多路復用。此輸入被饋送給抽選過濾器。該抽選過濾器將數(shù)據(jù)抽選到2fc，并將其存儲到接收機輸入端緩沖器。該接收機輸入端緩沖存儲器接口提供到不是CTE核心一部分的主接收緩沖器的連接。該接收緩沖器被用于存儲抽選的基帶數(shù)據(jù)。
發(fā)射機輸出被饋送給發(fā)射機脈沖整形濾波器和DAC。
信道編解碼器存儲器接口被用于信道編解碼器存儲緩沖器。
該存儲緩沖器被用于輸入、輸出、間插、以及解間插數(shù)據(jù)。
參數(shù)估算處理器存儲器接口允許用戶按照針對特定產(chǎn)品的特定參數(shù)估算算法的需要擴縮指令和數(shù)據(jù)存儲器。該存儲器接口包括μDSP的數(shù)據(jù)總線和指令總線。
通過微處理器接口利用CTE VMI軟件來分配和編程微處理器接口處理資源。
掃描鏈也被用于配置該CTE。被用于通過該接口設置CTE的參數(shù)稱為配置參數(shù)。
模擬前端控制信號152被顯示于圖1(b)中。這些模擬前端控制信號包括發(fā)射機功率控制(參數(shù)估算處理器輸出)；接收機AGC輸出(前端處理輸出)；AFC輸出(參數(shù)估算處理器輸出)；DC偏移校正控制(前端處理輸出)；以及RSSI輸入(前端處理輸入)。
其他接口包括輸入時鐘；驅(qū)動RX ADC的輸出時鐘；以及驅(qū)動TX DAC的輸出時鐘。
圖8例示一個表示搜索機的操作的示例性實施例的三態(tài)停止狀態(tài)機(DSM)。如果在狀態(tài)0閾值A被滿足，則操作轉到狀態(tài)1。如果在狀態(tài)1閾值B被滿足，則操作轉到狀態(tài)2。如果在狀態(tài)2閾值C被滿足，則搜索結果被送到一個典型的搜索管理單元。萬一任何閾值，無論A、B還是C都沒被達到，則操作被重置到狀態(tài)0。
圖9例示分路處理單元108在因果關系信道估算模式中的操作。圖10顯示了分路處理單元108在非因果關系信道估算碼片級緩沖模式中的操作。圖11例示了分路處理單元108的操作的非因果關系信道估算碼元級緩沖模式。
圖13顯示了一個μDSP146體系結構的示例性實施例。
在圖14中，例示了一個可重配置的解碼器(下行鏈路)。在圖15中，例示了一個可重配置的編碼器(上行鏈路)。利用圖14和15中配置參數(shù)的適當選擇，用戶可以為諸如3GPP和IS2000的各種標準而修改解碼器和編碼器。
雖然此處關于優(yōu)選實施例而對本發(fā)明進行了描述和例示，但顯而易見地，可以利用本公開的講授做出各種修改、調(diào)整和變形，而不脫離本發(fā)明的范圍并旨在本發(fā)明的范圍之內(nèi)。
權利要求
1.一種裝置，包括第一乘法器，其具有第一和第二輸入以及一輸出；第二和第三乘法器，其每一個具有第一和第二輸入以及一輸出，所述第二和第三乘法器的所述第一輸入被連接至所述第一乘法器的所述輸出；第四和第五乘法器，其每一個具有第一和第二輸入以及一輸出，所述第四和第五乘法器的所述第一輸入被連接至所述第二乘法器的所述輸出；復用器，其具有兩個輸入和一個輸出，一個輸入被連接至所述第五乘法器的所述輸出且另一個輸入被連接至所述第三乘法器的所述輸出；第一和第二積分器，其每一個具有一個輸入和一個輸出，所述第一積分器的所述輸入被連接至所述第四乘法器的所述輸出且所述第二積分器的所述輸入被連接至所述復用器的所述輸出。
2.權利要求1的裝置，還包括第六乘法器，其具有第一和第二輸入以及一輸出，所述輸出被連接至所述第一乘法器的所述第一輸入。
3.權利要求2的裝置，還包括緩沖器，其被連接至所述第一和第二積分器的所述輸出；第七和第八乘法器，其每一個具有第一和第二輸入以及一輸出，所述這兩個乘法器的所述第一輸入被連接至所述緩沖器的輸出；以及第三和第四積分器，其每一個具有一個輸入和一個輸出，所述第三和第四積分器的所述輸入被連接至所述第七和第八乘法器的所述輸出。
4.權利要求1的裝置，其中對所述第一乘法器的所述第二輸入是在對被加到對所述第一乘法器的所述第一輸入的序列進行解擾中有用的碼。
5.權利要求4的裝置，其中所述碼是偽噪聲碼。
6.權利要求1的裝置，其中對所述第二和第三乘法器的所述第二輸入是在對被加到對所述第二和第三乘法器的述第一輸入的信號進行解信道化中有用的碼。
7.權利要求6的裝置，其中所述碼是沃爾什碼。
8.一種裝置，包括調(diào)制解調(diào)器單元和信道編解碼器單元，所述調(diào)制解調(diào)器單元具有前端單元，其用于連接到天線；匹配的濾波器搜索器單元，其至少被連接至所述前端單元；搜索器單元，其至少被連接至所述前端單元；分路處理單元，其被連接至所述前端單元；參數(shù)估算處理器單元，其至少被連接至所述分路處理單元和所述搜索器單元；以及發(fā)射機單元；所述信道編解碼器單元具有信道解碼器單元，其至少被連接至所述分路處理單元；以及信道編碼器，其至少被連接至所述發(fā)射機單元。
9.一種裝置，包括調(diào)制解調(diào)器單元和信道編解碼器單元，所述調(diào)制解調(diào)器單元具有前端單元，其用于連接到信號源；匹配的濾波器搜索器單元，其至少被連接至所述前端單元，所述匹配的濾波器搜索器單元被配置成提供時隙同步；搜索器單元，其至少被連接至所述前端單元，所述搜索器單元被配置成提供幀同步和碼組的識別以及碼的識別；分路處理單元，其被連接至所述前端單元；參數(shù)估算處理器單元，其至少被連接至所述分路處理單元和所述搜索器單元；以及發(fā)射機單元；所述信道編解碼器單元具有信道解碼器單元，其至少被連接至所述分路處理單元；以及信道編碼器，其至少被連接至所述發(fā)射機單元。
10.權利要求9的裝置，其中所述分路處理單元包括導頻分路單元和數(shù)據(jù)分路單元。
11.權利要求9的裝置，其中所述匹配的濾波器搜索器單元包括第一乘法器，其具有第一和第二輸入以及一輸出；第二和第三乘法器，其每一個具有第一和第二輸入以及一輸出，所述第二和第三乘法器的所述第一輸入被連接至所述第一乘法器的所述輸出；第四和第五乘法器，其每一個具有第一和第二輸入以及一輸出，所述第四和第五乘法器的所述第一輸入被連接至所述第二乘法器的所述輸出；復用器，其具有兩個輸入和一個輸出，一個輸入被連接至所述第五乘法器的所述輸出且另一個輸入被連接至所述第三乘法器的所述輸出；第一和第二積分器，其每一個具有一個輸入和一個輸出，所述第一積分器的所述輸入被連接至所述第四乘法器的所述輸出且所述第二積分器的所述輸入被連接至所述復用器的所述輸出。
12.權利要求11的裝置，還包括第六乘法器，其具有第一和第二輸入以及一輸出，所述輸出被連接至所述第一乘法器的所述第一輸入。
13.權利要求12的裝置，還包括緩沖器，其被連接至所述第一和第二積分器的所述輸出；第七和第八乘法器，其每一個具有第一和第二輸入以及一輸出，所述這兩個乘法器的所述第一輸入被連接至所述緩沖器的輸出；以及第三和第四積分器，其每一個具有一個輸入和一個輸出，所述第三和第四積分器的所述輸入被連接至所述第七和第八乘法器的所述輸出。
14.權利要求11的裝置，其中對所述第一乘法器的所述第二輸入是在對被加到對所述第一乘法器的所述第一輸入的序列進行解擾中有用的碼。
15.權利要求14的裝置，其中所述碼是偽噪聲碼。
16.權利要求11的裝置，其中對所述第二和第三乘法器的所述第二輸入是在對被加到對所述第二和第三乘法器的所述第一輸入的信號進行解信道化中有用的碼。
17.權利要求16的裝置，其中所述碼是沃爾什碼。
18.一種裝置，在芯片組上包括調(diào)制解調(diào)器單元和信道編解碼器單元，所述調(diào)制解調(diào)器單元具有前端單元，其用于連接到天線；匹配的濾波器搜索器單元，其至少被連接至所述前端單元，所述匹配的濾波器搜索器單元被配置成提供時隙同步；搜索器單元，其至少被連接至所述前端單元，所述搜索器單元被配置成提供幀同步和碼組的識別以及碼的識別；分路處理單元，其被連接至所述前端單元，所述分路處理單元包括導頻分路單元和數(shù)據(jù)分路單元；參數(shù)估算處理器單元，其至少被連接至所述分路處理單元和所述搜索器單元；以及發(fā)射機單元；所述信道編解碼器單元具有信道解碼器單元，其至少被連接至所述分路處理單元；以及信道編碼器，其至少被連接至所述發(fā)射機單元。
全文摘要
一種可配置的蜂窩式終端引擎(CTE)可由外部代理(例如，微控制器、DSP或狀態(tài)機)來配置以適應不同擴頻系統(tǒng)的特定需求。該CTE在芯片組上包括調(diào)制解調(diào)器單元和信道編解碼器單元。所述調(diào)制解調(diào)器單元具有前端單元(102)，其用于連接到天線；匹配的濾波器搜索器單元(104)，其至少被連接至所述前端單元；搜索器單元(106)，其至少被連接至所述前端單元；分路處理單元(108)，其被連接至所述前端單元；參數(shù)估算處理器單元(110)，其至少被連接至所述分路處理單元和所述搜索器單元；以及發(fā)射機單元(112)。所述信道編解碼器單元具有信道解碼器單元(118)，其至少被連接至所述分路處理單元；以及信道編碼器(120)，其至少被連接至所述發(fā)射機單元。
文檔編號H04B1/707GK1552135SQ02817199
公開日2004年12月1日 申請日期2002年8月2日 優(yōu)先權日2001年8月2日
發(fā)明者S·加弗努迪亞斯, J·博庫茲, A·雅克, R·M·米斯拉, Y·張, A·西爾弗伯格, R·里扎, Y·納克森, S 加弗努迪亞斯, げ, 庾, 松, 米斯拉 申請人:英芬能技術公司