專(zhuān)利名稱(chēng)：應(yīng)用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種應(yīng)用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器電路。
由于傳輸線對(duì)所傳輸?shù)臄?shù)字信號(hào)呈現(xiàn)出低通濾波器的特性，它對(duì)數(shù)字信號(hào)的高頻部分和低頻部分的作用不同，使傳輸?shù)臄?shù)據(jù)出現(xiàn)隨機(jī)的小相位移動(dòng)，表現(xiàn)為信號(hào)之間的干擾。這種干擾隨”1”的密度變化而變化。所以從這些接收的數(shù)據(jù)流恢復(fù)的時(shí)鐘也有相位調(diào)制效應(yīng)，這就是時(shí)鐘抖動(dòng)的一個(gè)主要來(lái)源。這種由于碼之間的干擾而引起的抖動(dòng)屬于系統(tǒng)性的抖動(dòng)，具有累積的特性。在數(shù)據(jù)重新發(fā)送之前要盡可能地去除數(shù)據(jù)上的抖動(dòng)。
減小抖動(dòng)的方法很多，最常用的方法是使用從數(shù)據(jù)提取的時(shí)鐘把有抖動(dòng)的數(shù)據(jù)寫(xiě)入一個(gè)彈性存儲(chǔ)電路，如先進(jìn)先出(FIFO)移位寄存器。然后用一個(gè)沒(méi)有抖動(dòng)或抖動(dòng)較小的時(shí)鐘把該數(shù)據(jù)從彈性存儲(chǔ)電路中讀出，對(duì)要發(fā)送的數(shù)據(jù)重新定時(shí)，減小了數(shù)據(jù)上的抖動(dòng)?；驹硪?jiàn)圖1。
美國(guó)專(zhuān)利(US5502750，US5602882)數(shù)字抖動(dòng)衰減器中使用外部提供的多相時(shí)鐘，時(shí)鐘頻率的大小用一個(gè)升/降計(jì)數(shù)器(Up/Down Counter)讀寫(xiě)時(shí)鐘之間誤差脈沖的個(gè)數(shù)來(lái)調(diào)整。這就帶來(lái)了兩個(gè)缺陷一是外部要提供精確的多相時(shí)鐘，一般的系統(tǒng)是不提供精確的多相時(shí)鐘，并且隨著數(shù)據(jù)速率的降低，所需精確的多相時(shí)鐘個(gè)數(shù)也要增加，同時(shí)要求這些精確的多相時(shí)鐘之間要滿足一定的相位關(guān)系；二是用計(jì)數(shù)相位比較器的輸出脈沖來(lái)調(diào)整時(shí)鐘頻率，至少需兩個(gè)周期才能調(diào)節(jié)一次，速度較慢。另一項(xiàng)美國(guó)專(zhuān)利(US 5090025)則使用一個(gè)數(shù)字鎖相環(huán)來(lái)產(chǎn)生精確時(shí)鐘，結(jié)構(gòu)見(jiàn)圖2。它的缺點(diǎn)是鎖相環(huán)的外部頻率仍然是從輸入數(shù)據(jù)中提取時(shí)鐘，產(chǎn)生很大的抖動(dòng)；另外這種數(shù)字鎖相環(huán)是一種半數(shù)字式，濾波器(Filter)和壓控振蕩器(VCO)都是模擬電路，其中濾波器占用的體積非常大，而壓控振蕩器會(huì)產(chǎn)生新的抖動(dòng)，減小抖動(dòng)的效果不好。
本實(shí)用新型的應(yīng)用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器電路，包括時(shí)鐘/數(shù)據(jù)恢復(fù)電路、CDR控制電路、彈性存儲(chǔ)電路和全數(shù)字鎖相環(huán)電路，時(shí)鐘/恢復(fù)電路從輸入數(shù)據(jù)提取的時(shí)鐘，分別控制CDR控制電路(2)、彈性存儲(chǔ)電路和全數(shù)字鎖相環(huán)電路；CDR控制電路提供的控制信號(hào)，控制彈性存儲(chǔ)電路中數(shù)據(jù)進(jìn)行串/并和并/串轉(zhuǎn)換；全數(shù)字鎖相環(huán)提供的基準(zhǔn)時(shí)鐘，控制彈性存儲(chǔ)電路數(shù)據(jù)輸出。
該數(shù)字抖動(dòng)衰減器電路的精確時(shí)鐘生成方式完全不同于上面三種專(zhuān)利的方式，控制電路結(jié)構(gòu)也與前面兩種美國(guó)專(zhuān)利有很大的不同。它采用了一種具有快速鎖定功能的全數(shù)字鎖相環(huán)電路，解決了數(shù)據(jù)在傳輸過(guò)程中抖動(dòng)問(wèn)題。


圖1數(shù)據(jù)減少抖動(dòng)的原理圖。
圖2一種抖動(dòng)衰減器的原理圖。
圖3應(yīng)用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器原理圖。
圖4由輸入數(shù)據(jù)流101提取的時(shí)鐘103的波形。
圖5時(shí)鐘與數(shù)據(jù)恢復(fù)電路的原理圖。
圖6全數(shù)字鎖相環(huán)的原理圖。
圖7時(shí)鐘與數(shù)據(jù)恢復(fù)控制電路產(chǎn)生的時(shí)鐘106與控制信號(hào)105、107的波形。
圖8彈性存儲(chǔ)器第二排寄存器的電路原理圖。
圖9彈性存儲(chǔ)器中第三排移位寄存器的電路原理圖。
圖10彈性存儲(chǔ)器在控制信號(hào)的控制下輸入與輸出數(shù)據(jù)的波形。
圖3中接收的數(shù)據(jù)(101)分別輸入到時(shí)鐘/數(shù)據(jù)恢復(fù)電路(1)和彈性存儲(chǔ)電路(3)。時(shí)鐘/數(shù)據(jù)恢復(fù)電路(1)對(duì)編碼的連0數(shù)有一定的限制，要求連0的個(gè)數(shù)不超過(guò)15個(gè)，否則相位漂移將丟失時(shí)鐘信息?；謴?fù)的時(shí)鐘信號(hào)(103)輸入到彈性存儲(chǔ)電路(3)中第一級(jí)串行移位寄存器(301)的時(shí)鐘輸入端，有抖動(dòng)的數(shù)據(jù)流(101)輸入到它的數(shù)據(jù)輸入端，輸入數(shù)據(jù)(101)與恢復(fù)時(shí)鐘(103)波形見(jiàn)圖4。作為一個(gè)實(shí)例，這里使用數(shù)據(jù)速率為2.048Mbps。時(shí)鐘/數(shù)據(jù)恢復(fù)電路(1)設(shè)計(jì)關(guān)鍵是時(shí)鐘的恢復(fù)速度，速度太慢，會(huì)使時(shí)鐘(103)與數(shù)據(jù)(101)之間不能有效地配合，起始數(shù)據(jù)會(huì)丟失。設(shè)計(jì)該電路時(shí)有三個(gè)電路模塊的參數(shù)需特別注意，一是壓控振蕩器(VCO)的起振頻率要接近數(shù)據(jù)(101)的數(shù)據(jù)速率；二是低通濾波器(LPF)中電阻、電容的參數(shù)值；三是選擇合適的鑒頻鑒相器(PFD)。見(jiàn)圖5。
全數(shù)字鎖相環(huán)(4)電路結(jié)構(gòu)見(jiàn)圖6。它需要一個(gè)本地的高頻時(shí)鐘(104)。通常時(shí)鐘(104)是一個(gè)相對(duì)精確的時(shí)鐘，由本地的系統(tǒng)提供。如果時(shí)鐘(104)的頻率較低，如T1的通信系統(tǒng)只提供1.544MHz的系統(tǒng)時(shí)鐘，E1的通信系統(tǒng)提供2.048MHz的系統(tǒng)時(shí)鐘，就需要用倍頻器來(lái)生成該高頻時(shí)鐘(104)。
全數(shù)字鎖相環(huán)(4)由鑒頻鑒相器PFD(6)、升降計(jì)數(shù)器Up/DownCounter(7)、增減脈沖檢測(cè)器INC/DEC Detector(8)及加速鎖定電路(10)、窄脈沖過(guò)濾電路組成(9)、分頻電路(11)組成。
增減脈沖檢測(cè)器(8)相當(dāng)于一個(gè)振蕩器，在正常情況下，它的輸出頻率F1是本地高頻時(shí)鐘的兩分頻。F1再經(jīng)過(guò)分頻電路(11)分頻輸出的時(shí)鐘(108)基本上是本地高頻時(shí)鐘(104)的分頻，其性能與時(shí)鐘/數(shù)據(jù)恢復(fù)電路提取的時(shí)鐘(103)基本無(wú)關(guān)。所以時(shí)鐘(108)的抖動(dòng)性能比(103)的抖動(dòng)性能要好。
由數(shù)據(jù)(101)提取的時(shí)鐘(103)，對(duì)全數(shù)字鎖相環(huán)(4)輸出頻率(108)的控制，是通過(guò)時(shí)鐘信號(hào)F1中增/減一個(gè)高頻時(shí)鐘(104)的脈沖來(lái)實(shí)現(xiàn)的。時(shí)鐘(103)與時(shí)鐘(108)進(jìn)行相位比較，如果時(shí)鐘(103)的相位比時(shí)鐘(108)的相位超前，在有兩個(gè)周期超前時(shí)，則在F1中增加一個(gè)高頻時(shí)鐘(104)的脈沖。如果時(shí)鐘(103)的相位比時(shí)鐘(108)的相位滯后，在有兩個(gè)周期滯后時(shí)，則在F1中減少一個(gè)高頻時(shí)鐘(104)的脈沖。直到時(shí)鐘(103)的相位和時(shí)鐘(108)的相位差在誤差范圍之內(nèi)，對(duì)F1不作調(diào)整，鑒相器輸出的窄脈沖由窄脈沖過(guò)濾電路(9)過(guò)濾去除。這里所謂的超前兩個(gè)周期或滯后兩個(gè)周期，是指在超前兩個(gè)周期之間無(wú)滯后現(xiàn)象發(fā)生，同樣，在滯后兩個(gè)周期之間無(wú)超前現(xiàn)象發(fā)生。無(wú)論何種情況，時(shí)鐘(108)都是由時(shí)鐘(104)間接產(chǎn)生，而不是由輸入數(shù)據(jù)(101)提取的時(shí)鐘(103)產(chǎn)生。然而經(jīng)過(guò)全數(shù)字鎖相環(huán)的調(diào)整，時(shí)鐘(108)與時(shí)鐘(103)基本是同相的。這就保證了時(shí)鐘(108)、(106)之間有一定的相位關(guān)系，時(shí)鐘之間的相位可以很好地配合，而不至于發(fā)生數(shù)據(jù)丟失的現(xiàn)象。同時(shí)，時(shí)鐘(108)是由本地時(shí)鐘(104)產(chǎn)生的，這就保證了時(shí)鐘(108)的抖動(dòng)性能。
信號(hào)(105)與(107)是CDR控制電路(2)產(chǎn)生的控制信號(hào)，信號(hào)(106)是時(shí)鐘信號(hào)。CDR控制電路(2)產(chǎn)生的波形見(jiàn)圖7所示。輸入數(shù)據(jù)(101)在時(shí)鐘(103)的控制下，每一個(gè)時(shí)鐘周期移入一個(gè)數(shù)據(jù)。在第8/16/32個(gè)時(shí)鐘為高電平時(shí)，控制信號(hào)(105)是高電平，在時(shí)鐘(106)的控制下，把第一級(jí)的8/16/32個(gè)數(shù)據(jù)并行移入第二級(jí)寄存器?？刂菩盘?hào)(107)是控制信號(hào)(105)信號(hào)之后的控制信號(hào)。在控制信號(hào)(105)之后，控制信號(hào)(107)是高電平時(shí)，在時(shí)鐘(106)的上升沿，把第二級(jí)寄存器中的數(shù)據(jù)拷貝入第三級(jí)移位寄存器。在時(shí)鐘(108)的控制下，拷貝到第三級(jí)數(shù)據(jù)順序移出第三級(jí)移位寄存器，產(chǎn)生串行數(shù)據(jù)(109)輸出。
作為一個(gè)實(shí)例設(shè)定移位寄存器的長(zhǎng)度為16，也可以設(shè)定為8、32等。移位寄存器的長(zhǎng)度設(shè)定越長(zhǎng)，造成的系統(tǒng)延遲就越長(zhǎng)，但是去抖動(dòng)的效果就越好。圖8是彈性存儲(chǔ)器3的第二級(jí)寄存器(302)的結(jié)構(gòu)。把數(shù)據(jù)串并轉(zhuǎn)換后，數(shù)據(jù)在此保存8個(gè)時(shí)鐘(103)周期。圖9是彈性存儲(chǔ)電路(3)的第三級(jí)移位寄存器(303)的結(jié)構(gòu)。在時(shí)鐘(108)的上升沿，控制信號(hào)Control為高電平，此時(shí)數(shù)據(jù)D1～D16進(jìn)入移位寄存器，實(shí)現(xiàn)數(shù)據(jù)的并串轉(zhuǎn)換。在時(shí)鐘(108)的作用下，數(shù)據(jù)D1～D16逐步移出移位寄存器。D1～D16對(duì)應(yīng)上一級(jí)的數(shù)據(jù)輸出N1～N16，而U1～U16對(duì)應(yīng)第一級(jí)串行移位寄存器的第一至第十六個(gè)寄存器的輸出。
圖10是該使用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器電路輸入與輸出數(shù)據(jù)的波形圖。圖中上排波形是輸入數(shù)據(jù)的波形，該數(shù)據(jù)是歸0碼。下排是輸出的數(shù)據(jù)，由于時(shí)鐘(108)的頻率與輸入數(shù)據(jù)的數(shù)碼速率相同，所以輸入的數(shù)據(jù)變?yōu)榉菤w0碼。從波形也可以明顯地看出彈性存儲(chǔ)電路(3)存在很大的延遲，該仿真波形設(shè)定的移位寄存器的長(zhǎng)度為16。第一級(jí)串行移位寄存器數(shù)據(jù)串并轉(zhuǎn)換到第二級(jí)寄存器共需16個(gè)時(shí)鐘(103)周期，第二級(jí)寄存器到第三級(jí)移位寄存器的并串轉(zhuǎn)換共需8個(gè)時(shí)鐘(103)周期，再加上第二級(jí)到第三級(jí)的拷貝需一個(gè)時(shí)鐘(103)的上升沿，這樣總的延遲約25個(gè)時(shí)鐘(103)的周期。
權(quán)利要求1.一種應(yīng)用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器，其特征在于包括時(shí)鐘/數(shù)據(jù)恢復(fù)電路(1)、CDR控制電路(2)、彈性存儲(chǔ)電路(3)和全數(shù)字鎖相環(huán)電路(4)，時(shí)鐘/恢復(fù)電路從輸入數(shù)據(jù)(101)提取的時(shí)鐘(103)，分別控制CDR控制電路(2)、彈性存儲(chǔ)電路(3)和全數(shù)字鎖相環(huán)電路(4)；CDR控制電路(2)提供的控制信號(hào)，控制彈性存儲(chǔ)電路(3)中數(shù)據(jù)進(jìn)行串/并和并/串轉(zhuǎn)換；全數(shù)字鎖相環(huán)(4)提供的基準(zhǔn)時(shí)鐘(108)，控制彈性存儲(chǔ)電路(3)數(shù)據(jù)(109)輸出。
2.按照權(quán)利要求1所述的電路，其特征在于其中全數(shù)字鎖相環(huán)(4)的主要電路模塊由邏輯電路構(gòu)成，該全數(shù)字鎖相環(huán)(4)具有快速鎖定的功能，當(dāng)輸入頻率與輸出頻率相位差在誤差范圍之內(nèi)時(shí)，對(duì)輸出頻率信號(hào)不作調(diào)整。
3.按照權(quán)利要求1所述的電路，其特征在于其中彈性存儲(chǔ)器(3)是由三級(jí)寄存器組成，在時(shí)鐘(103)控制下，輸入數(shù)據(jù)(101)依次寫(xiě)入第一級(jí)串行移位寄存器；在控制信號(hào)(105)控制下，第一級(jí)串行移位寄存器(301)中數(shù)據(jù)并行寫(xiě)入第二級(jí)寄存器(302)，實(shí)現(xiàn)串/并轉(zhuǎn)換；第二級(jí)寄存器(302)數(shù)據(jù)經(jīng)過(guò)8/16/32個(gè)時(shí)鐘周期，并行寫(xiě)入第三級(jí)移位寄存器(303)；在基準(zhǔn)時(shí)鐘(108)控制下，數(shù)據(jù)依次移出第三級(jí)移位寄存器(303)，數(shù)據(jù)實(shí)現(xiàn)并/串轉(zhuǎn)換。
4.按照權(quán)利要求2所述的電路，其特征在于全數(shù)字鎖相環(huán)(4)輸出信號(hào)的頻率是本地高頻時(shí)鐘的分頻頻率，該本地高頻時(shí)鐘(104)可以由本地的低頻時(shí)鐘倍頻得到。
5.按照權(quán)利要求3所述的電路，其特征在于彈性存儲(chǔ)器(3)各級(jí)寄存器的長(zhǎng)度可以是8、16及32位。第二級(jí)寄存器中的每個(gè)位寄存器都是由一個(gè)兩路選擇器和一個(gè)具有復(fù)位功能的觸發(fā)器組成。兩路選擇器的輸出端連接觸發(fā)器的數(shù)據(jù)輸入端，兩路選擇器的選擇端接讀寫(xiě)控制電路的一個(gè)控制端，高電平輸入端接對(duì)應(yīng)第一級(jí)觸發(fā)器的輸出端，低電平輸入端接該寄存器中觸發(fā)器的正輸出端。第三級(jí)移位寄存器的每個(gè)單元都是由一個(gè)具有復(fù)位功能的觸發(fā)器、一個(gè)兩輸入或門(mén)和一個(gè)兩輸入與門(mén)組成。兩輸入或門(mén)的輸出端接該單元觸發(fā)器的數(shù)據(jù)輸入端。或門(mén)的一個(gè)輸入端接與門(mén)的輸出端，另一個(gè)輸入端接前一個(gè)單元的觸發(fā)器的正輸出端，第三級(jí)移位寄存器第一個(gè)單元輸入端接地。與門(mén)的兩個(gè)輸入端一端接讀寫(xiě)控制電路的一個(gè)控制端，另一端接第二級(jí)寄存器對(duì)應(yīng)存儲(chǔ)單元的輸出端。
專(zhuān)利摘要本實(shí)用新型設(shè)計(jì)了一種應(yīng)用全數(shù)字鎖相環(huán)的數(shù)字抖動(dòng)衰減器電路。包括時(shí)鐘/數(shù)據(jù)恢復(fù)電路、CDR控制電路、彈性存儲(chǔ)電路和全數(shù)字鎖相環(huán)電路。時(shí)鐘/數(shù)據(jù)恢復(fù)電路從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)，并控制輸入數(shù)據(jù)依次寫(xiě)入彈性存儲(chǔ)電路；全數(shù)字鎖相環(huán)產(chǎn)生基準(zhǔn)時(shí)鐘，控制數(shù)據(jù)依次移出彈性存儲(chǔ)電路；彈性存儲(chǔ)電路由三級(jí)寄存器構(gòu)成，寄存器數(shù)據(jù)長(zhǎng)度可為8，16，32位。由于全數(shù)字鎖相環(huán)產(chǎn)生一種基準(zhǔn)時(shí)鐘信號(hào)，消除了傳輸線中隨機(jī)的相位移動(dòng)，實(shí)現(xiàn)了數(shù)據(jù)去抖動(dòng)的功能。
文檔編號(hào)H04L7/00GK2595091SQ0228821
公開(kāi)日2003年12月24日 申請(qǐng)日期2002年12月11日 優(yōu)先權(quán)日2002年12月11日
發(fā)明者陳后鵬 申請(qǐng)人:上海貝嶺股份有限公司