專利名稱:調(diào)節(jié)晶體振蕩器頻率的數(shù)字鎖相環(huán)及方法
技術(shù)領(lǐng)域:
本發(fā)明是涉及電子振蕩器穩(wěn)定的,尤其是涉及一種鎖向環(huán)的。
背景技術(shù):
隨著各種通信系統(tǒng)在公共電信網(wǎng)絡(luò)上的廣泛應(yīng)用,導(dǎo)致網(wǎng)絡(luò)規(guī)模越來越大,網(wǎng)絡(luò)環(huán)境也越來越復(fù)雜,尤其對于有線接入網(wǎng)和無線接入網(wǎng)等各種邊際網(wǎng)絡(luò),網(wǎng)絡(luò)環(huán)境更為復(fù)雜,比如所依托的傳輸網(wǎng)有SDH(Synchronous Digital Hierarchy,同步數(shù)字體制)、PDH(Pseudo-synchronous Digital Hierarchy,準(zhǔn)同步數(shù)字體制)、數(shù)字微波甚至SDH/PDH混合網(wǎng)絡(luò)。另一方面,目前傳輸網(wǎng)基本上是基于SDH的,盡管SDH有其獨有寬帶、自愈能力強和強大的網(wǎng)管能力等優(yōu)點,但其應(yīng)用在邊際網(wǎng)絡(luò)中同步卻是個主要問題。一般情況下,由于指針調(diào)整可以應(yīng)付網(wǎng)元之間的頻差,所以SDH網(wǎng)并不一定需要工作在同步方式下,即有劣化工作模式(非同步)和非劣化工作模式(同步)兩種。但是,為了與PDH對接和承載多種業(yè)務(wù)的需要,SDH仍需要工作在同步環(huán)境(即非劣化模式),否則大量的指針調(diào)整會使2M支路業(yè)務(wù)和定時質(zhì)量嚴(yán)重劣化;另外,為了分配和傳送定時,SDH也需要工作在同步方式下。即使SDH工作在同步環(huán)境中,由于抖動積累和設(shè)備自身的噪聲過程,指針調(diào)整仍會發(fā)生,尤其是當(dāng)網(wǎng)元數(shù)量超過一定的限值后,指針調(diào)整會迅速上升。例如,在遠(yuǎn)離源站點的第N個站點,其抖動/漂動為J=(N)1/2J0,其中J0為源站點的抖動/漂動。因此,ITU(International Telecommunication Union,國際電信聯(lián)盟)規(guī)定SDH用于定時分配和傳送時,只能用STM-N等級的信號,而不能用SDH的2M支路信號。若在特殊情況下,需要采用SDH的2M支路信號作為定時參考,則必須在SDH側(cè)對該支路信號進行“再定時”處理。
在實際應(yīng)用中,GSM(Global System of Mobile Communication)網(wǎng)絡(luò)的BTS(BaseTransceiver Station,基站收發(fā)信臺)就是屬于需要采用SDH的2M支路信號作為定時參考的特殊情況。在這種情況下,整個網(wǎng)絡(luò)存在兩個SDH/PDH邊界。一般地來說,定時是從MSC(Mobile Switching Center,移動交換中心)向BTS分配,因此在BSC(Base StationControl,基站控制器)側(cè)SDH與BSC同步是沒有問題的。而在BTS側(cè),BTS就需要用從2M支路上恢復(fù)的2M時鐘作為同步參考時鐘,使整個網(wǎng)絡(luò)的BTS保持同步,以保證小區(qū)切換性能,即切換不掉話。但是,目前現(xiàn)有的傳輸網(wǎng)絡(luò)的2M支路大多數(shù)沒有經(jīng)過“再定時”處理,這樣一來,如果BTS采用定時質(zhì)量劣化的2M支路信號作為定時參考,就要求BTS設(shè)備時鐘具有很強的抖動/漂動容忍和平滑能力,否則不僅會使BTS同步性能劣化,而且會劣化無線口上的性能,最終往往會引起GSM網(wǎng)絡(luò)性能劣化,如出現(xiàn)掉話嚴(yán)重等現(xiàn)象。
電信網(wǎng)元設(shè)備時鐘為適應(yīng)在較為惡劣的網(wǎng)絡(luò)環(huán)境中應(yīng)用,傳統(tǒng)的方法是選擇適當(dāng)?shù)暮洼^長的環(huán)路濾波器的積分時間常數(shù)以容忍和平滑大的抖動/漂動。但是,環(huán)路濾波器的積分時間常數(shù)的選擇還應(yīng)根據(jù)所設(shè)計的時鐘等級,即所選擇的OCXO(Oven Control CrystalOscillator,恒溫控制晶體振蕩器)參數(shù)來定,例如,低等級的時鐘就不應(yīng)選擇太長的積分時間常數(shù),因為DPLL(Digital Phase Locked Loop,數(shù)字鎖相環(huán))在兩次調(diào)整間隙,即積分時間內(nèi)處于一種“近保持”狀態(tài),而且時鐘的保持精度是與時間相關(guān)的,即與溫度穩(wěn)定性、電壓穩(wěn)定性、負(fù)載穩(wěn)定性和老化性能相關(guān),所以低等級的時鐘,其對應(yīng)較低的保持精度,倘若選擇較長的積分時間常數(shù),勢必使時鐘每次調(diào)整幅度較大,造成人為的“漂動”。通常,網(wǎng)元設(shè)備時鐘的環(huán)路濾波器的積分時間常數(shù)為100ms~100s,專用同步設(shè)備,如SSU(Synchronization Supply Unit,同步供給單元)為100s以上,甚至達(dá)10000s??紤]到SDH傳輸網(wǎng)的2M支路的抖動/漂動能量分布一般集中在0.01Hz~10Hz低頻區(qū)域,顯然針對網(wǎng)元設(shè)備時鐘等級通常所采用的100ms~100s的積分時間常數(shù)是不能有效濾除2M支路的抖動/漂動。
綜上所述,現(xiàn)有技術(shù)中存在有這兩方面的問題,一方面惡劣的2M支路定時質(zhì)量要求BTS設(shè)備時鐘應(yīng)具有較長的環(huán)路濾波器積分時間常數(shù),另一方面為避免時鐘每次調(diào)整引起較大的瞬時頻率變化速率,又要求網(wǎng)元設(shè)備時鐘具有較短的與其OCXO等級相適應(yīng)的環(huán)路濾波器積分時間常數(shù),顯然這兩方面是矛盾的。所以,目前網(wǎng)元設(shè)備時鐘容忍和平滑大的抖動/漂動能力有限,不能適應(yīng)定時質(zhì)量較為惡劣的網(wǎng)絡(luò)環(huán)境。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種既可實現(xiàn)超長環(huán)路濾波器積分時間常數(shù),又可使OCXO能夠動態(tài)調(diào)整的DPLL,即滑動窗口DPLL。它一方面能夠容忍和平滑大的抖動/漂動,提高網(wǎng)元設(shè)備時鐘的網(wǎng)上生存能力;另一方面毋須高穩(wěn)定的OCXO以適應(yīng)超長環(huán)路濾波器積分時間常數(shù)。
為了解決上述技術(shù)問題,本發(fā)明的滑動窗口數(shù)字鎖相環(huán),它包括LIU(Line InterfaceUnit,線路接口單元)、PD(Phase Detector,鑒相器)、DIV分頻器、DLF(Digital Loop Filter,數(shù)字環(huán)路濾波器)和OCXO(Oven Control Crystal Oscillator,恒溫控制晶體振蕩器),所述DLF包括有FIFO1(先進先出移位計數(shù)器)和FIFO2、累加器ACC、乘除電路和D/A轉(zhuǎn)換器。
所述DLF的實現(xiàn)方法包括以下步驟(1)由PD鑒相器得到相位誤差數(shù)據(jù)ΔΦ,完成相位誤差數(shù)據(jù)采樣;(2)將上述得到的相位誤差數(shù)據(jù)加入到由相位誤差數(shù)據(jù)采樣組成的一維數(shù)組{ΔΦ}m中,輸入到FIFO1和FIFO2中,并去掉數(shù)組中一個最先采樣的相位誤差數(shù)據(jù);及若FIFO2未滿時,相位數(shù)據(jù)只輸入不輸出;或若FIFO2滿時,F(xiàn)IFO2里的相位數(shù)據(jù)先倒入FIFO1,然后返回步驟(1);(3)所述ACC隨即從所述FIFO1中讀出相位誤差數(shù)據(jù)ΔΦ,并累加,然后由一乘除電路對相位數(shù)據(jù)進行平均,并根據(jù)環(huán)路增益計算得出相應(yīng)的壓控電壓值;(4)通過D/A調(diào)節(jié)OCXO的輸出頻率。
所述PD每次輸出時間是250毫秒至數(shù)秒鐘,所述數(shù)組{ΔΦ}m的長度與PD每次輸出時間的比例為1000∶1,所述FIFO的深度與所述數(shù)組的長度相對應(yīng)。
與現(xiàn)有技術(shù)相比,本發(fā)明的有益效果是它一方面能夠容忍和平滑大的抖動/漂動,提高網(wǎng)元設(shè)備時鐘的網(wǎng)上生存能力;另一方面毋須高穩(wěn)定的OCXO以適應(yīng)超長環(huán)路濾波器積分時間常數(shù)。
圖1是本發(fā)明滑動窗口DPLL工作流程框圖;圖2是本發(fā)明滑動窗口DPLL電原理圖;圖3是本發(fā)明滑動窗口DPLL結(jié)構(gòu)說明圖;圖4是本發(fā)明滑動窗口DPLL實現(xiàn)方法流程圖;圖5是本發(fā)明具體實施例的時序關(guān)系圖。
具體實施例方式
以下結(jié)合附圖和具體實施方式
對本發(fā)明做進一步詳細(xì)描述本發(fā)明的滑動窗口DPLL設(shè)計的基本思想是大的積分時間窗口以較小的步進值向前滑動,即積分時間間隔內(nèi)只刷新一小部分?jǐn)?shù)據(jù),這部分?jǐn)?shù)據(jù)與未刷新的大部分?jǐn)?shù)據(jù)一起求和平均。硬件實現(xiàn)方法和軟件實現(xiàn)方法即為滑動窗口DPLL硬件實現(xiàn)電路和軟件算法流程?;瑒哟翱贒PLL各個功能塊的連接關(guān)系和信號流向。
圖1示出了本發(fā)明的一種用于電信網(wǎng)絡(luò)中的滑動窗口數(shù)字鎖相環(huán),它包括LIU線路接口單元、PD鑒相器、DIV分頻器、DLF數(shù)字環(huán)路濾波器和恒溫控制晶體振蕩器OCXO;其中LIU為參考時鐘(REF)輸入接口,主要完成參考時鐘恢復(fù)和分頻;PD主要對OCXO通過分頻器DIV分頻得到的參考時鐘和本地時鐘進行比相,從而得到鑒相值;DLF對鑒相結(jié)果進行積分以濾除參考時鐘的抖動/漂動,從而得到OCXO控制電壓。
圖2示出了本發(fā)明所述的DLF包括有先進先出移位計數(shù)器FIFO1和FIFO2、累加器ACC、乘除電路和D/A轉(zhuǎn)換器;PD每4秒鐘輸出一個4秒鐘平均后的相位誤差數(shù)據(jù)ΔΦ,鑒相器PD得到的相位誤差數(shù)據(jù)在FIFO未滿,即快捕時,同時輸入到FIFO1和FIFO2。累加器ACC隨即從FIFO1中讀出相位誤差數(shù)據(jù)ΔΦ,并累加。最后由一乘除電路對相位數(shù)據(jù)進行平均,并根據(jù)環(huán)路增益KgG計算出壓控電壓V_CTL數(shù)字值。對于FIFO2,在未滿時相位數(shù)據(jù)只輸入不輸出。當(dāng)FIFO2滿時,F(xiàn)IFO2里的相位數(shù)據(jù)先倒入FIFO1,然后讀入一個新的由PD輸出的相位誤差數(shù)據(jù),隨即讀出FIFO1里的所有數(shù)據(jù)并同時輸入到ACC和FIFO2。ACC對相位數(shù)據(jù)累加后通過乘除電路最后得到V_CTL數(shù)字值。FIFO2里的數(shù)據(jù)再倒回FIFO1,并重復(fù)上述操作,如此循環(huán)往復(fù)。FIFO1和FIFO2每次循環(huán)操作都刷新一個相位誤差數(shù)據(jù),并由FIFO1里的所有數(shù)據(jù)得到一個新的V_CTL數(shù)字值。
圖3和圖4中示出了所述DLF的實現(xiàn)方法如下(1)由PD鑒相器得到相位誤差數(shù)據(jù)ΔΦ,完成相位誤差數(shù)據(jù)采樣;(2)將上述得到的相位誤差數(shù)據(jù)加入到由相位誤差數(shù)據(jù)采樣組成的一維數(shù)組{ΔΦ}m中,輸入到FIFO1和FIFO2中,并去掉數(shù)組中一個最先采樣的相位誤差數(shù)據(jù);若FIFO2未滿時,相位數(shù)據(jù)只輸入不輸出;或若FIFO2滿時,F(xiàn)IFO2里的相位數(shù)據(jù)先倒入FIFO1,然后返回步驟一;第三步驟所述ACC隨即從所述FIFO1中讀出相位誤差數(shù)據(jù)ΔΦ,并累加,然后由一乘除電路對相位數(shù)據(jù)進行平均,并根據(jù)環(huán)路增益KgG由公式V_CTL=KgG*ΔΦ計算得出相應(yīng)的壓控電壓值;第四步驟通過D/A調(diào)節(jié)OCXO的輸出頻率。
上述PD、數(shù)組長度和FIFO深度之間的關(guān)系是PD每次輸出時間一般為250毫秒至數(shù)秒鐘,數(shù)組長度一般根據(jù)要設(shè)計的DPLL的環(huán)路積分時間常數(shù)和PD每次輸出時間來確定,例如,若PD每次輸出時間為1S,要求DPLL積分時間常數(shù)為1000S,則數(shù)組長度為1000。而FIFO是存儲數(shù)組的,所以FIFO的深度與數(shù)組長度相關(guān)。
下面針對本發(fā)明滑動窗口DPLL的實施例說明如下我們知道,在SDH傳輸網(wǎng)的2M支路中的抖動/漂動能量分布,一般是集中在0.01Hz~10Hz低頻區(qū)域內(nèi),因此環(huán)路濾波器積分時間常數(shù)必須要遠(yuǎn)遠(yuǎn)大于100s,否則就很難平滑掉2M支路的0.01Hz低頻漂動。對窗口滑動步進值的選擇,一方面要保證OCXO在較短時間內(nèi)動態(tài)調(diào)整,另一方面要對抖動/漂動引起的參考時鐘瞬時頻偏有足夠的衰減作用以保證輸出頻率的穩(wěn)定。假設(shè)T為跟蹤時的環(huán)路濾波器積分時間常數(shù),窗口滑動的步進為τ,則瞬時頻偏的衰減量為T/τ。倘若τ=1s,T=5000s,而SDH的2M支路由于抖動/漂動引起的瞬時頻偏一般為3~5ppm,則經(jīng)過滑動窗口DPLL就會衰減為≤0.001ppm,這基本上不會引起輸出頻率的波動。此外,基準(zhǔn)(參考時鐘)丟失到恢復(fù)以及基準(zhǔn)切換都會引起參考時鐘相位躍變(即瞬時頻偏),滑動窗口DPLL也能有效濾除這種相位躍變。
圖1示出了電信網(wǎng)元設(shè)備時鐘的DPLL的工作流程圖。參考時鐘經(jīng)LIU接收、恢復(fù)、分頻或電平轉(zhuǎn)換后,送PD與本地時鐘進行比相。為了下面在硬件實現(xiàn)時FIFO過深以及軟件實現(xiàn)時數(shù)組過大,PD要對相位誤差數(shù)據(jù)進行一次平均。因此指定PD每4秒鐘輸出一個平均相位誤差數(shù)據(jù)。采用積分時間窗口滑動的方法對鑒相結(jié)果進行積分以濾除參考時鐘的抖動/漂動并得到OCXO控制電壓。
圖3中示出了,T為跟蹤時的環(huán)路濾波器積分時間常數(shù),即跟蹤時的積分時間窗口。當(dāng)積分時間窗口小于T時為快捕狀態(tài),此時PD每τ時間間隔內(nèi)得到一個相位誤差數(shù)據(jù),并和前面的相位誤差數(shù)據(jù)一起平均,則積分時間窗口增加τ。顯然快捕的積分時間窗口是活動的、遞增的,這樣可適應(yīng)2M支路定時質(zhì)量劣化程度不同的網(wǎng)絡(luò)環(huán)境。比如,當(dāng)240s的快捕積分時間常數(shù)不能得到10-8精度的平均頻率時,只要T的大小適當(dāng),隨著積分時間窗口的展寬一般都會在積分時間窗口達(dá)到T之前獲得10-8精度的平均頻率。進入跟蹤后,積分時間窗口T大小是恒定的,以τ的步進向前滑動,且每滑動一次獲取一個新的相位誤差值,同時丟掉窗口里最早的采集的相位誤差值。每次滑動都對相位誤差數(shù)據(jù)在時間窗口T內(nèi)積分,并得到一個新的OCXO壓控電壓值。由于跟蹤時的積分時間窗口T可以取得很大,而滑動部進值則可以設(shè)得很小,這說明滑動窗口跟蹤算法既是動態(tài)的,又能有效平滑參考時鐘大的瞬時頻偏獲得其長期平均頻率。
如圖4所示,積分時間窗口滑動通過一個一維數(shù)組{ΔΦ}m來實現(xiàn)。數(shù)組長度為m(取m=4096),若仍設(shè)計每4秒種PD輸出一相位誤差數(shù)據(jù)ΔΦ,則積分時間窗口T為4m秒。每當(dāng)PD輸出一個ΔΦ,就存入一維數(shù)組{ΔΦ}m。在快捕時即數(shù)組未滿時,數(shù)組里每增加一個ΔΦ值,就求和、平均,以及計算出V_CTL輸出。進入跟蹤后,由于數(shù)組已滿,每當(dāng)向數(shù)組里輸入一個新的值(ΔΦ)m+1就將指針指向零,則等于將數(shù)組里的第一個數(shù)(ΔΦ)1刷新為(ΔΦ)m+1。再經(jīng)過4秒后,第二個數(shù)(ΔΦ)2刷新為(ΔΦ)m+2。經(jīng)過4m秒后,第m個數(shù)(ΔΦ)m刷新為(ΔΦ)2m。即經(jīng)過一個積分時間窗口T周期,數(shù)組里的數(shù)全部刷新一次。數(shù)組{ΔΦ}m每刷新一個數(shù),整個數(shù)組就求和、平均,并由V_CTL=KgG*ΔΦ計算出V_CTL輸出。由圖2中可得出整個DLF采用雙FIFO結(jié)構(gòu)。FIFO根據(jù)設(shè)計要求確定其深度。當(dāng)FIFO深度越深,DLF的平均效果越好。假設(shè)PD每4秒鐘輸出一個4秒鐘平均后的相位誤差數(shù)據(jù)ΔΦ,鑒相器PD得到的相位誤差數(shù)據(jù)在FIFO未滿,即快捕時,同時輸入到FIF01和FIFO2。累加器ACC隨即從FIFO1中讀出相位誤差數(shù)據(jù)ΔΦ,并累加。最后由一乘除電路對相位數(shù)據(jù)進行平均,并根據(jù)環(huán)路增益G計算出壓控電壓V_CTL數(shù)字值。V_CTL數(shù)字值經(jīng)一D/A轉(zhuǎn)換器件變成模擬的電壓通過OCXO的壓控端調(diào)節(jié)其輸出頻率,從而實現(xiàn)相位和頻率鎖定。對于FIFO2,在未滿時,相位數(shù)據(jù)只輸入不輸出。當(dāng)FIFO2滿時,F(xiàn)IFO2里的相位數(shù)據(jù)先倒入FIFO1,然后讀入一個新的由PD輸出的相位誤差數(shù)據(jù),隨即讀出FIFO1里的所有數(shù)據(jù),并同時輸入到ACC和FIFO2。ACC對相位數(shù)據(jù)累加后通過乘除電路最后得到V_CTL數(shù)字值。FIFO2里的數(shù)據(jù)再倒回FIFO1,并重復(fù)上述操作,如此循環(huán)往復(fù)。FIFO1和FIFO2每次循環(huán)操作都刷新一個相位誤差數(shù)據(jù),并由FIFO1里的所有數(shù)據(jù)得到一個新的V_CTL數(shù)字值。上述已經(jīng)假設(shè)PD每4秒鐘輸出一個相位誤差數(shù)據(jù),則積分時間窗口滑動步進為4秒鐘。假設(shè)FIFO深度為4K×8bit,則積分時間窗口T為16384秒。FIFO1和FIFO2的讀寫操作由4秒鐘的讀寫信號4S_WR和4S_RD以及兩個FIFO的滿指示信號FIFO1 FULL和FIFO2 FULL嚴(yán)格控制,其時序關(guān)系如圖5所示。
權(quán)利要求
1.一種調(diào)節(jié)晶體振蕩器頻率的數(shù)字鎖相環(huán),包括LIU線路接口單元、PD鑒相器、DIV分頻器、DLF數(shù)字環(huán)路濾波器和OCXO恒溫控制晶體振蕩器,其特征在于所述DLF包括有兩個先進先出移位計數(shù)器FIFO1和FIFO2、累加器ACC、乘除電路和D/A轉(zhuǎn)換器。
2.一種利用權(quán)利要求1所述數(shù)字鎖相環(huán)調(diào)節(jié)晶體振蕩器頻率的方法,其特征是所述DLF的實現(xiàn)方法包括以下步驟(1)由PD鑒相器得到相位誤差數(shù)據(jù)ΔΦ,完成相位誤差數(shù)據(jù)采樣;(2)將上述得到的相位誤差數(shù)據(jù)加入到由相位誤差數(shù)據(jù)采樣組成的一維數(shù)組{ΔΦ}m中,輸入到FIFO1和FIFO2中,并去掉數(shù)組中一個最先采樣的相位誤差數(shù)據(jù);及若FIFO2未滿時,相位數(shù)據(jù)只輸入不輸出;或若FIFO2滿時,F(xiàn)IFO2里的相位數(shù)據(jù)先倒入FIFO1,然后返回步驟(1);(3)所述ACC隨即從所述FIFO1中讀出相位誤差數(shù)據(jù)ΔΦ,并累加,然后由一乘除電路對相位數(shù)據(jù)進行平均,并根據(jù)環(huán)路增益計算得出相應(yīng)的壓控電壓值;(4)通過D/A調(diào)節(jié)OCXO的輸出頻率。
3.根據(jù)權(quán)利要求2所述的調(diào)節(jié)晶體振蕩器頻率的方法,其特征是所述PD每次輸出時間是250毫秒至數(shù)秒鐘。
4.根據(jù)權(quán)利要求2所述的調(diào)節(jié)晶體振蕩器頻率的方法,其特征是所述FIFO的深度與所述數(shù)組的長度相對應(yīng)。
5.根據(jù)權(quán)利要求2或3所述的調(diào)節(jié)晶體振蕩器頻率的方法,其特征是所述數(shù)組{ΔΦ}m的長度與PD每次輸出時間的比例為1000∶1。
全文摘要
本發(fā)明公開了一種調(diào)節(jié)振蕩器頻率的數(shù)字鎖相環(huán)及方法。它包括LIU、PD、DIV、DLF和OCXO;所述DLF包括有兩個先進先出移位計數(shù)器FIFO1和FIFO2、累加器ACC、乘除電路和D/A轉(zhuǎn)換器。其實現(xiàn)方法包括以下步驟(1)相位誤差數(shù)據(jù)采樣;(2)將相位誤差數(shù)據(jù)組成一維數(shù)組{ΔΦ}
文檔編號H04L7/00GK1433227SQ02110538
公開日2003年7月30日 申請日期2002年1月9日 優(yōu)先權(quán)日2002年1月9日
發(fā)明者宗柏青, 鐘爽莉 申請人:深圳市中興通訊股份有限公司上海第二研究所