一種高速高精度模數轉換電路的制作方法
【技術領域】
[0001]本實用新型涉及模數轉換電路，尤其涉及一種高速高精度模數轉換電路。
【背景技術】
[0002]高速模數轉換電路的高精度設計的主流技術為時間交織和數字校準。將輸入信號通過解復用器進行選擇，再將信號引入不同的ADC (模數轉換器)通道，每個通道有單獨的采樣保持，通過調整時鐘的采樣時間，每個通道的采樣速度都比較低，各通道并列處理后可達到較高的采樣速度，然而該方法中各通道的采樣保持電路存在失配，會造成個通道的采樣結果出現失配，從而降低信號轉換精度，為了提高信號轉換精度，時間交織電路通常會采用各類校準方法對失配進行校準。利用后臺校準和誤差校準模塊對溫度和電壓波動對電路所帶來的誤差進行校準。通過數字校準技術對模數轉換電路的內部放大電路高次諧波進行校準以提高信號轉換精度。通過數字校準算法對流水線模數轉換電路的內部電容失配進行校準以提高信號轉換精度。采用雙并行ADC結構，該系統(tǒng)的設計思路與本實用新型相近，但該系統(tǒng)采用雙SHA形式對信號進行采樣，會引入兩個ADC間的采樣誤差，該誤差通過較為復雜的數字校準技術進行校準，該校準算法在ADC芯片外通過單獨的FPGA進行。
【實用新型內容】
[0003]本實用新型所要解決的主要技術問題是提供一種高速高精度模數轉換電路，降低了模數轉換電路中對放大電路的增益和工作帶寬的要求，減小了系統(tǒng)功耗，降低了設計難度。
[0004]為了解決上述的技術問題，本實用新型提供了一種高速高精度模數轉換電路，包括:依次設置的采樣保持電路、模數轉換核心電路、數據平均電路、輸出驅動電路；
[0005]模擬信號進行統(tǒng)一的采樣保持處理后將信號分為復數路輸入信號；所述模數轉核心電路具有至少一級模數轉換單元，所述模數轉換單元中具有與所述復數路輸入信號對應的復數個并行處理的模數轉換器。
[0006]在一較佳實施例中:所述數據平均電路將復數個并行處理的模數轉換器輸出的信號進行平均化處理，得到所述模數轉換單元中的復數個模數轉換器的平均輸出信號，以及復數個模數轉換器的誤差信號。
[0007]在一較佳實施例中:所述平均輸出信號輸入所述輸出驅動電路中，所述誤差信號經過最小均方算法后返回所述復數個模數轉換器中，并改變模數轉換器中可變電容的容值，從而消除復數個模數轉換器的誤差信號。
[0008]在一較佳實施例中:所述模數轉核心電路包括四級模數轉換單元和一級全并列模數轉化器。
[0009]在一較佳實施例中:每一級所述模數轉換單元包括兩個并行處理的結構相同的2.5位次級模數轉換器；所述一級全并列模數轉化器為4位全并列模數轉換器。
[0010]在一較佳實施例中:所述2.5位次級模數轉換器包括3個比較電路，所述復數路輸入信號中的一路通過所述比較電路后轉化為3組溫度計碼數字信號并通過編碼轉換后成為二進制編碼后輸出信號至所述數據平均電路。
[0011]在一較佳實施例中:所述2.5位次級模數轉換器包括3個可變電容；通過改變可變電容的容值，消除同一級中兩個2.5位次級模數轉換器之間的誤差。
[0012]本實用新型的技術方案具備以下有益效果:
[0013]1.本實用新型提供了一種高速高精度模數轉換電路，采用前置單獨的采樣保持電路，這樣避免了一般時間交織ADC電路中采樣時鐘失配對電路精度造成的影響。
[0014]2.本實用新型提供了一種高速高精度模數轉換電路，采樣并行處理的模數轉換電路，降低了模數轉換電路中對放大電路的增益和工作帶寬的要求，減小了系統(tǒng)功耗，降低了設計難度。
【附圖說明】
[0015]圖1為本實用新型實施例中高速高精度模數轉換電路的方框示意圖；
[0016]圖2為本實用新型實施例中模數轉換核心電路的電路圖；
[0017]圖3為本實用新型實施例中模數轉換核心電路的負載示意圖；
[0018]圖4為本實用新型實施例中模數轉換單元的負載示意圖；
[0019]圖5為本實用新型實施例中模數轉換單元與采樣保持電路的連接示意圖；
[0020]圖6為本實用新型實施例中2.5位次級模數轉換器輸出信號平均計算示意圖；
[0021]圖7為本實用新型實施例中模數轉換核心電路輸出信號示意圖；
[0022]圖8為本實用新型實施例中2.5位次級模數轉換器的電路示意圖。
【具體實施方式】
[0023]下文結合附圖和實施例對本實用新型做進一步說明。
[0024]參考圖1，一種高速高精度模數轉換電路，包括:依次設置的采樣保持電路、模數轉換核心電路、數據平均電路、輸出驅動電路；
[0025]參考圖2、本實施例中，所述模數轉核心電路包括四級模數轉換單元和一級全并列模數轉化器。每一級所述模數轉換單元包括兩個并行處理的結構相同的2.5位次級模數轉換器；所述一級全并列模數轉化器為4位全并列模數轉換器。
[0026]參考圖3、圖4、圖5，因此，模擬信號進行統(tǒng)一的采樣保持處理后將信號分為兩路輸入信號進入所述第一級模數轉換單元中的兩個并行處理的2.5位次級模數轉換器ADC(A)、ADC (B);由于兩個并行處理的2.5位次級模數轉換器的結構完全相同，具有相同的傳遞函數。可單獨進行模擬數字轉換，并且ADC(A)和ADC(B)的電容負載變成整個模數轉換核心電路的一半，因此ADC(A)和ADC(B)的工作速度與單個ADC相比會增加一倍。采樣這樣的雙通道并行設計，每一個通道的電路要求，尤其是運算放大電路的要求會下降一半，適合于高速，高精度模數轉換電路。
[0027]該系統(tǒng)的采樣保持電路為前置單獨的采樣保持電路，這樣避免了一般時間交織ADC電路中米樣時鐘失配對電路精度造成的影響。
[0028]參考圖6、圖7，模數轉換核心電路所輸出的數字信號在數據平均電路進行平均化處理。以ADC(A)和ADC(B)為例，ADC(A)輸出的數字信號為Dout (A)，ADC(B)輸出的數字信號為Dout (B)，平均化后的信號為Dout, Eout。
[0029]其中，Dout為Dout (A)，Dout⑶的輸出信號平均值；Eout為ADC(A) ,ADC(B)的輸出信號誤差值。具體表示為:
[0030]D