高功率因數(shù)低總諧波失真的led恒流驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明提供一種高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，包括：一恒流驅(qū)動(dòng)電路本體，恒流驅(qū)動(dòng)電路本體連接一外圍電路；以及一輸入電容放電控制模塊，輸入電容放電控制模塊連接恒流驅(qū)動(dòng)電路本體，用于控制外圍電路的一輸入電容的放電使得外圍電路的一輸入電壓跟隨外圍電路的一交流電源的電壓變化而變化并減少輸入電壓處于谷值的時(shí)間。本發(fā)明的一種高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路具有在保證輸入電流的平均值與輸入電壓成固定正比關(guān)系的同時(shí)，盡量減小甚至消除在交流電源電壓進(jìn)入谷底和上升期間輸入電容帶來(lái)的失真影響，動(dòng)態(tài)調(diào)整使輸入電壓能夠跟隨交流電源電壓進(jìn)入谷底但不長(zhǎng)時(shí)間處于深度谷底，大幅提高PF、降低THD的優(yōu)點(diǎn)。
【專利說(shuō)明】
高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及恒流驅(qū)動(dòng)電路領(lǐng)域，尤其涉及一種高功率因數(shù)低總諧波失真的LED恒 流驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002] 功率因數(shù)(PF)及總諧波失真（THD)是開(kāi)關(guān)電源領(lǐng)域重要的性能指標(biāo)。其實(shí)現(xiàn)原理 是讓系統(tǒng)輸入電流Iin的平均值lav與AC電源電壓成固定正比關(guān)系。
[0003] 現(xiàn)有的技術(shù)方案大多采用固定開(kāi)關(guān)導(dǎo)通時(shí)間使得開(kāi)關(guān)峰值電流Ipk跟隨輸入電壓 Vin的方式實(shí)現(xiàn)高PF、低THD。
[0005] 其中，L為電感值，Ton為開(kāi)關(guān)固定導(dǎo)通時(shí)間;D為開(kāi)關(guān)的占空比；可知，lav與Vin的 比例與D直接相關(guān)。當(dāng)Vin變化時(shí)，Ton保持不變，D變化，導(dǎo)致lav與Vin的比例變化。
[0006] 實(shí)際情況下，當(dāng)AC電源電壓進(jìn)入谷底時(shí)，由于輸入電容不能完全放電，輸入電容上 的電壓Vin無(wú)法完全跟隨AC電源電壓，因此Ton確定的lav與AC電源電壓的比例變化；當(dāng)AC電 源電壓上升時(shí)，輸入電容的充電電流也使lav與AC電源電壓比例變化?，F(xiàn)有方案的以上缺點(diǎn) 限制了PF的提高與THD的降低。
[0007] LED驅(qū)動(dòng)電源屬于非線性的開(kāi)關(guān)電源電路，若不做相應(yīng)處理，當(dāng)在電網(wǎng)中大量使用 時(shí)，較低的PF值會(huì)干擾電網(wǎng)電壓并增大系統(tǒng)損耗;同時(shí)較高的THD導(dǎo)致諧波電流嚴(yán)重污染供 電系統(tǒng)和其他用電用戶，甚至?xí)p壞用電設(shè)備。
[0008] 功率因數(shù)PF與總諧波失真THD的關(guān)系為：
[0010]其中Φ為電流基波與電壓信號(hào)的相位差。要實(shí)現(xiàn)高的PF與低的THD，需要將系統(tǒng)輸 入電流Iin的平均值lav與AC電源電壓成固定比例。
[0011] 目前已知的實(shí)現(xiàn)高PF及低THD的方案有兩種。
[0012] 請(qǐng)參閱圖1，一種采用固定導(dǎo)通時(shí)間提高功率因數(shù)的電路，采樣反饋電路11采樣電 阻Res上的電壓信號(hào)CS，經(jīng)處理得到反映 LED燈串輸出電流的Io_fb信號(hào)，并將Io_fb作為反 饋信號(hào)輸入跨導(dǎo)模塊GM?？鐚?dǎo)模塊GM將Io_fb與內(nèi)部參考電壓Vref的差分信號(hào)轉(zhuǎn)換為線性 電流輸出到補(bǔ)償電容Ccomp。導(dǎo)通時(shí)間產(chǎn)生電路12根據(jù)輸入信號(hào)Vcomp調(diào)整輸出導(dǎo)通時(shí)間信 號(hào) Ton實(shí)現(xiàn)恒流控制。導(dǎo)通時(shí)間信號(hào)Ton經(jīng)開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13輸出開(kāi)關(guān)控制信號(hào) switch并由驅(qū)動(dòng)電路14驅(qū)動(dòng)外部功率M0S管M0。由于Vcomp的相對(duì)穩(wěn)定，Ton在AC電源周期內(nèi) 基本固定，因此功率管M0的峰值電流Ipk與Vin成固定比例。一定程度上實(shí)現(xiàn)了提高PF、降低 THD的目的。
[0013] 但由于Ton只能確保開(kāi)關(guān)峰值電流
[0014] 其與Vin成正比關(guān)系，而實(shí)際的輸入電流平均值Iav=Ipk · D，因此lav與Vin比例 與占空比D直接相關(guān)，PF提升與THD降低程度有限，其工作波形請(qǐng)參閱圖2。
[0015] 請(qǐng)參閱圖3,一種采用占空比信號(hào)調(diào)制導(dǎo)通時(shí)間提高功率因數(shù)的電路，其在上一方 案的基礎(chǔ)上，增加開(kāi)關(guān)占空比信號(hào)D作為導(dǎo)通時(shí)間產(chǎn)生電路12的輸入，使得輸出的Ton與D的 乘積固定，確保輸入平均電流lav與Vin的比例固定，從而大幅提高PF、降低THD。
[0016] 該方案雖然將占空比信號(hào)D反饋至導(dǎo)通時(shí)間產(chǎn)生電路12，使得公式：
[0017]其中Ton · D為常數(shù)，確保輸入電流平均值lav與Vin成嚴(yán)格的正比關(guān)系。但是在實(shí) 際應(yīng)用中，當(dāng)AC電源電壓進(jìn)入谷底時(shí)，由于輸入電容Cin的存在，Vin并不能完全跟隨AC電源 電壓進(jìn)入谷底，導(dǎo)致lav與AC電源電壓失真。而當(dāng)AC電源電壓上升時(shí)，給輸入電容Cin充電的 電流也會(huì)導(dǎo)致lav與AC電源電壓失真。從而限制PF的提升與THD的降低。其工作波形請(qǐng)參見(jiàn) 圖4。
[0018] 可見(jiàn)現(xiàn)有的方案都無(wú)法最大程度提升PF及降低THD。兩種方式都忽略了 AC電源電 壓進(jìn)入谷底時(shí)輸入電容未完全放電和AC電源電壓上升期間對(duì)輸入電容充電的影響，從而限 制了 PF的提高和THD的降低。

【發(fā)明內(nèi)容】

[0019 ]針對(duì)上述現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種高功率因數(shù)低總諧波失真的LED恒 流驅(qū)動(dòng)電路，具有在保證輸入電流的平均值lav與輸入電壓Vin成固定正比關(guān)系的同時(shí)，盡 量減小甚至消除在AC電源電壓進(jìn)入谷底和上升期間，輸入電容Cin帶來(lái)的失真影響，動(dòng)態(tài)調(diào) 整使得輸入電壓Vin能夠跟隨AC電源電壓適當(dāng)?shù)倪M(jìn)入谷底但不至于長(zhǎng)時(shí)間處于深度谷底， 大幅提高PF、降低THD的優(yōu)點(diǎn)。
[0020] 為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電 路，包括：
[0021] 一恒流驅(qū)動(dòng)電路本體，所述恒流驅(qū)動(dòng)電路本體連接一外圍電路，所述恒流驅(qū)動(dòng)電 路本體包括一補(bǔ)償電容和依次連接的一采樣反饋電路、一跨導(dǎo)模塊、一導(dǎo)通時(shí)間產(chǎn)生電路、 一開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路和一驅(qū)動(dòng)電路，所述補(bǔ)償電容連接于所述跨導(dǎo)模塊的輸出端與一 等電位端之間；以及
[0022 ] -輸入電容放電控制模塊，所述輸入電容放電控制模塊連接所述恒流驅(qū)動(dòng)電路本 體，用于控制所述外圍電路的一輸入電容的放電使得所述外圍電路的一輸入電壓跟隨所述 外圍電路的一交流電源的電壓變化而變化并減少所述輸入電壓處于谷值的時(shí)間。
[0023] 優(yōu)選地，所述輸入電容放電控制模塊包括：
[0024] -采樣保持電路，所述采樣保持電路的輸入端連接所述采樣反饋電路和所述外圍 電路；
[0025] 一第一比較器，所述第一比較器的正相輸入端連接所述采樣保持電路的輸出端， 所述第一比較器的反相輸入端連接第一參考電壓輸入端；
[0026] 一第二比較器，所述第二比較器的正相輸入端連接所述采樣保持電路的輸出端， 所述第二比較器的反相輸入端連接第二參考電壓輸入端；
[0027] -計(jì)數(shù)器，所述計(jì)數(shù)器的第一輸入端連接所述第一比較器的輸出端，所述計(jì)數(shù)器 的第二輸入端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的輸出端；
[0028] -鎖存器，所述鎖存器的第一輸入端連接所述第一比較器的輸出端，所述鎖存器 的第二輸入端連接所述計(jì)數(shù)器的第一輸出端，所述鎖存器的一第三輸入端連接所述計(jì)數(shù)器 的第二輸出端；
[0029] -最小閾值調(diào)整邏輯模塊，所述最小閾值調(diào)整邏輯模塊的第一輸入端連接所述鎖 存器的第一輸出端，所述最小閾值調(diào)整邏輯模塊的第二輸入端連接所述鎖存器的第二輸出 端，所述最小閾值調(diào)整邏輯模塊的一第三輸入端連接所述第二比較器的輸出端；
[0030] -最小閾值產(chǎn)生模塊，所述最小閾值產(chǎn)生模塊的第一輸入端連接所述最小閾值調(diào) 整邏輯模塊的第一輸出端，所述最小閾值產(chǎn)生模塊的第二輸入端連接所述最小閾值調(diào)整邏 輯模塊的第二輸出端；
[0031] 一第三比較器，所述第三比較器的正相輸入端連接所述采樣保持電路的輸入端和 所述外圍電路，所述第三比較器的反相輸入端連接所述最小閾值產(chǎn)生模塊的輸出端;所述 第三比較器的輸出端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的第一輸入端；以及
[0032] -電壓上升檢測(cè)模塊，所述電壓上升檢測(cè)模塊的第一輸入端連接所述第一比較器 的輸出端，所述電壓上升檢測(cè)模塊的第二輸入端連接所述第二比較器的輸出端，所述電壓 上升檢測(cè)模塊的輸出端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的第二輸入端。
[0033] 優(yōu)選地，所述計(jì)數(shù)器的第一輸入端為清零復(fù)位端。
[0034] 優(yōu)選地，所述鎖存器的第一輸入端為清零復(fù)位端。
[0035]優(yōu)選地，所述最小閾值調(diào)整邏輯模塊的第三輸入端為清零復(fù)位端。
[0036]優(yōu)選地，所述采樣保持電路包括：
[0037] -第一開(kāi)關(guān)，所述第一開(kāi)關(guān)的第一端連接所述采樣反饋電路和所述外圍電路；
[0038] -第二開(kāi)關(guān)，所述第二開(kāi)關(guān)的第一端連接所述第一開(kāi)關(guān)的第二端；
[0039] -緩沖器，所述緩沖器的輸入端連接所述第二開(kāi)關(guān)的第二端，所述緩沖器的輸出 端連接所述第一比較器和所述第二比較器的正相輸入端；
[0040] -第一電容，所述第一電容的第一端連接于所述第一開(kāi)關(guān)與所述第二開(kāi)關(guān)之間， 所述第一電容的第二端接地;以及
[0041] -第二電容，所述第二電容的第一端連接于所述第二開(kāi)關(guān)與所述緩沖器之間，所 述第二電容的第二端接地。
[0042] 優(yōu)選地，所述第一電容的容值大于所述第二電容的容值。
[0043] 優(yōu)選地，所述最小閾值調(diào)整邏輯模塊包括：
[0044] -或非門，所述或非門的第一輸入端連接所述鎖存器的第一輸出端，所述或非門 的第二輸入端連接所述鎖存器的第二輸出端；
[0045] -反相器，所述反相器的輸入端連接所述或非門的輸出端；
[0046] -傳輸門，所述傳輸門的輸入端連接所述反相器的輸出端，所述傳輸門的輸出端 連接所述最小閾值產(chǎn)生模塊的第一輸入端，所述傳輸門的下降沿復(fù)位端連接所述第二比較 器的輸出端；
[0047] -同或門，所述同或門的第一輸入端連接所述鎖存器的第一輸出端，所述同或門 的第二輸入端連接所述鎖存器的第二輸出端；以及
[0048] - D觸發(fā)器，所述D觸發(fā)器的D端連接所述同或門的輸出端，所述D觸發(fā)器的CP端和 所述D觸發(fā)器的下降沿復(fù)位端連接所述第二比較器的輸出端，所述D觸發(fā)器的Q端連接所述 最小閾值產(chǎn)生模塊的第二輸入端。
[0049] 優(yōu)選地，所述電壓上升檢測(cè)模塊包括一異或門，所述異或門的第一輸入端連接所 述第一比較器的輸出端，所述異或門的第二輸入端連接所述第二比較器的輸出端，所述異 或門的輸出端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的第二輸入端。
[0050] 優(yōu)選地，所述外圍電路包括：
[0051 ] 一交流電源；
[0052] 一整流橋，所述整流橋的輸入端連接所述交流電源；
[0053] 一功率M0S管，所述功率M0S管的漏極連接所述整流橋的輸出端，所述功率M0S管的 柵極連接所述驅(qū)動(dòng)電路的輸出端；
[0054] -采樣電阻，所述采樣電阻的第一端連接所述功率M0S管的源極和所述采樣保持 電路的輸入端，所述采樣電阻的第二端連接所述等電位端；
[0055] 一電感，所述電感的第一端連接所述采樣電阻的第二端，所述電感的第二端接地；
[0056] 所述輸入電容，所述輸入電容的第一端連接所述整流橋輸出端，所述輸入電容的 第二端接地；
[0057] -續(xù)流二極管，所述續(xù)流二極管的負(fù)極連接于所述功率M0S管的源極；
[0058] 一輸出電容，所述輸出電容第一端連接所述續(xù)流二極管的正極，所述輸出電容第 二端接地；
[0059] - LED負(fù)載，所述LED負(fù)載并聯(lián)于所述輸出電容兩端。
[0060] 本發(fā)明由于采用了以上技術(shù)方案，使其具有以下有益效果：
[00611輸入電容放電控制模塊用于控制外圍電路的一輸入電容的放電使得外圍電路的 一輸入電壓跟隨外圍電路的一交流電源的電壓變化而變化并減少輸入電壓處于谷值的時(shí) 間。采樣反饋電路用于生成反映LED負(fù)載輸出電流的輸出信號(hào)Io_fb?？鐚?dǎo)模塊GM將采樣反 饋電路的輸出信號(hào)I0_fb與內(nèi)部參考電平信號(hào)Vref比較，線性輸出電流至補(bǔ)償電容Ccomp， 并產(chǎn)生電平信號(hào)Vcomp用于決定開(kāi)關(guān)導(dǎo)通時(shí)間。開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路用于生成開(kāi)關(guān)控制 信號(hào)switch。驅(qū)動(dòng)電路用于生成驅(qū)動(dòng)信號(hào)DRV來(lái)驅(qū)動(dòng)功率M0S管的導(dǎo)通和關(guān)斷。通過(guò)輸入電 容放電控制模塊各組件的配合，實(shí)現(xiàn)在保證輸入電流的平均值lav與輸入電壓Vin成固定正 比關(guān)系的同時(shí)，盡量減小甚至消除在AC電源電壓進(jìn)入谷底和上升期間輸入電容Cin帶來(lái)的 失真影響，動(dòng)態(tài)調(diào)整使得輸入電壓Vin能夠跟隨交流電源的電壓適當(dāng)?shù)倪M(jìn)入谷底但不至于 長(zhǎng)時(shí)間處于深度谷底，實(shí)現(xiàn)大幅提高PF、降低THD。
【附圖說(shuō)明】
[0062] 圖1為現(xiàn)有的一種采用固定導(dǎo)通時(shí)間提高功率因數(shù)的電路結(jié)構(gòu)示意圖；
[0063] 圖2為現(xiàn)有的一種采用固定導(dǎo)通時(shí)間提高功率因數(shù)的電路的工作波形圖；
[0064] 圖3為現(xiàn)有的一種采用占空比信號(hào)調(diào)制導(dǎo)通時(shí)間提高功率因數(shù)的電路結(jié)構(gòu)示意 圖；
[0065] 圖4為現(xiàn)有的一種采用占空比信號(hào)調(diào)制導(dǎo)通時(shí)間提高功率因數(shù)的電路的工作波形 圖；
[0066] 圖5為本發(fā)明實(shí)施例的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路的結(jié)構(gòu)示意 圖；
[0067] 圖6為本發(fā)明實(shí)施例的采樣保持電路的結(jié)構(gòu)示意圖；
[0068] 圖7為本發(fā)明實(shí)施例的采樣保持電路的兩外部控制信號(hào)波形對(duì)比圖；
[0069] 圖8為本發(fā)明實(shí)施例的最小閾值調(diào)整邏輯模塊的結(jié)構(gòu)示意圖；
[0070] 圖9為本發(fā)明實(shí)施例的電壓上升檢測(cè)模塊的結(jié)構(gòu)示意圖；
[0071 ]圖10為本發(fā)明實(shí)施例的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路的工作波形 圖；
[0072] 圖11為本發(fā)明實(shí)施例的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路的工作信號(hào) 波形對(duì)比圖。
【具體實(shí)施方式】
[0073] 下面根據(jù)附圖5-11，給出本發(fā)明的較佳實(shí)施例，并予以詳細(xì)描述，使能更好地理解 本發(fā)明的功能、特點(diǎn)。
[0074] 請(qǐng)參閱圖5，本發(fā)明的一種高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，包括:相 互連接的一恒流驅(qū)動(dòng)電路本體1和一輸入電容放電控制模塊2，其中，恒流驅(qū)動(dòng)電路本體1連 接一外圍電路3，輸入電容放電控制模塊2用于控制外圍電路3的一輸入電容的放電使得外 圍電路3的一輸入電壓跟隨外圍電路3的一交流電源AC的電壓變化而變化并減少輸入電壓 Vin處于谷值的時(shí)間。
[0075] 其中，恒流驅(qū)動(dòng)電路本體1包括一補(bǔ)償電容Ccomp和依次連接的一采樣反饋電路 11、一跨導(dǎo)模塊GM、一導(dǎo)通時(shí)間產(chǎn)生電路12、一開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13和一驅(qū)動(dòng)電路14， 補(bǔ)償電容Ccomp連接于跨導(dǎo)模塊GM的輸出端與一等電位端之間。
[0076] 采樣反饋電路11的輸入為采樣電阻Res上的電壓信號(hào)CS，采樣反饋電路11的輸出 信號(hào)Io_fb反映LED負(fù)載32輸出電流。
[0077]跨導(dǎo)模塊GM的正輸入為內(nèi)部參考電平信號(hào)Vref，其負(fù)輸入為采樣反饋電路11的輸 出信號(hào)I〇_fb?？鐚?dǎo)模塊GM的輸出端與補(bǔ)償電容Ccomp的上極板相連?？鐚?dǎo)模塊GM將采樣反 饋電路11的輸出信號(hào)I〇_fb與內(nèi)部參考電平信號(hào)Vref比較，線性輸出電流至補(bǔ)償電容 Ccomp，并產(chǎn)生電平信號(hào)Vcomp，電平信號(hào)Vcomp用于決定開(kāi)關(guān)導(dǎo)通時(shí)間。
[0078] 導(dǎo)通時(shí)間產(chǎn)生電路12的輸入為電平信號(hào)Vcomp與一占空比信號(hào)D，輸出為導(dǎo)通時(shí)間 信號(hào)Ton。導(dǎo)通時(shí)間產(chǎn)生電路12將占空比信號(hào)D與電平信號(hào)Vcomp調(diào)制輸出D · Ton為固定值 的導(dǎo)通時(shí)間信號(hào)Ton。
[0079] 開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13的輸入信號(hào)為導(dǎo)通時(shí)間信號(hào)Ton、第三比較器COM3的輸 出信號(hào)esmin和電壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r，開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13輸出為功 率M0S管M0的開(kāi)關(guān)控制信號(hào)switch。開(kāi)關(guān)控制信號(hào)switch的高電平時(shí)間由導(dǎo)通時(shí)間信號(hào) Ton、第三比較器COM3的輸出信號(hào)esmin、電壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r確定，當(dāng)電 壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r = 0時(shí)，第三比較器COM3的輸出信號(hào)csmin=l且導(dǎo)通時(shí) 間信號(hào)Ton=l，開(kāi)關(guān)控制信號(hào)switch才表示關(guān)斷。當(dāng)電壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r =1時(shí)，開(kāi)關(guān)控制信號(hào)switch的導(dǎo)通時(shí)間只由導(dǎo)通時(shí)間信號(hào)Ton確定。
[0080] 驅(qū)動(dòng)電路14的輸入信號(hào)為開(kāi)關(guān)控制信號(hào)switch，輸出驅(qū)動(dòng)信號(hào)DRV。驅(qū)動(dòng)電路14將 開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13輸出的開(kāi)關(guān)控制信號(hào)switch用于驅(qū)動(dòng)功率M0S管M0。
[0081 ] 外圍電路3包括一交流電源AC、一整流橋31、功率M0S管M0、一采樣電阻Rcs、一電感 L0、輸入電容Cin、一續(xù)流二極管D0、一輸出電容Cout和一LED負(fù)載32。
[0082]其中，整流橋31的輸入端連接交流電源AC，整流橋31的輸入為交流電源AC的輸入 電壓，整流橋31的輸出端與輸入電容Cin上極板及功率M0S管M0的漏端相連。
[0083]功率M0S管M0的漏極連接整流橋31的輸出端，功率M0S管M0的柵極連接驅(qū)動(dòng)電路14 的輸出端。
[0084]采樣電阻Res的第一端連接功率M0S管M0的源極和采樣保持電路21的輸入端，采樣 電阻Res的第二端連接等電位端，作為控制電路的參考地。
[0085]電感L0的第一端連接采樣電阻Res的第二端并作為系統(tǒng)的參考地，電感L0的第二 端接地。
[0086]輸入電容Cin的第一端連接整流橋31輸出端，輸入電容Cin的第二端接地。
[0087]續(xù)流二極管D0的負(fù)極連接于功率M0S管的源極。LED負(fù)載32陰極與輸出電容Cout下 極板及續(xù)流二極管D0的陽(yáng)極相連。
[0088]輸出電容Cout第一端連接續(xù)流二極管D0的正極，輸出電容Cout第二端接地。
[0089] LED負(fù)載32并聯(lián)于輸出電容Cout兩端。
[0090]本實(shí)施例中，輸入電容放電控制模塊2包括一采樣保持電路21、一第一比較器 C0M1、一第二比較器COM2、一計(jì)數(shù)器22、一鎖存器23、一最小閾值調(diào)整邏輯模塊24、一最小閾 值產(chǎn)生模塊25、一第三比較器COM3和一電壓上升檢測(cè)模塊26。
[0091 ]其中，采樣保持電路21的輸入端連接采樣反饋電路11和外圍電路3，采樣保持電路 21的輸入信號(hào)為采樣電阻Res上的電壓信號(hào)CS，輸出采樣保持電路21的輸出信號(hào)esh。采樣 保持電路21采樣電壓信號(hào)CS的峰值電壓并保持直到下次功率M0S管M0導(dǎo)通時(shí)，在新的電壓 信號(hào)CS峰值處更新采樣保持電路21的輸出信號(hào)esh。
[0092]第一比較器C0M1的正相輸入端連接采樣保持電路21的輸出端，接收采樣保持電路 21的輸出信號(hào)esh，第一比較器C0M1的反相輸入端連接第一參考電壓輸入端，本實(shí)施例中第 一參考電壓輸入端輸入的第一參考電壓大小米用50mV。輸出第一比較器⑶Ml的輸出信號(hào) ers，用于檢測(cè)判斷輸入電壓Vin是否進(jìn)入谷底。
[0093]第二比較器COM2的正相輸入端連接采樣保持電路21的輸出端，接收采樣保持電路 21的輸出信號(hào)esh，第二比較器COM2的反相輸入端連接第二參考電壓輸入端，本實(shí)施例中第 二參考電壓輸入端輸入的第二參考電壓大小米用500mV。輸出第二比較器COM2的輸出信號(hào) hbk，用于檢測(cè)判斷輸入電壓Vin是否達(dá)到波峰。
[0094]計(jì)數(shù)器22的第一輸入端連接第一比較器C0M1的輸出端，接收第一比較器C0M1的輸 出信號(hào)ers，計(jì)數(shù)器22的第二輸入端連接開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13的輸出端，接收開(kāi)關(guān)控制 信號(hào)switch。計(jì)數(shù)器22的第一輸出端輸出第一計(jì)算結(jié)果ql，計(jì)數(shù)器22的第二輸出端輸出第 二計(jì)算結(jié)果q7。計(jì)數(shù)器22在第一比較器⑶Ml的輸出信號(hào)crs = 0時(shí)，計(jì)數(shù)開(kāi)關(guān)控制信號(hào) switch的信號(hào)個(gè)數(shù)，并將第一計(jì)算結(jié)果ql和第二計(jì)算結(jié)果q7輸出。其中第一計(jì)算結(jié)果ql = 1，表示在第一比較器C0M1的輸出信號(hào)ers = 0期間，計(jì)數(shù)1個(gè)開(kāi)關(guān)控制信號(hào)switch，第二計(jì)算 結(jié)果q7 = l表示計(jì)數(shù)器22的位數(shù)計(jì)滿且鎖定，該計(jì)數(shù)器22的位數(shù)可選。第一比較器C0M1的輸 出信號(hào)crs = l時(shí)，輸出第一計(jì)算結(jié)果ql、第二計(jì)算結(jié)果q7置位為0。其中，計(jì)數(shù)器22的第一輸 入端為清零復(fù)位端。
[0095] 鎖存器23的第一輸入端連接第一比較器C0M1的輸出端，接收第一比較器C0M1的輸 出信號(hào)crs，鎖存器23的第二輸入端連接計(jì)數(shù)器22的第一輸出端，接收第一計(jì)算結(jié)果ql，鎖 存器23的一第三輸入端連接計(jì)數(shù)器22的第二輸出端，接收第二計(jì)算結(jié)果q7。鎖存器23的第 一輸出端輸出第一鎖存結(jié)果cl，鎖存器23的第二輸出端輸出第二鎖存結(jié)果c7。其中，鎖存器 23的第一輸入端為清零復(fù)位端。鎖存器23將第一計(jì)算結(jié)果ql、第二計(jì)算結(jié)果q7的高電平鎖 存。并在第一比較器C0M1的輸出信號(hào)crs下降沿時(shí)，將鎖存器23復(fù)位，使得第一鎖存結(jié)果cl =0、第二鎖存結(jié)果c7 = 0。
[0096] 最小閾值調(diào)整邏輯模塊24的第一輸入端連接鎖存器23的第一輸出端，接收第一鎖 存結(jié)果cl，最小閾值調(diào)整邏輯模塊24的第二輸入端連接鎖存器23的第二輸出端，接收第二 鎖存結(jié)果c7,最小閾值調(diào)整邏輯模塊24的一第三輸入端連接第二比較器COM2的輸出端，接 收第二比較器COM2的輸出信號(hào)hbk。最小閾值調(diào)整邏輯模塊24的第一輸出端輸出第一調(diào)整 信號(hào)cpkminf，最小閾值調(diào)整邏輯模塊24的第二輸出端輸出第二調(diào)整信號(hào)cpkminchg。其中 第一調(diào)整信號(hào)cpkminf標(biāo)志最小電壓信號(hào)CS閾值的調(diào)整方向，第二調(diào)整信號(hào)cpkminchg標(biāo)志 是否調(diào)整最小電壓信號(hào)CS閾值。第二比較器COM2的輸出信號(hào)hbk用于最小閾值調(diào)整邏輯模 塊24在下降沿清零復(fù)位，使得第一調(diào)整信號(hào)cpkminf =第二調(diào)整信號(hào)cpkminchg = 0。最小電 壓信號(hào)CS閾值的調(diào)整方向由最小閾值調(diào)整邏輯模塊24的輸出第一調(diào)整信號(hào)cpkminf及第二 調(diào)整信號(hào)cpkminchg決定。調(diào)整的幅度為步進(jìn)4mV，但是可根據(jù)應(yīng)用效果適當(dāng)調(diào)整。如果輸入 電壓Vin未進(jìn)入谷底，則第一調(diào)整信號(hào)cpkminf = 0，最小電壓信號(hào)CS閾值往大調(diào)整，嘗試將 Vin下拉到谷底。如果Vin進(jìn)入谷底但很快（即計(jì)數(shù)器22未計(jì)滿時(shí))又脫離谷底則最小電壓信 號(hào)CS閾值往小調(diào)整，但第二調(diào)整信號(hào)cpkminchg不實(shí)施調(diào)整。如果輸入電壓Vin長(zhǎng)時(shí)間（即計(jì) 數(shù)器22計(jì)數(shù)計(jì)滿)進(jìn)入谷底則最小電壓信號(hào)CS閾值往小調(diào)整，減小Vin的下拉，第二調(diào)整信 號(hào)cpkminchg確定實(shí)施調(diào)整。該調(diào)整策略目的在于動(dòng)態(tài)調(diào)整使得輸入電壓Vin能夠跟隨交流 電源AC的電壓變化適當(dāng)?shù)倪M(jìn)入谷底但不至于長(zhǎng)時(shí)間處于深度谷底。平衡狀態(tài)正是:輸入電 壓Vin進(jìn)入谷底但很快（即計(jì)數(shù)器22未計(jì)滿時(shí)）又脫離谷底如此保證輸入電壓Vin最大程度 跟隨交流電源AC的輸入電壓，保證高PFC低THD。
[0097]最小閾值產(chǎn)生模塊25的第一輸入端連接最小閾值調(diào)整邏輯模塊24的第一輸出端， 接收第一調(diào)整信號(hào)cpkminf，最小閾值產(chǎn)生模塊25的第二輸入端連接最小閾值調(diào)整邏輯模 塊24的第二輸出端，接收第二調(diào)整信號(hào)cpkminchg。其中，最小閾值調(diào)整邏輯模塊24的第三 輸入端為清零復(fù)位端。最小閾值產(chǎn)生模塊25根據(jù)第一調(diào)整信號(hào)cpkminf和第二調(diào)整信號(hào) cpkminchg輸出最小閾值信號(hào)vcpkmin，實(shí)現(xiàn)對(duì)最小閾值信號(hào)vcpkmin的調(diào)整。
[0098]第三比較器COM3的正相輸入端連接采樣保持電路21的輸入端和外圍電路3,接收 電壓信號(hào)CS，第三比較器COM3的反相輸入端連接最小閾值產(chǎn)生模塊25的輸出端，接收最小 閾值信號(hào)vcpkmin;第三比較器COM3的輸出端連接開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13的第一輸入端， 輸出第三比較器COM3的輸出信號(hào)csmin。
[0099]電壓上升檢測(cè)模塊26的第一輸入端連接第一比較器C0M1的輸出端，接收第一比較 器C0M1的輸出信號(hào)crs，電壓上升檢測(cè)模塊26的第二輸入端連接第二比較器COM2的輸出端， 接收第二比較器COM2的輸出信號(hào)hbk，電壓上升檢測(cè)模塊26的輸出端連接開(kāi)關(guān)信號(hào)產(chǎn)生邏 輯電路13的第二輸入端，輸出電壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r。電壓上升檢測(cè)模塊26 用于檢測(cè)標(biāo)志交流電源AC的輸入電壓對(duì)輸入電容Cin的充電階段。
[0100]請(qǐng)參見(jiàn)圖5、圖6、圖7,本實(shí)施例中，米樣保持電路21包括:一第一開(kāi)關(guān)SO、一第二開(kāi) 關(guān)S1、一緩沖器211、一第一電容C0和一第二電容C1。
[0101] 其中，第一開(kāi)關(guān)S0的第一端連接采樣反饋電路11和外圍電路3。第二開(kāi)關(guān)S1的第一 端連接第一開(kāi)關(guān)S0的第二端。在其他實(shí)施例中，第一開(kāi)關(guān)S0和第二開(kāi)關(guān)S1可采用開(kāi)關(guān)M0S 管。
[0102] 緩沖器211的輸入端連接第二開(kāi)關(guān)S1的第二端，緩沖器211的輸出端連接第一比較 器C0M1和第二比較器COM2的正相輸入端。
[0103] 第一電容C0的第一端連接于第一開(kāi)關(guān)SO與第二開(kāi)關(guān)S1之間，第一電容C0的第二端 接地。第二電容C1的第一端連接于第二開(kāi)關(guān)S1與緩沖器211之間，第二電容C1的第二端接 地。其中，第一電容C0的容值遠(yuǎn)大于第二電容C1的容值，保證在第二開(kāi)關(guān)S1導(dǎo)通時(shí)，第一電 容C0上的電壓不會(huì)有明顯變化。第一開(kāi)關(guān)S0的外部控制信號(hào)Swon為高電平時(shí)，第一開(kāi)關(guān)S0 導(dǎo)通，第一電容C0上的電壓跟隨電壓信號(hào)CS電壓上升，功率M0S管M0關(guān)斷且第一開(kāi)關(guān)SO的外 部控制信號(hào)Swon為低時(shí)，第一開(kāi)關(guān)S0斷開(kāi)，此時(shí)第一電容C0上的電壓為電壓信號(hào)CS的峰值。 同時(shí)第二開(kāi)關(guān)S1的外部控制信號(hào)leboff為高電平且持續(xù)一固定時(shí)間，第二開(kāi)關(guān)S1導(dǎo)通，第 二電容C1小電容上的電壓跟隨大電容第一電容C0上的電壓，并被第二開(kāi)關(guān)S1的外部控制信 號(hào)leboff緩沖輸出。從而保證采樣保持電路21的輸出信號(hào)csh為電壓信號(hào)CS峰值處的電壓。
[0104] 請(qǐng)參閱圖5、圖8,最小閾值調(diào)整邏輯模塊24包括一或非門241、一反相器242、一傳 輸門243、一同或門244和一D觸發(fā)器。
[0105]其中，或非門241的第一輸入端連接鎖存器23的第一輸出端，接收第一鎖存結(jié)果 cl，或非門241的第二輸入端連接鎖存器23的第二輸出端，接收第二鎖存結(jié)果c7。
[0106]反相器242的輸入端連接或非門241的輸出端。
[0107]傳輸門243的輸入端連接反相器242的輸出端，傳輸門243的輸出端連接最小閾值 產(chǎn)生模塊25的第一輸入端，傳輸門243的下降沿復(fù)位端連接第二比較器COM2的輸出端，接收 第二比較器COM2的輸出信號(hào)hbk。
[0108] 同或門244的第一輸入端連接鎖存器23的第一輸出端，接收第一鎖存結(jié)果cl，同或 門244的第二輸入端連接鎖存器23的第二輸出端，接收第二鎖存結(jié)果c7。
[0109] D觸發(fā)器的D端連接同或門244的輸出端，D觸發(fā)器的CP端和D觸發(fā)器的下降沿復(fù)位 端連接第二比較器⑶M2的輸出端，接收第二比較器COM2的輸出信號(hào)hbk，接收第二比較器 COM2的輸出信號(hào)hbk，D觸發(fā)器的Q端連接最小閾值產(chǎn)生模塊25的第二輸入端。
[0110] 傳輸門243的下降沿復(fù)位端和D觸發(fā)器的下降沿復(fù)位端接收第二比較器COM2的輸 出信號(hào)hbk，在第二比較器COM2的輸出信號(hào)hbk下降沿時(shí)使得最小閾值調(diào)整邏輯模塊24復(fù) 位，此時(shí)第一調(diào)整信號(hào)cpkminf =第二調(diào)整信號(hào)cpkminchg = 0。之后正常檢測(cè)鎖第一鎖存結(jié) 果cl和第二鎖存結(jié)果c7。當(dāng)?shù)谝绘i存結(jié)果cl、第二鎖存結(jié)果c7有任何一個(gè)為高電平時(shí)，輸出 第一調(diào)整信號(hào)cpkminf=l，最小電壓信號(hào)CS閾值調(diào)整方向?yàn)闇p小，第一鎖存結(jié)果cl、第二鎖 存結(jié)果c7如果相同則在第二比較器COM2的輸出信號(hào)hbk上升沿時(shí)觸發(fā)第二調(diào)整信號(hào) cpkminchg = l，開(kāi)始調(diào)整最小電壓信號(hào)CS閾值直到第二調(diào)整信號(hào)hbk下降沿復(fù)位。
[0111]請(qǐng)參閱圖5、圖9,電壓上升檢測(cè)模塊26包括一異或門261，異或門261的第一輸入端 連接第一比較器C0M1的輸出端，異或門261的第二輸入端連接第二比較器COM2的輸出端，異 或門261的輸出端連接開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13的第二輸入端。
[0112] 請(qǐng)參閱圖5,本發(fā)明的工作原理如下：
[0113] 采樣反饋電路11采樣電壓信號(hào)CS得到反映LED負(fù)載32輸出電流的采樣反饋電路11 的輸出信號(hào)I〇_fb，經(jīng)過(guò)跨導(dǎo)模塊GM調(diào)整，在補(bǔ)償電容Ccomp上產(chǎn)生控制導(dǎo)通時(shí)間的電平信 號(hào)Vcomp。導(dǎo)通時(shí)間產(chǎn)生電路12將電平信號(hào)Vcomp與占空比信號(hào)D調(diào)制產(chǎn)生Ton · D為常數(shù)的 導(dǎo)通時(shí)間信號(hào)Ton。開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路13和驅(qū)動(dòng)電路14完成對(duì)功率M0S管M0的開(kāi)關(guān)動(dòng) 作。從而得到針對(duì)輸入電壓Vin的高PF低THD的LED恒流驅(qū)動(dòng)效果。
[0114] 由于輸入電容Cin，在交流輸入電源的電壓進(jìn)入谷底時(shí)，輸入電容Cin上的輸入電 壓Vin并未跟隨交流輸入電源的電壓下降到谷底;交流輸入電源的電壓上升期間，需要額外 的輸入電流給輸入電容Cin充電。因此系統(tǒng)輸入電流的平均值lav與交流輸入電源的電壓存 在失真。
[0115] 通過(guò)對(duì)反應(yīng)電壓信號(hào)CS峰值的采樣保持電路21的輸出信號(hào)csh與第一參考電壓 50mV的比較輸出第一比較器C0M1的輸出信號(hào)cr s，判斷輸入電壓Vin是否降到谷底。如果第 二比較器⑶M2的輸出信號(hào)hbk = 0期間，第一比較器COM 1的輸出信號(hào)crs = 1表示輸入電壓 Vin低于波峰但未能降到谷底，則需提高最小閾值信號(hào)vcpkmin值以增大功率M0S管M0的峰 值電流Ipk，從而加速輸入電容Cin的放電，使其能夠跟隨交流輸入電源的電壓進(jìn)入谷底。如 果第二比較器COM2的輸出信號(hào)hbk = 0期間，第一比較器C0M1的輸出信號(hào)crs = 0且開(kāi)關(guān)控制 信號(hào)switch個(gè)數(shù)計(jì)滿計(jì)數(shù)器22,計(jì)數(shù)器22位數(shù)可根據(jù)實(shí)際應(yīng)用情況調(diào)整，本實(shí)施例中初始 設(shè)定計(jì)數(shù)器22為7位，當(dāng)計(jì)數(shù)器22的7位都等于1，認(rèn)為計(jì)數(shù)器22計(jì)滿，此時(shí)即第一計(jì)算結(jié)果 ql =第二計(jì)算結(jié)果q7 = l，認(rèn)為輸入電壓Vin跟隨交流電源AC的電壓進(jìn)入深度谷底，需降低 最小閾值信號(hào)vcpkmin值以適當(dāng)減小最小功率M0S管M0的電流峰值Ipk。如果第二比較器 COM2的輸出信號(hào)hbk = 0期間，計(jì)數(shù)器22對(duì)開(kāi)關(guān)控制信號(hào)switch計(jì)數(shù)輸出第一計(jì)算結(jié)果ql = 1，第二計(jì)算結(jié)果q7 = 0,則不對(duì)最小閾值信號(hào)vcpkmin值進(jìn)行調(diào)整，認(rèn)為當(dāng)前的最小功率M0S 管M0的峰值電流Ipk足夠使輸入電容Cin放電跟隨交流電源AC的電壓進(jìn)入谷底。
[0116] 在第一比較器⑶Ml的輸出信號(hào)crs上升沿到鄰近的第二比較器⑶M2的輸出信號(hào) hbk上升沿期間，電壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r=l。該信號(hào)屏蔽最小閾值信號(hào) vcpkmin對(duì)功率M0S管M0的峰值電流Ipk的限制，即在交流電源AC的電壓對(duì)輸入電容Cin充電 階段以正常導(dǎo)通時(shí)間信號(hào)Ton作為功率M0S管M0的導(dǎo)通時(shí)間，減小輸入電容Cin的充電電流 對(duì)系統(tǒng)輸入電流的影響。
[0117] 本發(fā)明的技術(shù)方案可以保證在交流電源AC的電壓谷底時(shí)，輸入電容Cin上的電壓 盡量跟隨交流電源AC的電壓。在交流電源AC的電壓上升時(shí)，對(duì)輸入電容Cin的充電電流盡量 不影響系統(tǒng)的輸入電流。從而實(shí)現(xiàn)高PF低THD的LED恒流應(yīng)用。
[0118] 請(qǐng)參閱圖5、圖10,本發(fā)明的工作波形圖中，波形a為輸入電流Iin的平均值的工作 波形;其中波形b為功率M0S管M0的峰值電流Ipk的工作波形;波形c為最小閾值信號(hào)vcpkmin 的工作波形;波形d為輸入電壓Vin的工作波形；波形e為交流電源AC的輸入電壓的工作波 形。
[0119]請(qǐng)參閱圖5、圖11，本發(fā)明的信號(hào)波形對(duì)比圖中，第二比較器COM2的輸出信號(hào)hbk下 降沿對(duì)最小閾值調(diào)整邏輯模塊24復(fù)位，使得第一調(diào)整信號(hào)cpkminf =第二調(diào)整信號(hào) cpkminchg = 0。第一比較器C0M1的輸出信號(hào)crs高電平時(shí)，計(jì)數(shù)器22不工作，第一計(jì)算結(jié)果 ql =第二計(jì)算結(jié)果q7 = 0。第一比較器C0M1的輸出信號(hào)crs下降沿出現(xiàn)時(shí)，鎖存器23清零復(fù) 位，第一鎖存結(jié)果cl =第二鎖存結(jié)果c7 = 0。第一比較器C0M1的輸出信號(hào)crs短暫進(jìn)入低電 平時(shí)，計(jì)數(shù)器22對(duì)開(kāi)關(guān)控制信號(hào)switch計(jì)數(shù)，并將結(jié)果鎖存，第一鎖存結(jié)果cl = 1，第二鎖存 結(jié)果c7 = 0,第一調(diào)整信號(hào)cpkminf = l，第二調(diào)整信號(hào)cpkminchg = 0。此時(shí)電路狀態(tài)為準(zhǔn)備 降低最小閾值信號(hào)vcpkmin值，但不調(diào)整。第一比較器C0M1的輸出信號(hào)crs上升沿到第二比 較器COM2的輸出信號(hào)hbk上升沿期間，電壓上升檢測(cè)模塊26的輸出信號(hào)Vin_r為高電平屏蔽 最小閾值信號(hào)vcpkmin對(duì)功率M0S管M0的峰值電流Ipk的限制。
[0120]當(dāng)?shù)诙容^器COM2的輸出信號(hào)hbk下降沿對(duì)最小閾值調(diào)整邏輯模塊24復(fù)位，第一 調(diào)整信號(hào)cpkminf =第二調(diào)整信號(hào)cpkminchg = 0,第一比較器C0M1的輸出信號(hào)crs持續(xù)高電 平時(shí)，計(jì)數(shù)器22不工作，第一計(jì)算結(jié)果ql =第二計(jì)算結(jié)果q7 = 0。第二比較器COM2的輸出信 號(hào)hbk上升沿時(shí)，第二調(diào)整信號(hào)cpkminchg= 1。此時(shí)電路狀態(tài)為，準(zhǔn)備抬高最小閾值信號(hào) vcpkmin值，并在第二比較器COM2的輸出信號(hào)hbk高電平期間進(jìn)行調(diào)整。
[0121]當(dāng)?shù)诙容^器COM2的輸出信號(hào)hbk下降沿對(duì)最小閾值調(diào)整邏輯模塊24復(fù)位，第一 調(diào)整信號(hào)cpkminf =第二調(diào)整信號(hào)cpkminchg = 0,第一比較器C0M1的輸出信號(hào)crs進(jìn)入持續(xù) 低電平時(shí)，計(jì)數(shù)器22工作，第一計(jì)算結(jié)果ql =第二計(jì)算結(jié)果q7 = l。第一調(diào)整信號(hào)cpkminf = 1，第二比較器COM2的輸出信號(hào)hbk上升沿時(shí)，第二調(diào)整信號(hào)cpkminchg=l。此時(shí)電路狀態(tài) 為，準(zhǔn)備降低最小閾值信號(hào)vcpkmin值，并在第二比較器COM2的輸出信號(hào)hbk高電平期間進(jìn) 行調(diào)整。
[0122]以上記載的，僅為本發(fā)明的較佳實(shí)施例，并非用以限定本發(fā)明的范圍，本發(fā)明的上 述實(shí)施例還可以做出各種變化。即凡是依據(jù)本發(fā)明申請(qǐng)的權(quán)利要求書及說(shuō)明書內(nèi)容所作的 簡(jiǎn)單、等效變化與修飾，皆落入本發(fā)明專利的權(quán)利要求保護(hù)范圍。
【主權(quán)項(xiàng)】
1. 一種高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于，包括： 一恒流驅(qū)動(dòng)電路本體，所述恒流驅(qū)動(dòng)電路本體連接一外圍電路，所述恒流驅(qū)動(dòng)電路本 體包括一補(bǔ)償電容和依次連接的一采樣反饋電路、一跨導(dǎo)模塊、一導(dǎo)通時(shí)間產(chǎn)生電路、一開(kāi) 關(guān)信號(hào)產(chǎn)生邏輯電路和一驅(qū)動(dòng)電路，所述補(bǔ)償電容連接于所述跨導(dǎo)模塊的輸出端與一等電 位端之間；以及 一輸入電容放電控制模塊，所述輸入電容放電控制模塊連接所述恒流驅(qū)動(dòng)電路本體， 用于控制所述外圍電路的一輸入電容的放電使得所述外圍電路的一輸入電壓跟隨所述外 圍電路的一交流電源的電壓變化而變化并減少所述輸入電壓處于谷值的時(shí)間。2. 根據(jù)權(quán)利要求1所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述輸入電容放電控制模塊包括： 一采樣保持電路，所述采樣保持電路的輸入端連接所述采樣反饋電路和所述外圍電 路； 一第一比較器，所述第一比較器的正相輸入端連接所述采樣保持電路的輸出端，所述 第一比較器的反相輸入端連接第一參考電壓輸入端； 一第二比較器，所述第二比較器的正相輸入端連接所述采樣保持電路的輸出端，所述 第二比較器的反相輸入端連接第二參考電壓輸入端； 一計(jì)數(shù)器，所述計(jì)數(shù)器的第一輸入端連接所述第一比較器的輸出端，所述計(jì)數(shù)器的第 二輸入端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的輸出端； 一鎖存器，所述鎖存器的第一輸入端連接所述第一比較器的輸出端，所述鎖存器的第 二輸入端連接所述計(jì)數(shù)器的第一輸出端，所述鎖存器的一第三輸入端連接所述計(jì)數(shù)器的第 二輸出端； 一最小閾值調(diào)整邏輯模塊，所述最小閾值調(diào)整邏輯模塊的第一輸入端連接所述鎖存器 的第一輸出端，所述最小閾值調(diào)整邏輯模塊的第二輸入端連接所述鎖存器的第二輸出端， 所述最小閾值調(diào)整邏輯模塊的一第三輸入端連接所述第二比較器的輸出端； 一最小閾值產(chǎn)生模塊，所述最小閾值產(chǎn)生模塊的第一輸入端連接所述最小閾值調(diào)整邏 輯模塊的第一輸出端，所述最小閾值產(chǎn)生模塊的第二輸入端連接所述最小閾值調(diào)整邏輯模 塊的第二輸出端； 一第三比較器，所述第三比較器的正相輸入端連接所述采樣保持電路的輸入端和所述 外圍電路，所述第三比較器的反相輸入端連接所述最小閾值產(chǎn)生模塊的輸出端;所述第三 比較器的輸出端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的第一輸入端；以及 一電壓上升檢測(cè)模塊，所述電壓上升檢測(cè)模塊的第一輸入端連接所述第一比較器的輸 出端，所述電壓上升檢測(cè)模塊的第二輸入端連接所述第二比較器的輸出端，所述電壓上升 檢測(cè)模塊的輸出端連接所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的第二輸入端。3. 根據(jù)權(quán)利要求2所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述計(jì)數(shù)器的第一輸入端為清零復(fù)位端。4. 根據(jù)權(quán)利要求2所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述鎖存器的第一輸入端為清零復(fù)位端。5. 根據(jù)權(quán)利要求2所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述最小閾值調(diào)整邏輯模塊的第三輸入端為清零復(fù)位端。6. 根據(jù)權(quán)利要求2所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述采樣保持電路包括： 一第一開(kāi)關(guān)，所述第一開(kāi)關(guān)的第一端連接所述采樣反饋電路和所述外圍電路； 一第二開(kāi)關(guān)，所述第二開(kāi)關(guān)的第一端連接所述第一開(kāi)關(guān)的第二端； 一緩沖器，所述緩沖器的輸入端連接所述第二開(kāi)關(guān)的第二端，所述緩沖器的輸出端連 接所述第一比較器和所述第二比較器的正相輸入端； 一第一電容，所述第一電容的第一端連接于所述第一開(kāi)關(guān)與所述第二開(kāi)關(guān)之間，所述 第一電容的第二端接地;以及 一第二電容，所述第二電容的第一端連接于所述第二開(kāi)關(guān)與所述緩沖器之間，所述第 二電容的第二端接地。7. 根據(jù)權(quán)利要求6所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述第一電容的容值大于所述第二電容的容值。8. 根據(jù)權(quán)利要求2所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述最小閾值調(diào)整邏輯模塊包括： 一或非門，所述或非門的第一輸入端連接所述鎖存器的第一輸出端，所述或非門的第 二輸入端連接所述鎖存器的第二輸出端； 一反相器，所述反相器的輸入端連接所述或非門的輸出端； 一傳輸門，所述傳輸門的輸入端連接所述反相器的輸出端，所述傳輸門的輸出端連接 所述最小閾值產(chǎn)生模塊的第一輸入端，所述傳輸門的下降沿復(fù)位端連接所述第二比較器的 輸出端； 一同或門，所述同或門的第一輸入端連接所述鎖存器的第一輸出端，所述同或門的第 二輸入端連接所述鎖存器的第二輸出端；以及 一 D觸發(fā)器，所述D觸發(fā)器的D端連接所述同或門的輸出端，所述D觸發(fā)器的CP端和所述D 觸發(fā)器的下降沿復(fù)位端連接所述第二比較器的輸出端，所述D觸發(fā)器的Q端連接所述最小閾 值產(chǎn)生模塊的第二輸入端。9. 根據(jù)權(quán)利要求2所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其特征在于， 所述電壓上升檢測(cè)模塊包括一異或門，所述異或門的第一輸入端連接所述第一比較器的輸 出端，所述異或門的第二輸入端連接所述第二比較器的輸出端，所述異或門的輸出端連接 所述開(kāi)關(guān)信號(hào)產(chǎn)生邏輯電路的第二輸入端。10. 根據(jù)權(quán)利要求2-9任一項(xiàng)所述的高功率因數(shù)低總諧波失真的LED恒流驅(qū)動(dòng)電路，其 特征在于，所述外圍電路包括： 一交流電源； 一整流橋，所述整流橋的輸入端連接所述交流電源； 一功率MOS管，所述功率MOS管的漏極連接所述整流橋的輸出端，所述功率MOS管的柵極 連接所述驅(qū)動(dòng)電路的輸出端； 一采樣電阻，所述采樣電阻的第一端連接所述功率MOS管的源極和所述采樣保持電路 的輸入端，所述采樣電阻的第二端連接所述等電位端； 一電感，所述電感的第一端連接所述采樣電阻的第二端，所述電感的第二端接地； 所述輸入電容，所述輸入電容的第一端連接所述整流橋輸出端，所述輸入電容的第二 端接地； 一續(xù)流二極管，所述續(xù)流二極管的負(fù)極連接于所述功率MOS管的源極； 一輸出電容，所述輸出電容第一端連接所述續(xù)流二極管的正極，所述輸出電容第二端 接地； 一 LED負(fù)載，所述LED負(fù)載并聯(lián)于所述輸出電容兩端。
【文檔編號(hào)】H05B33/08GK106028557SQ201610537153
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年7月8日
【發(fā)明人】羅杰, 趙新江, 徐勇, 李儼
【申請(qǐng)人】上海燦瑞科技股份有限公司