一種寬增益動態(tài)范圍的cmos可變增益放大器的制造方法
【專利摘要】本發(fā)明公開一種寬增益動態(tài)范圍的CMOS可變增益放大器，包括至少一個基本可變增益電路、偽指函數(shù)發(fā)生電路、固定增益放大電路和偏置電路。偏置電路的輸出端連接基本可變增益電路、偽指函數(shù)發(fā)生電路和固定增益放大電路。偽指函數(shù)發(fā)生電路的輸入端接入增益控制電壓信號Vc，偽指函數(shù)發(fā)生電路的輸出端接入基本可變增益電路的偽指偏置端?；究勺冊鲆骐娐返妮斎攵私尤胼斎腚妷盒盘?，基本可變增益電路的輸出端連接固定增益放大電路的輸入端，固定增益放大電路的輸出端送出輸入電壓信號。本發(fā)明能夠達到較寬的增益可調(diào)范圍，同時實現(xiàn)增益dB線性變化。
【專利說明】
-種寬増益動態(tài)范圍的CMOS可變増益放大器
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及模擬集成電路設(shè)計領(lǐng)域，具體設(shè)及一種寬增益動態(tài)范圍的CMOS可變增 益放大器。
【背景技術(shù)】
[0002] 接收機模擬前端中的可變增益放大器用來調(diào)整信號大小，改變信號動態(tài)范圍。在 一條接收鏈路上通常存在幾個可變增益放大器，它們共同作用使得接收機前端輸出滿足信 噪比要求，并且具有較大功率的信號。
[0003] 隨著無線通信系統(tǒng)的發(fā)展，接收機的指標(biāo)在不斷變化，對中頻可變增益放大器的 性能要求不斷提高。首先，外界環(huán)境的變化要求可變增益放大器有較大的增益可調(diào)范圍。其 次，通信系統(tǒng)使用復(fù)雜的編碼，要求輸出信號具有較高的信噪比，意味著要求放大器具有很 好的線性度。最后，無線接收機應(yīng)該盡量降低功耗，那么放大器在實現(xiàn)大信號輸出的前提下 必須減小偏置電流。W上運些條件對中頻可變增益放大器的設(shè)計提出了苛刻的要求。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種寬增益動態(tài)范圍的CMOS可變增益放大器，其能夠達到較寬的增益 可調(diào)范圍，同時實現(xiàn)增益地線性變化。
[0005] 為解決上述問題，本發(fā)明是通過W下技術(shù)方案實現(xiàn)的：
[0006] -種寬增益動態(tài)范圍的CMOS可變增益放大器，包括至少一個基本可變增益電路、 偽指函數(shù)發(fā)生電路、固定增益放大電路和偏置電路。偏置電路的輸出端連接基本可變增益 電路、偽指函數(shù)發(fā)生電路和固定增益放大電路。偽指函數(shù)發(fā)生電路的輸入端接入增益控制 電壓信號Vc，偽指函數(shù)發(fā)生電路的輸出端產(chǎn)生2個比值隨增益控制電壓呈指數(shù)規(guī)律變化的 比值指數(shù)變化電流信號，運2個比值指數(shù)變化電流信號通過電流鏡接入基本可變增益電路 的偽指偏置端。基本可變增益電路的輸入端接入輸入電壓信號，并通過電流鏡將偽指函數(shù) 發(fā)生電路產(chǎn)生的2個比值指數(shù)變化電流信號按照一定的比例進行復(fù)制，并將增益表示為2個 比值指數(shù)變化電流信號的比值。基本可變增益電路的輸出端連接固定增益放大電路的輸入 端，固定增益放大電路的輸出端送出輸入電壓信號。
[0007] 上述方案中，基本可變增益電路為2個，且運2個基本可變增益電路級聯(lián)。即第一級 基本可變增益電路的輸入端接入輸入電壓信號，第一級基本可變增益電路的輸出端連接第 二級基本可變增益電路的輸入端，第二級基本可變增益電路的輸出端連接固定增益放大器 的輸入端。
[000引每個基本可變增益電路包括10個晶體管和共模反饋模塊。晶體管Ml的柵極形成該 基本可變增益電路的輸入端負極，連接輸入電壓信號的負極Vinn。晶體管M2的柵極形成該 基本可變增益電路的輸入端正極，連接輸入電壓信號的正極Vinp。共模反饋模塊的輸入端 連接輸出電壓信號的負極Von和正極Vop，共模反饋模塊的輸出端輸出共模反饋電壓信號 Vf。晶體管M3的柵極和晶體管M4的柵極相連，并連接偽指函數(shù)發(fā)生電路的第二偽指偏置輸 出端輸出的第二偽指偏置信號C2。晶體管M9的柵極和晶體管MIO的柵極相連，并連接偽指函 數(shù)發(fā)生電路的第一偽指偏置輸出端輸出的第一偽指偏置信號C1。晶體管M5的柵極和晶體管 M6的柵極相連，并連接偏置電路的固定偏置輸出端輸出的固定偏置信號Va。晶體管M7的柵 極和晶體管M8的柵極相連，并連接共模反饋電壓信號Vf。晶體管M3的源極、晶體管M4的源 極、晶體管M9的源極和晶體管M10的源極相連，并連接電源地Gnd。晶體管M7的源極和晶體管 M8的源極相連，并連接電源電壓Vdd。晶體管Ml的源極連接晶體管M3的漏極。晶體管M2的源 極連接晶體管M4的漏極。晶體管M5的源極連接晶體管M7的漏極。晶體管M6的源極連接晶體 管M8的漏極。晶體管Ml的漏極、晶體管M9的漏極和晶體管M5的漏極相連后，形成該基本可變 增益電路的輸出端正極。晶體管M2的漏極、晶體管M10的漏極和晶體管M6的漏極相連后，形 成該基本可變增益電路的輸出端負極;共模反饋模塊的輸入端連接該基本可變增益電路的 輸出端，共模反饋模塊的輸出端輸出共模反饋電壓信號Vf。
[0009] 上述晶體管M5、晶體管M6、晶體管M7和晶體管M8都是PM0S晶體管。晶體管Ml、晶體 管M2、晶體管M3、晶體管M4、晶體管M9和晶體管Ml 0都是NM0S晶體管。
[0010] 上述晶體管M1-M10均工作于飽和區(qū)。
[0011] 上述方案中，偽指函數(shù)發(fā)生電路包括6個晶體管。晶體管Mil和晶體管M12的柵極形 成該偽指函數(shù)發(fā)生電路的輸入端，并接入增益控制電壓信號Vc。電流源101和電流源102由 電流鏡結(jié)構(gòu)實現(xiàn)，并且輸入端連接偏置電路的偏置電流輸出端。電流源101的正極與晶體管 Mil的源極相連，負極與晶體管Mil的漏極相連。電流源102的正極與晶體管M12的漏極相連， 負極與晶體管M12的源極相連。晶體管M12的源極、晶體管M15的源極和晶體管M16的源極相 連，并連接電源地Gnd。晶體管Mil的源極、晶體管M13的源極和晶體管M14的源極相連，并連 接電源電壓Vdd。晶體管Μ12的漏極、晶體管Μ13的柵極、晶體管Μ13的漏極和晶體管Μ14的柵 極相連。晶體管Mil的漏極、晶體管Μ15的柵極和晶體管Μ15的漏極相連后，形成該偽指函數(shù) 發(fā)生電路的第一偽指偏置輸出端，并輸出第一偽指偏置信號C1。晶體管M14的漏極、晶體管 M16的柵極和晶體管M16的漏極相連后，形成該偽指函數(shù)發(fā)生電路的第二偽指偏置輸出端， 并輸出第二偽指偏置信號C2。
[0012] 上述偽指函數(shù)發(fā)生電路中的電流源101和電流源102的電流大小相同。
[0013] 與現(xiàn)有技術(shù)相比，本發(fā)明具有如下特點：
[0014] 1、采用基本可變增益放大電路實現(xiàn)增益地線性，同時達到較寬的增益地線性可調(diào) 范圍，從而滿足后續(xù)系統(tǒng)正常工作的需要；
[0015] 2、利用偽指函數(shù)發(fā)生電路的端產(chǎn)生2個比值隨增益控制電壓呈指數(shù)規(guī)律變化的指 數(shù)變化電流，去控制基本可變增益放大電路的增益，使其在保持足夠大的增益地動態(tài)范圍 W及帶寬的同時大大地降低總功耗，從而滿足后續(xù)系統(tǒng)正常工作的需要。
【附圖說明】
[0016] 圖1為一種寬增益動態(tài)范圍的CMOS可變增益放大器的原理框圖。
[0017] 圖2為圖1中偽指函數(shù)發(fā)生電路的原理圖。
[001引圖3為圖1中基本可變增益電路的原理圖。
【具體實施方式】
[0019] 下面通過實施例，結(jié)合附圖，對本發(fā)明的技術(shù)方案作進一步的具體說明。
[0020] -種寬增益動態(tài)范圍的CMOS可變增益放大器，如圖1所示，包括至少一個基本可變 增益電路、偽指函數(shù)發(fā)生電路、固定增益放大電路和偏置電路。偏置電路的輸出端連接基本 可變增益電路、偽指函數(shù)發(fā)生電路和固定增益放大電路，為其提供偏置電壓和電流。偽指函 數(shù)發(fā)生電路的輸入端接入增益控制電壓信號Vc，偽指函數(shù)發(fā)生電路的輸出端產(chǎn)生2電流信 號，運2個電流信號的比值隨控制電壓信號Vc成指數(shù)變化關(guān)系，并且通過電流鏡結(jié)構(gòu)將運兩 個電流信號接入基本可變增益電路的偽指偏置端。基本可變增益電路的輸入端接入輸入電 壓信號，并通過電流鏡將偽指函數(shù)發(fā)生電路產(chǎn)生的2個比值指數(shù)變化電流信號按照一定的 比例進行復(fù)制，并將增益表示為2個電流信號的比值。固定增益放大電路的輸入端連接基本 可變增益電路的輸出端，固定增益放大電路的輸出端送出輸入電壓信號，用于實現(xiàn)信號的 固定增益放大。
[0021] 參見圖2,偽指函數(shù)發(fā)生電路包括6個晶體管M11-16。晶體管Mil和晶體管M12的柵 極形成該偽指函數(shù)發(fā)生電路的輸入端，并接入增益控制電壓信號Vc。電流源101和電流源 102由電流鏡結(jié)構(gòu)實現(xiàn)，并且輸入端(柵極)連接偏置電路的偏置電流輸出端。電流源101的 正極與晶體管Mil的源極相連，負極與晶體管Mil的漏極相連。電流源102的正極與晶體管 Ml 2的漏極相連，負極與晶體管Ml 2的源極相連。晶體管Ml 2的源極、晶體管Ml 5的源極和晶體 管M16的源極相連，并連接電源地Gnd。晶體管Mil的源極、晶體管M13的源極和晶體管M14的 源極相連，并連接電源電壓V d d。晶體管Μ12的漏極、晶體管Μ13的柵極、晶體管Μ13的漏極和 晶體管Μ14的柵極相連。晶體管Mil的漏極、晶體管Μ15的柵極和晶體管Μ15的漏極相連后，形 成該偽指函數(shù)發(fā)生電路的第一偽指偏置輸出端，并輸出第一偽指偏置信號C1。晶體管M14的 漏極、晶體管M16的柵極和晶體管M16的漏極相連后，形成該偽指函數(shù)發(fā)生電路的第二偽指 偏置輸出端，并輸出第二偽指偏置信號C2。其中偽指函數(shù)發(fā)生電路中的電流源101和電流源 102的電流大小相同。
[0022] 在本發(fā)明中，基本可變增益電路的個數(shù)可W根據(jù)設(shè)計需求進行選定，可W為1個、2 個或多個。當(dāng)基本可變增益電路為2個W上時，運些基本可變增益電路采用級聯(lián)方式進行連 接。在本發(fā)明優(yōu)選實施例中，基本可變增益電路為2個，且運2個基本可變增益電路級聯(lián)；即 第一級基本可變增益電路的輸入端接入輸入電壓信號，第一級基本可變增益電路的輸出端 連接第二級基本可變增益電路的輸入端，第二級基本可變增益電路的輸出端連接固定增益 放大器的輸入端。
[0023] 參見圖3,每個基本可變增益電路包括10個晶體管M1-M10和共模反饋模塊。晶體管 Ml柵極用于連接負輸入端Vinn，源極用于連接晶體管M3的漏極，漏極連接正輸出電壓Vop。 晶體管M2柵極用于連接正輸入端Vinp，源極用于連接晶體管M4的漏極，漏極連接負輸出電 壓Von。晶體管M3柵極用于連接偽指偏置端C2，源極用于連接地Gnd，漏極連接晶體管Ml的源 級。晶體管M4柵極用于連接偽指偏置端C2，源極用于連接地Gnd，漏極連接晶體管M2的源級。 晶體管M5柵極用于連接固定偏置端Va，源極用于連接晶體管M7的漏極，漏極連接正輸出電 壓Vop。晶體管M6柵極用于連接固定偏置端Va，源極用于連接晶體管M8的漏極，漏極連接負 輸出電壓Von。晶體管M7柵極用于連接共模反饋電壓Vf，源極用于連接電源電壓Vdd，漏極連 接晶體管M5的源端。晶體管M8柵極用于連接共模反饋電壓Vf，源極用于連接電源電壓Vdd， 漏極連接晶體管M6的源端。晶體管M9柵極用于連接偽指偏置端Cl，源極用于連接地Gnd,漏 極連接正輸出端Vop。共模反饋模塊采用現(xiàn)有技術(shù)已有電路結(jié)構(gòu)，該共模反饋模塊的輸入端 連接該基本可變增益電路的輸出端Von和Vop，共模反饋模塊的輸出端輸出共模反饋電壓信 號Vf，共模反饋電壓信號Vf用于穩(wěn)定基本可變單元的輸出共模電平。
[0024] 晶體管M10柵極用于連接偽指偏置端C1，源極用于連接地Gnd，漏極連接負輸出端 Von。晶體管M5、晶體管M6、晶體管M7和晶體管M8的類型相同，都是PM0S晶體管，并且都工作 于飽和區(qū)；晶體管Ml、晶體管M2、晶體管M3、晶體管M4、晶體管M9和晶體管M10的類型相同，都 是NM0S晶體管，并且都工作于飽和區(qū)。所有的NM0S晶體管襯底都接地，所有的PM0S晶體管襯 底都接電源。
[0025] 上述基本可變增益電路的工作原理為:采用晶體管M3和晶體管M4的溝道電阻作為 輸入對晶體管Ml和晶體管M2的源極負反饋電阻，從而改變可變增益電路的等效跨導(dǎo)。改變 后的等效跨導(dǎo)可W表示為：
[0026]
[0027] 其中，gmi,2是晶體管Ml(或M2)的跨導(dǎo)，。3,4是工作于飽和區(qū)的晶體管M3(或M4)的溝 道電阻；Id3,4為晶體管M3 (或M4)的漏電流;λ3,4為晶體管M3 (或M4)的溝道長度調(diào)制系數(shù)，它 只與晶體管的長度、類型有關(guān)。
[0028] 基本可變增益電路的增益可W表示為：
[0029] Av=Gm · Rout
[0030] 其中，Gm為基本可變增益電路的等效跨導(dǎo)，Rcmt為基本可變增益電路的輸出阻抗。
[0031] 輸出阻抗可W看成由Ξ部分阻抗并聯(lián)而成，它們分別是從輸出節(jié)點向晶體管M5 (或M6)漏端看進去的阻抗、從輸出節(jié)點向晶體管Ml (或M2)漏端看進去的阻抗和從輸出節(jié)點 向晶體管M9(或M10)漏端看進去的阻抗。運Ξ部分阻抗分別如下：
[0032] 從輸出節(jié)點向晶體管M5(或M6)漏端看進去的阻抗是一個共源共柵級的輸出阻抗， 可W表示為：
[003；3] r己，6 * gm己，6 · r〇己，6 · r〇7,8
[0034] 其中，gm日,6是晶體管M5 (或M6)的跨導(dǎo)，。日,6，r〇7,8分別是工作于飽和區(qū)的晶體管M5 (或M6)和M7 (或M8)的溝道電阻。
[0035] 輸出節(jié)點向晶體管Ml(或M2)漏端看進去的阻抗是一個共源共柵級的輸出阻抗，可 W表示為：
[0036] ri,2 * gmi,2 · r〇i,2 · r〇3,4
[0037] 其中，gmi, 2是晶體管Ml (或M2)的跨導(dǎo)，r〇i, 2，r〇3,4分別是工作于飽和區(qū)的晶體管Ml (或M2)和M3 (或M4)溝道電阻。
[0038] 從輸出節(jié)點向晶體管M9(或M10)漏端看進去的電阻是一個工作于飽和區(qū)的晶體管 溝道電阻。9,10。
[0039] 因為。9,1日<<1'日,6;。9,1日<<1'1,2，因此電路的輸出阻抗可^近似為晶體管19(或亂0) 的溝道電阻。9,10。
[0040] 增益可W進一步表示為：
[0041]
[0042] 其中，Id9,1日為晶體管M9 (或Ml 0)的漏電流。
[0043] 具體工作原理如下；
[0044] 1.參見圖2的偽指函數(shù)發(fā)生電路，由該電路產(chǎn)生兩個比值為指數(shù)關(guān)系的電流1。1和 Ic2。
[0045] 2.通過電流鏡技術(shù)將偽指函數(shù)發(fā)生電路產(chǎn)生的兩個電流1。1和1。2按照一定的比例 復(fù)制到可變增益電路的晶體管M3和M4 W及晶體管M9和Ml 0。
[0046] 3.通過基本可變增益電路將增益表示為兩個電流的比值，實現(xiàn)增益dB線性，同時 達到較寬的增益地線性可調(diào)范圍。
【主權(quán)項】
1. 一種寬增益動態(tài)范圍的CMOS可變增益放大器，其特征在于:包括至少一個基本可變 增益電路、偽指函數(shù)發(fā)生電路、固定增益放大電路和偏置電路； 偏置電路的輸出端連接基本可變增益電路、偽指函數(shù)發(fā)生電路和固定增益放大電路； 偽指函數(shù)發(fā)生電路的輸入端接入增益控制電壓信號Vc，偽指函數(shù)發(fā)生電路的輸出端產(chǎn) 生2個比值隨增益控制電壓呈指數(shù)規(guī)律變化的比值指數(shù)變化電流信號，這2個比值指數(shù)變化 電流信號通過電流鏡接入基本可變增益電路的偽指偏置端； 基本可變增益電路的輸入端接入輸入電壓信號，并通過電流鏡將偽指函數(shù)發(fā)生電路產(chǎn) 生的2個比值指數(shù)變化電流信號按照一定的比例進行復(fù)制，并將增益表示為2個比值指數(shù)變 化電流信號的比值； 基本可變增益電路的輸出端連接固定增益放大電路的輸入端，固定增益放大電路的輸 出端送出輸入電壓信號。2. 根據(jù)權(quán)利要求1所述的一種寬增益動態(tài)范圍的CMOS可變增益放大器，其特征在于： 基本可變增益電路為2個，且這2個基本可變增益電路級聯(lián)；即第一級基本可變增益電 路的輸入端接入輸入電壓信號，第一級基本可變增益電路的輸出端連接第二級基本可變增 益電路的輸入端，第二級基本可變增益電路的輸出端連接固定增益放大器的輸入端。3. 根據(jù)權(quán)利要求1或2所述的一種寬增益動態(tài)范圍的CMOS可變增益放大器，其特征在 于:每個基本可變增益電路包括10個晶體管和共模反饋模塊； 晶體管Ml的柵極形成該基本可變增益電路的輸入端負極，連接輸入電壓信號的負極 Vinn;晶體管M2的柵極形成該基本可變增益電路的輸入端正極，連接輸入電壓信號的正極 Vinp ； 晶體管M3的柵極和晶體管M4的柵極相連，并連接偽指函數(shù)發(fā)生電路的第二偽指偏置輸 出端輸出的第二偽指偏置信號C2;晶體管M9的柵極和晶體管M10的柵極相連，并連接偽指函 數(shù)發(fā)生電路的第一偽指偏置輸出端輸出的第一偽指偏置信號C1;晶體管M5的柵極和晶體管 M6的柵極相連，并連接偏置電路的固定偏置輸出端輸出的固定偏置信號Va;晶體管M7的柵 極和晶體管M8的柵極相連，并連接共模反饋電壓信號Vf; 晶體管M3的源極、晶體管M4的源極、晶體管M9的源極和晶體管M10的源極相連，并連接 電源地Gnd;晶體管M7的源極和晶體管M8的源極相連，并連接電源電壓Vdd; 晶體管Ml的源極連接晶體管M3的漏極；晶體管M2的源極連接晶體管M4的漏極；晶體管 M5的源極連接晶體管M7的漏極；晶體管M6的源極連接晶體管M8的漏極； 晶體管Ml的漏極、晶體管M9的漏極和晶體管M5的漏極相連后，形成該基本可變增益電 路的輸出端正極；晶體管M2的漏極、晶體管Μ10的漏極和晶體管M6的漏極相連后，形成該基 本可變增益電路的輸出端負極； 共模反饋模塊的輸入端連接該基本可變增益電路的輸出端，共模反饋模塊的輸出端輸 出共模反饋電壓信號Vf。4. 根據(jù)權(quán)利要求3所述的一種寬增益動態(tài)范圍的CMOS可變增益放大器，其特征在于：晶 體管M5、晶體管M6、晶體管M7和晶體管M8都是PM0S晶體管；晶體管Ml、晶體管M2、晶體管M3、 晶體管M4、晶體管M9和晶體管M10都是NM0S晶體管。5. 根據(jù)權(quán)利要求3所述的一種寬增益動態(tài)范圍的CMOS可變增益放大器，其特征在于：晶 體管M1-M10均工作于飽和區(qū)。6. 根據(jù)權(quán)利要求1所述的一種寬增益動態(tài)范圍的CMOS可變增益放大器，其特征在于:偽 指函數(shù)發(fā)生電路包括6個晶體管； 晶體管Mil和晶體管M12的柵極形成該偽指函數(shù)發(fā)生電路的輸入端，并接入增益控制電 壓信號Vc; 電流源101和電流源102由電流鏡結(jié)構(gòu)實現(xiàn)，并且輸入端連接偏置電路的偏置電流輸出 端；電流源101的正極與晶體管Mil的源極相連，負極與晶體管Mil的漏極相連；電流源102的 正極與晶體管M12的漏極相連，負極與晶體管M12的源極相連； 晶體管M12的源極、晶體管M15的源極和晶體管M16的源極相連，并連接電源地Gnd;晶體 管Mil的源極、晶體管M13的源極和晶體管M14的源極相連，并連接電源電壓Vdd; 晶體管M12的漏極、晶體管M13的柵極、晶體管M13的漏極和晶體管M14的柵極相連； 晶體管Mil的漏極、晶體管M15的柵極和晶體管M15的漏極相連后，形成該偽指函數(shù)發(fā)生 電路的第一偽指偏置輸出端，并輸出第一偽指偏置信號C1;晶體管M14的漏極、晶體管M16的 柵極和晶體管M16的漏極相連后，形成該偽指函數(shù)發(fā)生電路的第二偽指偏置輸出端，并輸出 第二偽指偏置信號C2。7. 根據(jù)權(quán)利要求6所述的一種低功耗CMOS可變增益放大器，其特征在于:偽指函數(shù)發(fā)生 電路中的電流源I 〇 1和電流源I 〇 2的電流大小相同。
【文檔編號】H03G3/30GK105871346SQ201610183958
【公開日】2016年8月17日
【申請日】2016年3月28日
【發(fā)明人】韋保林, 王博, 徐衛(wèi)林, 韋雪明, 岳宏衛(wèi), 段吉海
【申請人】桂林電子科技大學(xué)