一種隔直電路和一種開(kāi)關(guān)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種隔直電路和一種開(kāi)關(guān)電路。
【背景技術(shù)】
[0002]傳統(tǒng)的開(kāi)關(guān)電路，比如天線(xiàn)開(kāi)關(guān)電路，采用正負(fù)雙電源電壓來(lái)驅(qū)動(dòng)控制開(kāi)關(guān)，從而獲得較好的高功率線(xiàn)性度。然而，負(fù)電源電壓的產(chǎn)生電路結(jié)構(gòu)較為復(fù)雜、功耗較大，同時(shí)產(chǎn)生噪聲等干擾影響開(kāi)關(guān)的性能。
[0003]隨著電路技術(shù)的發(fā)展，開(kāi)關(guān)電路可以?xún)H采用正電源電壓來(lái)驅(qū)動(dòng)控制開(kāi)關(guān)。圖1示出了現(xiàn)有技術(shù)中僅采用正電源電壓的開(kāi)關(guān)電路的結(jié)構(gòu)示意圖。其驅(qū)動(dòng)方式與利用正負(fù)雙電源電壓的開(kāi)關(guān)電路類(lèi)似，即高功率線(xiàn)性度保持不變，并且結(jié)構(gòu)相對(duì)簡(jiǎn)單、功耗較低。如圖1所示，該電路通過(guò)引進(jìn)隔直電容使得在只有正電源電壓的條件下仍然可以驅(qū)動(dòng)開(kāi)關(guān)。然而，隔直電容會(huì)帶來(lái)較大程度的插入損耗退化。若想減小插入損耗的退化程度，隔直電容需要具有較大的電容值。圖2示出了傳統(tǒng)的雙電源電壓的開(kāi)關(guān)電路中插入損耗和引入隔直電容的單電源電壓的開(kāi)關(guān)電路中插入損耗的對(duì)比曲線(xiàn)圖?？梢钥吹?，引入隔直電容的電路中插入損耗存在退化現(xiàn)象，并且，隔直電容值越小，插入損耗退化程度越嚴(yán)重?，F(xiàn)有技術(shù)中，為了避免較大程度的插入損耗，需要通過(guò)增大隔直電容的面積來(lái)增大電容值，從而導(dǎo)致電路面積變大，成本增加。

【發(fā)明內(nèi)容】

[0004]本發(fā)明技術(shù)方案所解決的技術(shù)問(wèn)題為:如何在保持高功率線(xiàn)性度不退化和結(jié)構(gòu)簡(jiǎn)單的基礎(chǔ)上，減小電路面積，并且降低插入損耗的退化程度。
[0005]為了解決上述技術(shù)問(wèn)題，本發(fā)明技術(shù)方案提供了一種隔直電路，用于隔直直流偏置，所述隔直電路包括串聯(lián)的第一 MOS管、第一電阻和第二電阻，以及與所述第一 MOS管并聯(lián)的電容，所述第一 MOS管的柵極與所述第一電阻的第一端耦接，源極與所述隔直電路的輸入端、所述電容的第一端耦接，漏極和所述電容的第二端耦接至所述隔直電路的輸出端，所述第二電阻的第一端與所述第一 MOS管的襯底端耦接，第二端接地，所述第一電阻的第二端耦接至第一控制信號(hào)，當(dāng)所述第一控制信號(hào)為電源信號(hào)時(shí)，所述第一 MOS管處于導(dǎo)通狀態(tài)。
[0006]可選地，當(dāng)所述第一控制信號(hào)為接地信號(hào)時(shí)，所述第一MOS管處于斷開(kāi)狀態(tài)。
[0007]可選地，所述隔直電路還包括:第三電阻以及串聯(lián)的第二 MOS管、第四電阻和第五電阻，所述第二 MOS管的柵極與所述第四電阻的第一端耦接，源極與所述第一 MOS管的漏極耦接，漏極與所述隔直電路的輸出端耦接，所述第五電阻的第一端與所述第二 MOS管的襯底端耦接，第二端接地，所述第四電阻的第二端耦接至所述第一控制信號(hào)，所述第三電阻的第一端耦接至所述第二MOS管的源極，第二端耦接至第二控制信號(hào)，當(dāng)所述第一MOS管和所述第二 MOS管處于導(dǎo)通狀態(tài)時(shí)，所述第二控制信號(hào)為接地信號(hào)。
[0008]可選地，當(dāng)所述第一控制信號(hào)為接地信號(hào)、所述第二控制信號(hào)為電源信號(hào)時(shí)，所述第一 MOS管和所述第二 MOS管處于斷開(kāi)狀態(tài)。
[0009]可選地，所述電容的電容值與所述第一MOS管的關(guān)斷電容值的比值大于8。
[0010]可選地，所述電容的電容值與所述第二MOS管的關(guān)斷電容值的比值大于8。
[0011]可選地，所述MOS管是NMOS管。
[0012]本發(fā)明技術(shù)方案還提供了一種開(kāi)關(guān)電路，包括:兩個(gè)所述隔直電路；以及開(kāi)關(guān)器件電路，所述開(kāi)關(guān)器件電路的輸入端與第一所述隔直電路的輸出端耦接，所述開(kāi)關(guān)器件電路的輸出端與第二所述隔直電路的輸出端耦接。
[0013]可選地，所述開(kāi)關(guān)器件電路包括至少一個(gè)開(kāi)關(guān)單元，所述開(kāi)關(guān)單元包括第六電阻、第七電阻以及串聯(lián)的第三MOS管、第八電阻和第九電阻，所述第三MOS管的柵極與所述第八電阻的第一端耦接，源極與所述第六電阻的第一端耦接，漏極與所述第七電阻的第一端耦接，襯底端與所述第九電阻的第一端耦接，所述第六電阻的第二端和所述第七電阻的第二端耦接至第二控制信號(hào)，所述第八電阻的第二端耦接至所述第一控制信號(hào)，所述第九電阻的第二端接地，其中，與第一所述隔直電路相鄰的開(kāi)關(guān)單元中的所述第六電阻的第一端還與所述開(kāi)關(guān)器件電路的輸入端耦接，與第二所述隔直電路相鄰的開(kāi)關(guān)單元中的所述第七電阻的第一端還與所述開(kāi)關(guān)器件電路的輸出端耦接。
[0014]可選地，所述開(kāi)關(guān)器件電路包括多個(gè)開(kāi)關(guān)單元，相鄰的兩個(gè)開(kāi)關(guān)單元中，前一個(gè)開(kāi)關(guān)單元的第七電阻與后一個(gè)開(kāi)關(guān)單元的第六電阻共用一個(gè)電阻。
[0015]可選地，所述隔直電路還包括:第三電阻以及串聯(lián)的第二 MOS管、第四電阻和第五電阻，所述第二 MOS管的柵極與所述第四電阻的第一端耦接，源極與所述第一 MOS管的漏極耦接，漏極與所述隔直電路的輸出端耦接，所述第五電阻的第一端與所述第二 MOS管的襯底端耦接，第二端接地，所述第四電阻的第二端耦接至所述第一控制信號(hào)，所述第三電阻的第一端耦接至所述第二MOS管的源極，第二端耦接至第二控制信號(hào)，當(dāng)所述第一MOS管和所述第二 MOS管處于導(dǎo)通狀態(tài)時(shí)，所述第二控制信號(hào)為接地信號(hào)。
[0016]可選地，當(dāng)所述第一控制信號(hào)為接地信號(hào)、所述第二控制信號(hào)為電源信號(hào)時(shí)，所述第一 MOS管和所述第二 MOS管處于斷開(kāi)狀態(tài)。
[0017]本發(fā)明技術(shù)方案至少包括以下技術(shù)效果。
[0018]本發(fā)明實(shí)施例提供的隔直電路，通過(guò)將第一MOS管與電容并聯(lián)，降低隔直電路導(dǎo)通阻抗，減小了電路插入損耗的退化程度。并且所述電容不需要具有較大的電容值，從而減小了電容面積，相應(yīng)地減小了隔直電路的面積。
[0019]進(jìn)一步地，所述隔直電路將至少兩個(gè)MOS管串聯(lián)后再與所述電容并聯(lián)，增加了斷開(kāi)狀態(tài)時(shí)MOS管的關(guān)斷電阻值，并減小了關(guān)斷電容值，從而改善MOS管的源漏電壓，提高M(jìn)OS管的線(xiàn)性度。
[0020]相應(yīng)地，本發(fā)明實(shí)施例提供的開(kāi)關(guān)電路也有上述優(yōu)點(diǎn)。在功耗低、結(jié)構(gòu)簡(jiǎn)單的基礎(chǔ)上，降低了插入損耗的退化程度，減小了電容面積，相應(yīng)地減小了隔直電路的面積，并且諧波線(xiàn)性度幾乎沒(méi)有退化。
【附圖說(shuō)明】
[0021 ]圖1為現(xiàn)有技術(shù)提供的一種開(kāi)關(guān)電路的結(jié)構(gòu)不意圖；
[0022]圖2為現(xiàn)有的雙電源電壓的開(kāi)關(guān)電路的插入損耗和現(xiàn)有的單電源電壓的開(kāi)關(guān)電路的插入損耗的對(duì)比示意圖；
[0023]圖3為本發(fā)明一實(shí)施例提供的一種隔直電路的結(jié)構(gòu)示意圖；
[0024]圖4為本發(fā)明一實(shí)施例提供的一種開(kāi)關(guān)電路的結(jié)構(gòu)示意圖；
[0025]圖5為本發(fā)明另一實(shí)施例提供的一種隔直電路的結(jié)構(gòu)示意圖；
[0026]圖6為本發(fā)明另一實(shí)施例提供的一種開(kāi)關(guān)電路的結(jié)構(gòu)示意圖；
[0027]圖7為現(xiàn)有的雙電源電壓開(kāi)關(guān)電路的插入損耗和圖6所示的開(kāi)關(guān)電路的插入損耗的對(duì)比示意圖；
[0028]圖8為現(xiàn)有的雙電源電壓開(kāi)關(guān)電路的諧波功率和圖6所示的開(kāi)關(guān)電路的諧波功率的對(duì)比示意圖。
【具體實(shí)施方式】
[0029]由【背景技術(shù)】可知，現(xiàn)有技術(shù)的單電源電壓開(kāi)關(guān)電路中插入損耗退化程度較嚴(yán)重，電路面積較大。
[0030]本發(fā)明的發(fā)明人研究了現(xiàn)有技術(shù)的單電源電壓開(kāi)關(guān)電路，發(fā)現(xiàn)其中的隔直電容會(huì)帶來(lái)較大程度的插入損耗退化，為了減小插入損耗的退化程度，需增大隔直電容的面積，從而導(dǎo)致電路面積增大。
[0031]本發(fā)明實(shí)施例提出了一種隔直電路，采用MOS管與電容并聯(lián)來(lái)隔直直流偏置，與只采用電容的方案相比，降低了隔直電容的電容值及面積。
[0032]為了使本發(fā)明的目的、特征和效果能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)說(shuō)明。
[0033]需要說(shuō)明的是，提供這些附圖的目的是有助于理解本發(fā)明的實(shí)施例，而不應(yīng)解釋為對(duì)本發(fā)明的不當(dāng)?shù)南拗啤榱烁宄鹨?jiàn)，圖中所示尺寸并未按比例繪制，可能會(huì)做放大、縮小或其他改變。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其他方式來(lái)實(shí)施，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。
[0034]本發(fā)明一