一種面向三維集成電路中tsv的抗串?dāng)_編碼方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種抗串?dāng)_編碼方法，特別是涉及一種三維集成電路中TSV信號傳輸 的抗串?dāng)_編碼方法。
【背景技術(shù)】
[0002] 從上世紀(jì)70年代開始，集成電路產(chǎn)業(yè)按照摩爾定律飛速發(fā)展，在成本不變的情況 下，電路的集成度每18個月增加一倍。而近年來，這種發(fā)展趨勢有所放緩，主要原因是晶體 管的尺寸已經(jīng)接近物理極限，很難再進(jìn)一步縮小。要進(jìn)一步提升芯片性能，集成更多的晶體 管，就必須增加芯片尺寸。而芯片尺寸的增加使得全局互聯(lián)距離增長，從而引發(fā)了更為嚴(yán)峻 的互聯(lián)問題。三維集成電路被認(rèn)為是解決這一問題的發(fā)展方向。硅通孔（TSV)技術(shù)是三維 集成電路中的關(guān)鍵技術(shù)，該技術(shù)在堆疊的芯片之間制造垂直的通孔，實(shí)現(xiàn)更短的芯片間互 聯(lián)。TSV技術(shù)可以完成尚密度的芯片堆置，同時大幅提升芯片的性能和速度。
[0003] 然而，緊密排列的TSV會產(chǎn)生的信號串?dāng)_問題，嚴(yán)重影響信號的完整度，制約了芯 片間信號傳輸?shù)乃俣?。因此，?shí)有必要提出一種技術(shù)手段，以有效降低串?dāng)_的影響。

【發(fā)明內(nèi)容】

[0004] 為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種面向三維集成電路 中TSV的抗串?dāng)_編碼方法，以降低串?dāng)_對信號完整性的影響。
[0005] 為達(dá)上述及其它目的，本發(fā)明提出一種面向三維集成電路中TSV的抗串?dāng)_編碼方 法，包括如下步驟：
[0006] 步驟一，計算當(dāng)前周期信號跳轉(zhuǎn)的情況；
[0007] 步驟二，計算陣列中每個位置的串?dāng)_電壓大??；
[0008] 步驟三，計算陣列中每個位置的信號完整度情況；
[0009] 步驟四，把完整性較差的信號取反。
[0010] 進(jìn)一步地，于步驟一中，用AMAT表示上一傳輸周期所傳輸信號中D位置信號所組 成的矩陣，用BMT表示當(dāng)前周期未經(jīng)過編碼的信號矩陣，用CMT表示這個周期TSV陣列上 信號跳轉(zhuǎn)的情況，CMAT = BMAT - AMAT。
[0011] 進(jìn)一步地，CMT的元素的取值為-1、0、1，若CMT矩陣中某元素的值為-1，則表示 當(dāng)前周期對應(yīng)位置的信號由1變?yōu)? ;值為1表示對應(yīng)位置信號由0變?yōu)? ;值為0表示信 號不變化。
[0012] 進(jìn)一步地，于步驟二中，用矩陣PMT表示陣列中串?dāng)_電壓的情況，該矩陣PMT中 每一個元素的值為該CMAT矩陣中對應(yīng)位置上、下、左、右相鄰元素的和，再加上對角線位置 相鄰元素的0.5倍的和。
[0013] 進(jìn)一步地，于步驟三中，利用矩陣CMT和矩陣PMT來計算出矩陣CTMAT，該矩陣 CTMT的元素值表示陣列中相應(yīng)位置TSV上當(dāng)前周期信號的完整性情況。
[0014] 進(jìn)一步地，于步驟三中，計算該CTMAT矩陣中某個元素值時，比較矩陣PMAT和矩陣 CMT中相同位置的元素，若兩者符號相同，該位置的CTMT元素值為相應(yīng)的PMT元素值取 絕對值再乘以2 ;當(dāng)兩者符號相反時，該位置的CTMT元素值為相應(yīng)的PMT元素值取絕對 值再乘以-2 ;若PMT值為0,將相應(yīng)的CTMT值賦為O ;當(dāng)CMT值為0,相應(yīng)的CTMT值為 PMT值的絕對值乘以-1。
[0015] 進(jìn)一步地，該CTMT矩陣中，每個元素的值表示對應(yīng)位置信號完整性程度，取值范 圍為[-12, 12]。
[0016] 進(jìn)一步地，該CTMT矩陣中，每個元素的值越大，表明對應(yīng)位置信號完整性越好； 值越小，信號完整性越差，越容易產(chǎn)生誤碼。
[0017] 進(jìn)一步地，于步驟四中，得到該CTMT矩陣后，對比每一行的元素值，若該行元素 值全都大于〇,則不取反該行的任何信號；若該行有元素的值小于〇,則找出該行最小的元 素的位置，并在該BMT矩陣中將相同位置的信號取反，同時，每行用額外3位信號表示這行 中被取反信號的位置，并將這3位信號添加到每行的兩側(cè)，編碼完成。
[0018] 進(jìn)一步地，于每個信號傳輸周期，都對信號執(zhí)行步驟一至步驟四的操作來進(jìn)行編 碼。
[0019] 與現(xiàn)有技術(shù)相比，本發(fā)明一種面向三維集成電路中TSV的抗串?dāng)_編碼方法針對通 過TSV陣列傳輸?shù)亩M(jìn)制信號，將mXn的信號陣列編碼得到mX(n+k)的信號陣列（k的 值由η決定），在每個信號傳輸周期，通過一定的算法找出信號陣列中每行完整性最差的信 號，將其取反，并且每行用額外k位信號表示被取反的信號位置，拼接到該行兩端，得到編 碼后的信號，本發(fā)明可以有效減少一些較"糟糕"的信號組合的出現(xiàn)頻率，達(dá)到抗串?dāng)_的目 的，經(jīng)軟件仿真驗(yàn)證，本發(fā)明有效降低了 TSV上信號傳輸?shù)恼`碼率，有良好的抗串?dāng)_效果。
【附圖說明】
[0020] 圖1為本發(fā)明較佳實(shí)施例中編碼信號的排布示意圖；
[0021] 圖2為本發(fā)明一種面向三維集成電路中TSV的抗串?dāng)_編碼方法的步驟流程圖；
[0022] 圖3為本發(fā)明較佳實(shí)施例中對一個3X7的信號陣列BMT進(jìn)行編碼的步驟過程 圖。
【具體實(shí)施方式】
[0023] 以下通過特定的具體實(shí)例并結(jié)合【附圖說明】本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可 由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同 的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離 本發(fā)明的精神下進(jìn)行各種修飾與變更。
[0024] 本發(fā)明之抗串?dāng)_編碼方法對大小為mXη (共有m行，η列）的信號陣列進(jìn)行編碼， m和η可以根據(jù)電路的實(shí)際需要取任意值。為了敘述方便，本發(fā)明較佳實(shí)施例以m= 10, η =7的情況為例：原始信號為10X7的陣列，編碼后得到IOX 10的信號陣列，并通過IOX 10 的TSV陣列進(jìn)行傳輸。編碼時，對每一行信號（7位）進(jìn)行分析，選出這行信號中最"糟糕" 的一個，對這個信號進(jìn)行取反，并用額外3位信號表示該行被取反的信號位置，將信號陣列 和這額外的3位信號合在一起，得到編碼后的信號陣列。如圖1所示，中間為對原始信號陣 列進(jìn)行部分取反（每行取反一位）后得到的信號陣列，這些信號用字母D來表示；兩側(cè)為表 示取反位置信息的信號，這些信號由字母S表示。
[0025] 圖2為本發(fā)明一種面向三維集成電路中TSV的抗串?dāng)_編碼方法的步驟流程圖。圖 3為本發(fā)明較佳實(shí)施例中對一個3X7的信號陣列BMT進(jìn)行編碼的步驟過程圖。圓圈圈出 的是被取反信號的位置，虛框內(nèi)的是表示取反位置的信號。如圖2及圖3所示，本發(fā)明一種 面向三維集成電路中TSV的抗串?dāng)_編碼方法，包括如下步驟：
[0026] 步驟201，計算當(dāng)前周期信號跳轉(zhuǎn)的情況。
[0027] 每周期傳輸?shù)男盘栮嚵腥鐖D1所不。用AMAT表不上一傳輸周期所傳輸信號中D 位置信號所組成的矩陣，大小為10 X 7 ;用BMT表示當(dāng)前周期未經(jīng)過編碼的信號矩陣，大小 也為10X 7。用CMT表示這個周期TSV陣列上信號跳轉(zhuǎn)的情況，CMT = BMT - AMAT。CMT 同樣也是大小為10X7的矩陣，其元素的取值為_1、0、1。若CMT矩陣中某元素的值為-1， 則表示當(dāng)前周期對應(yīng)位置的信號由1變?yōu)椹?;值為1表示對應(yīng)位置信號由〇變?yōu)? ;值為〇 表示信號不變化。
[0028] 步驟202,計算陣列中每個位置的串?dāng)_電壓大小。
[0029] 用矩陣PMT表示陣列中串?dāng)_電壓的情況，PMT大小為10X7。PMT中每一個元 素的值為CMAT矩陣中對應(yīng)位置上、下、左、右相鄰元素的和，再加上對角線位置相鄰元素的 0. 5倍的和。如果用PMAT[i][j]表示PMT中第i行，第j列的元素，用CMAT[i][j]表示 CMT中第i行，第j列元素，則有如下關(guān)系：
[0030] PMAT [i] [j] = CMAT [i+1] [j]+CMAT [i-1] [j]+CMAT[i] [j+1]
[0031] +CMAT [i] [j-1]
[0032] +(CMAT [i+1] [j+1]+CMAT [i+1] [j-1]
[0033] +CMAT [