一種卷積交織方法和卷積交織器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及數(shù)字電視技術(shù)，特別涉及一種在SDRAM中進(jìn)行的時(shí)域卷積交織的方法 和卷積交織器。
【背景技術(shù)】
[0002] 交織技術(shù)是移動(dòng)通信系統(tǒng)中不可缺少的一部分。交織器的作用是將數(shù)據(jù)或數(shù)據(jù)塊 的發(fā)送順序打亂，目的在于減少數(shù)據(jù)或數(shù)據(jù)塊在傳送過(guò)程中出現(xiàn)的突發(fā)錯(cuò)誤。
[0003] 卷積交織是交織技術(shù)的一種。一個(gè)典型的卷積交織器需要的存儲(chǔ)容量為 BX (B-I) XM/2個(gè)符號(hào)單元，其中B為交織支路數(shù)目，也被稱(chēng)作交織寬度，M為交織延遲周 期，也被稱(chēng)作交織深度，其原理如圖1所示。
[0004] 如圖1所示，卷積交織器中，共有B行，表示B個(gè)支路。其中第1支路直接輸出，無(wú) 需緩存。從圖1中可以看出，卷積交織器所需的存儲(chǔ)容量為BX (B-I) XM/2個(gè)符號(hào)單元。交 織過(guò)程為：原始數(shù)據(jù)流從左側(cè)輸入，比特流中的每個(gè)bit (比特）數(shù)據(jù)流在左側(cè)的輸入端按 順序依次進(jìn)入第1支路到第B支路中，每一支路延遲不同的符號(hào)周期，第1支路無(wú)延遲（即 直接輸出），第2支路延遲M個(gè)符號(hào)周期后輸出，第3支路延遲2M個(gè)符號(hào)周期后輸出……第 B支路延遲（B-I)M個(gè)符號(hào)周期后輸出，每個(gè)支路的交織數(shù)據(jù)從右側(cè)輸出。
[0005]我國(guó)數(shù)字電視標(biāo)準(zhǔn) DTMB(Digital Television Terrestrial Multimedia Broadcasting，數(shù)字電視地面多媒體廣播）標(biāo)準(zhǔn)中應(yīng)用了卷積交織作為時(shí)域交織，其中采 用52條支路，即B = 52,交織深度為240或者720個(gè)符號(hào)，即M = 240或者M(jìn) = 720。
[0006] 當(dāng)B和M值較大時(shí)，使用片上存儲(chǔ)器資源消耗過(guò)大，采用成本低、容量大、速度高的 SDRAM是一種較好的解決方案。
[0007] SDRAM (Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器） 的發(fā)展至今已經(jīng)經(jīng)歷了幾代，包括第一代的SDR SDRAM，第二代的DDR SDRAM，第三代的 DDR2SDRAM，第四代的DDR3SDRAM以及更高到DDR5等器件。SDRAM利用行列地址復(fù)用的技術(shù) 訪問(wèn)芯片內(nèi)部單元，采用了多體（Bank)存儲(chǔ)器結(jié)構(gòu)和突發(fā)模式，能連續(xù)傳輸一整塊而不是 一段數(shù)據(jù)，在高速數(shù)據(jù)采集系統(tǒng)中具有很大的應(yīng)用價(jià)值。
[0008] SDRAM的各代存儲(chǔ)器，均存在兩個(gè)特點(diǎn)：
[0009] 1、地址選通需要先選通行地址，然后選通其他地址，如果出現(xiàn)頻繁的地址跳變，則 會(huì)造成很大的開(kāi)銷(xiāo)；
[0010] 2、SDRAM存儲(chǔ)器的讀寫(xiě)均采用突發(fā)模式，即突發(fā)讀，突發(fā)寫(xiě)，突發(fā)長(zhǎng)度不一，一般為 4或8〇
[0011] 對(duì)于上述SDRAM存儲(chǔ)器的第1個(gè)特點(diǎn)來(lái)說(shuō)：
[0012] 為了提高SDRAM存儲(chǔ)器的性能，必須提高內(nèi)存工作效率，也就是減小尋址等操作 所占用的時(shí)間比重。以對(duì)內(nèi)存的讀取為例，在非數(shù)據(jù)傳輸時(shí)，有三個(gè)重要參數(shù)，分別是tRCD， CL和tRP;其中，tRCD決定了行尋址（有效）至列尋址（讀/寫(xiě)命令）之間的間隔，CL決 定了列尋址到數(shù)據(jù)進(jìn)行真正被讀取所花費(fèi)的時(shí)間，tRP則決定了相同L-Bank(邏輯Bank)中 不同工作行轉(zhuǎn)換的速度。下面是對(duì)于一次隨機(jī)讀取所遇到的3種情況：
[0013] 1)所要尋址的行與L-Bank是空閑的。即該L-Bank的所有行是關(guān)閉的，此時(shí)可直接 發(fā)送行有效命令，數(shù)據(jù)讀取前的總耗時(shí)為tRCD+CL，這種情況稱(chēng)之為頁(yè)命中（PH，Page Hit)。[0014] 2)所要尋址的行正好是前一個(gè)操作的工作行，即要尋址的行已經(jīng)處于選通有效狀 態(tài)，此時(shí)可直接發(fā)送列尋址命令，數(shù)據(jù)讀取前的總耗時(shí)僅為CL，這就是所謂的背靠背（Back to Back)尋址，稱(chēng)之為頁(yè)快速命中（PFH，Page Fast Hit)或頁(yè)直接命中（PDH，Page Direct Hit) 〇
[0015] 3)所要尋址的行所在的L-Bank中已經(jīng)有一個(gè)行處于活動(dòng)狀態(tài)（未關(guān)閉），該現(xiàn)象 被稱(chēng)作尋址沖突，此時(shí)必須進(jìn)行預(yù)充電來(lái)關(guān)閉工作行，再對(duì)新行發(fā)送行有效命令。該情況的 總耗時(shí)為tRP+tRCD+CL，這種情況稱(chēng)之為頁(yè)錯(cuò)失（PM，Page Miss)。
[0016] 顯然，上述第2種情況即Pra是最理想的尋址情況，第3種情況即PM則是最糟糕 的尋址情況。上述3種情況發(fā)生的機(jī)率可各自簡(jiǎn)稱(chēng)為PHR--PH Rate、PFHR--PFH Rate 以及PMR--PM Rate。因此，為了提高內(nèi)存工作效率，需要盡可能的提高PHR與PFHR，同時(shí) 減少PMR。
[0017] 對(duì)于上述SDRAM存儲(chǔ)器的第2個(gè)特點(diǎn)來(lái)說(shuō)：
[0018] 當(dāng)一個(gè)有效的地址A進(jìn)入SDRAM存儲(chǔ)器內(nèi)部以后，其輸出為連續(xù)的突發(fā)長(zhǎng)度 BL( -般為4或8)個(gè)數(shù)據(jù)，取BL為4時(shí)，即輸出地址為A，A+l，A+2, A+3的數(shù)據(jù)。
[0019] 我國(guó)數(shù)字電視中的卷積交織方案來(lái)自于《中華人民共和國(guó)廣播電影電視行業(yè)標(biāo) 準(zhǔn)》中《地面數(shù)字電視廣播激勵(lì)器技術(shù)要求和測(cè)量方法》，后文簡(jiǎn)稱(chēng)國(guó)標(biāo)。國(guó)標(biāo)中的實(shí)現(xiàn)原 理圖如圖2所示。
[0020] 圖2中，將實(shí)際寄存器中存儲(chǔ)的數(shù)據(jù)按照不同填充花樣進(jìn)行分塊，不同的填充花 樣表示不同支路的數(shù)據(jù)在交織寄存器中的存放位置，相同花樣表示在交織寄存器中連續(xù)存 放的數(shù)據(jù)。在卷積交織過(guò)程中，如圖2所示，每一支路的交織寄存器的存儲(chǔ)地址都是一段連 續(xù)的地址；而相鄰支路之間，交織寄存器的存儲(chǔ)地址彼此并不連續(xù)。按照交織原理，輸出為 每一支路最先進(jìn)入的數(shù)據(jù)，也就是每個(gè)填充花樣存儲(chǔ)塊的最右邊的位置。
[0021] 交織參數(shù)為
[0022] M = 240X (2M-PAK_1)
[0023] 其中，M_PAR為模式選擇參數(shù)，M_PAR可取1或2。
[0024] 交織器的輸入端采用一對(duì)多開(kāi)關(guān)，將串行輸入的數(shù)據(jù)按照順時(shí)針的方向送入交織 器。其中交織器的第一條支路為直通連接，即無(wú)時(shí)延輸出。向下共有51行的交織寄存器組， 其中，第i組的數(shù)據(jù)深度為iXM，i為1到51的整數(shù)，即當(dāng)M_PAR為1時(shí)：第2支路的交織 寄存器組的深度為1X240 = 240,第3支路的交織寄存器組的深度為2X240 = 480,第4 支路的交織寄存器組的深度為3 X 240 = 720,依此類(lèi)推，第52支路的交織寄存器組的深度 為51X240 = 12240。從而，一個(gè)交織器的交織寄存器組所需要的寄存器數(shù)量為：
[0026] 可見(jiàn)，對(duì)于卷積交織器的輸出（每個(gè)填充花樣的交織寄存器的最右邊位置為每次 的輸出），其地址變化是十分劇烈的，相差M的整數(shù)倍個(gè)地址變化。
[0027] 結(jié)合上述的SDRAM的存取特點(diǎn)以及現(xiàn)有的數(shù)字電視中的卷積交織方案可以看出， 如果按照現(xiàn)有國(guó)標(biāo)中的交織方案在SDRAM器件進(jìn)行卷積交織時(shí)，需要寫(xiě)入RAM的交織地址 的變化非常劇烈，從而導(dǎo)致非常高的頁(yè)錯(cuò)率PMR，并且完全不能利用其突發(fā)讀寫(xiě)的特性，總 體性能將受到很大影響。
[0028] 總之，現(xiàn)有技術(shù)中，在數(shù)字電視前段系統(tǒng)中，卷積交織模塊需要存儲(chǔ)數(shù)據(jù)量比較 大，如果采用低成本的SDRAM，由于卷積交織的特點(diǎn)，會(huì)極大的影響其讀寫(xiě)數(shù)據(jù)的效率。

【發(fā)明內(nèi)容】

[0029] 有鑒于此，本發(fā)明提供一種卷積交織的方法，以在SDRAM中實(shí)現(xiàn)高效時(shí)域卷積交 織。
[0030] 本申請(qǐng)的技術(shù)方案是這樣實(shí)現(xiàn)的：
[0031] -種卷積交織方法，用于SDRAM存儲(chǔ)器，該方法包括：
[0032] 將卷積交織的每一個(gè)支路在SDRAM中的地址偏移初始化為B-I ;
[0033] 進(jìn)行卷積交織時(shí)：
[0034] 將所述卷積交織的每一個(gè)支路的初始化地址加上該支路的當(dāng)前地址偏移，作為該 支路的數(shù)據(jù)在SDRAM中的實(shí)際存取地址；
[0035] 當(dāng)所述卷積交織中的第i支路在SDRAM中的地址偏移等于（i-1) XM時(shí)，將該第i 支路的地址偏移復(fù)位為B-I;
[0036] 其中，B為所述卷積交織的總支路數(shù)，i為大于等于2且小于等于B的正整數(shù)，M為 所述卷積交織的交織深度。
[0037]進(jìn)一步，B 為 52, M 為 240 或者 720。
[0038] 進(jìn)一步，在所述卷積交織過(guò)程中，所述卷積交織的第1支路直接輸出，不經(jīng)過(guò)所述 SDRAM的存取。
[0039] 進(jìn)一步，所述卷積交織的每一個(gè)支路在SDRAM中的初始化地址和地址偏移通過(guò)一 上三角寄存器組、一偏移地址寄存器組和一列地址寄存器組獲得；其中，
[0040] 所述上三角寄存器組包括B-I行和B-I列寄存器，所述上三角寄存器的第i列寄 存器對(duì)應(yīng)于所述卷積交織中的第i支路，所述上三角寄存器的第1行寄存器為輸出寄存器， 所述上三角寄存器的第一行寄存器和主對(duì)角線上的寄存器初始化為" 1"，其余寄存器均初 始化為"〇" ；
[0041] 在所述卷積交織過(guò)程中，每當(dāng)所述卷積交織中的第i支路在SDRAM中的實(shí)際存取 地址達(dá)到（i-1) XM時(shí)，所述上三角寄存器的第i列寄存器的數(shù)據(jù)向上移位一次，且第i列 寄存器中的最上端寄存器的數(shù)據(jù)移位至最下端寄存器中；
[0042] 所述偏移地址寄存器組由B-I個(gè)偏移地址寄存器組成，其中第i偏移地址寄存器 對(duì)應(yīng)卷積交織中的第i支路，所有B-I個(gè)偏移地址寄存器的值全部初始化為B-I;
[0043] 每當(dāng)完成一次卷積交織中的第i支路數(shù)據(jù)的操作后，第i偏移地址寄存器的值減 1，當(dāng)卷積交織中的第i支路對(duì)應(yīng)的列地址寄存器組的第i列地址寄存器的值為（i-1) XM， 且所述上三角寄存器組的第i列中的輸出寄存器的值為1時(shí)，將第i偏移地