差動運算放大器以及帶隙參考電壓產(chǎn)生電路的制作方法
【技術領域】
[0001] 本發(fā)明涉及一種差動運算放大器W及使用該個差動運算放大器的帶隙參考電壓 產(chǎn)生電路，特別有關一種可降低溫度對輸入電壓影響的差動運算放大器W及使用該個差動 運算放大器的帶隙參考電壓產(chǎn)生電路。
【背景技術】
[0002] 電路設計中，通常會使用一個參考電壓產(chǎn)生電路來產(chǎn)生一個較精準的參考電壓W 作為其他元件的基準使用。參考電壓產(chǎn)生電路具有多種形態(tài)，其中較常被使用的是帶隙 化andgap)參考電壓產(chǎn)生電路。該一類電路的內(nèi)部元件會反應于溫度系數(shù)來調(diào)整其電壓或 電流，使得產(chǎn)生的參考電壓能夠維持在一個穩(wěn)定的值。
[0003] 帶隙參考電壓產(chǎn)生電路通常會包含一個差動運算放大器來根據(jù)一個第一電壓 和第二電壓控制帶隙參考電壓產(chǎn)生電路的動作，該個第一電壓和第二電壓會隨著溫度 而有所變化。差動運算放大器通常會包含圖1中所示的NM0S陽T(Ntypemetaloxide semiconductorfield-effecttransistor,N型金氧半導體場效晶體管）輸入對或是 PM0S陽T(Ptypemetaloxidesemiconductorfield-effecttransistor,P型金氧半導體 場效晶體管）輸入對來接收前述的第一電壓Vi和第二電壓V2。因為第一電壓Vi和第二電 壓V2會隨著溫度T反向變化。因此若差動運算放大器運作在較低的操作電壓Vdd下且在低 溫下操作時，PM0SFET輸入對的PM0SFETP。其汲極和源極間的電壓差Vdsp會被壓抑（如圖 2所示），因此PM0SFETP?？赡軙\作在線性區(qū)而使得差動運算放大器具有較小的放大器 增益。反之當差動運算放大器在高溫下操作時，NM0SFET輸入對的醒0SFETN。其汲極和源 極間的電壓差Vds會較小，因此NM0SFETN。可能會運作在線性區(qū)而使得差動運算放大器具 有較小的放大器增益。
[0004] 在前述情況下，無論是PM0SFETP。或是NM0SFETN。，若要維持相同的輸出電流，貝U 其(間極和源極間的電壓差）須增加。但若增加，則表示第一電壓Vi和第二電壓V2 的差距Di2也會產(chǎn)生變化（如圖3所示），該樣也會連帶影響到帶隙參考電壓產(chǎn)生電路所產(chǎn) 生的參考電壓。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明一個目的是公開一種可降低輸入電壓因為溫度而產(chǎn)生的變化的差動運算 放大器。
[0006] 本發(fā)明另一個目標是公開一種可降低參考電壓因為溫度而產(chǎn)生的變化的帶隙參 考電壓產(chǎn)生電路。
[0007] 本發(fā)明一實施例公開了一種差動運算放大器，包含；電壓調(diào)整模塊，禪接在第一 預定電壓源與第二預定電壓源之間，W第一電壓調(diào)整值調(diào)整第一電壓而產(chǎn)生第一調(diào)整后電 壓，并W第二電壓調(diào)整值調(diào)整第二電壓而產(chǎn)生第二調(diào)整后電壓，其中所述第一電壓調(diào)整值 W及所述第二電壓調(diào)整值相對應于溫度而變化；W及差動信號運算模塊，禪接在所述第一 預定電壓源與所述第二預定電壓源之間，根據(jù)所述第一調(diào)整后電壓w及所述第二調(diào)整后電 壓產(chǎn)生輸出電壓。
[0008] 本發(fā)明一實施例公開了一種帶隙參考電壓產(chǎn)生電路，其包含電流鏡、差動運算放 大器、電壓產(chǎn)生模塊W及參考電壓阻抗元件。電流鏡在第一電流輸出端產(chǎn)生一第一電流，在 第二電流輸出端產(chǎn)生第二電流，并于第H電流輸出端產(chǎn)生第H電流，其中所述第二電流映 射自所述第一電流，所述第H電流映射自所述第一電流或所述第二電流。差動運算放大器 包含一運算輸出端；第一運算輸入端；第二運算輸入端；電壓調(diào)整模塊，禪接在第一預定電 壓源與第二預定電壓源之間，在所述第一運算輸入端接收第一電壓并W第一電壓調(diào)整值調(diào) 整所述第一電壓而產(chǎn)生第一調(diào)整后電壓，并于所述第二運算輸入端接收第二電壓并W第二 電壓調(diào)整值調(diào)整所述第二電壓而產(chǎn)生第二調(diào)整后電壓，其中所述第一電壓調(diào)整值W及所述 第二電壓調(diào)整值相對應于溫度而變化；W及差動信號運算模塊，禪接在所述第一預定電壓 源與所述第二預定電壓源之間，根據(jù)所述第一調(diào)整后電壓W及所述第二調(diào)整后電壓在所述 運算輸出端產(chǎn)生控制電壓。
[0009] 電壓產(chǎn)生模塊根據(jù)所述第一電流在所述第一運算輸入端產(chǎn)生第一電壓，并根據(jù)所 述第二電流在所述第二運算輸入端產(chǎn)生第二電壓，所述差動運算放大器根據(jù)所述第一電壓 W及所述第二電壓在所述運算輸出端產(chǎn)生所述控制信號給所述電流鏡來控制所述第一電 流、所述第二電流W及所述第H電流。參考電壓阻抗元件的第一端接收所述第H電流且其 第二端禪接所述第二預定電壓源，所述第H電流在所述參考電壓阻抗元件的所述第一端產(chǎn) 生參考電壓。
[0010] 本發(fā)明通過會隨溫度變化的調(diào)整量來調(diào)整第一輸入電壓和第二輸入電壓，使得第 一輸入電壓、第二輸入電壓不會隨著溫度變化而有太大的差異，進而減少差動運算放大器 中晶體管的VDS被壓抑的程度。該樣一來，該個差動運算放大器可W有較好的表現(xiàn)，且使用 該個差動運算放大器的帶隙參考電壓產(chǎn)生電路也可產(chǎn)生較穩(wěn)定的參考電壓。
【附圖說明】
[0011] 圖1繪示了現(xiàn)有技術的帶隙參考電壓產(chǎn)生電路中的差動運算放大器的結(jié)構。
[0012] 圖2繪示了現(xiàn)有技術的差動運算放大器的PM0S陽TVds與溫度T的關系示意圖。
[0013] 圖3繪示了現(xiàn)有技術中第一電壓和第二電壓的差異會隨溫度變化的示意圖。
[0014] 圖4繪示了根據(jù)本發(fā)明一個實施例的差動運算放大器的方塊圖。
[0015] 圖5繪示了根據(jù)本發(fā)明一個實施例的差動運算放大器的電路圖。
[0016] 圖6繪示了根據(jù)本發(fā)明另一個實施例的差動運算放大器的電路圖。
[0017] 圖7繪示了本發(fā)明的差動運算放大器其第一電壓和第二電壓的差異與溫度關系 的示意圖。
[0018] 圖8繪示了使用本發(fā)明的差動運算放大器的帶隙參考電壓產(chǎn)生電路的電路圖。
[0019] 圖9繪示了根據(jù)本發(fā)明的帶隙參考電壓產(chǎn)生電路與現(xiàn)有技術的帶隙參考電壓產(chǎn) 生電路所產(chǎn)生的參考電壓的比較示意圖。
[0020] 其中，附圖標記說明如下：
[0021] 400、600差動運算放大器
[0022] 401、601電壓調(diào)整模塊
[0023] 403、603差動信號運算模塊
[0024]Na-Nc'Ni-NsNMOS陽T
[00巧]Pa-Pc、Pi-Ps、P〇、PQ、PKPM0SFET
[0026]Nai、Na2、Na3 原生NM0S陽T
[0027] 800帶隙參考電壓產(chǎn)生電路 [002引 801電流鏡
[0029] 0P差動運算放大器
[0030] 803輸入電壓產(chǎn)生模塊
[0031] 805電壓維持模塊
[0032]Rr參考電壓阻抗元件
[003引Tel第一電流輸出端[0034]T。第二電流輸出端 [00對 1'。第；電流輸出端
[003引 T0i運算輸出端
[0037]Til第一運算輸入端 [00測T。第二運算輸入端 [00測Ri第一阻抗元件
[0040]R2第二阻抗元件
[0041]Rs第H阻抗元件
[0042]Qi第一雙接面晶體管
[0043] Q2第二雙接面晶體管
【具體實施方式】
[0044] 圖4繪示了根據(jù)本發(fā)明一個實施例的差動運算放大器400的方塊圖。如圖4所示， 差動運算放大器400包含了一個電壓調(diào)整模塊401W及一個差動信號運算模塊403。電壓 調(diào)整模塊401禪接在一個第一預定電壓源與一個第二預定電壓源之間（Vdd和GND，未繪示 在圖4)，接收一個第一電壓Vi而根據(jù)一個第一電壓調(diào)整值產(chǎn)