高速放大器的制造方法
【專利說明】
【背景技術(shù)】
[0001]在放大器中，可能存在其頻率值與gm/C成比例的非主導(dǎo)頻率極點(diǎn)，其中g(shù)m是輸出級的跨導(dǎo)，C是輸出節(jié)點(diǎn)處的總電容(例如，C可以包括輸出節(jié)點(diǎn)處負(fù)載的電容、輸出節(jié)點(diǎn)本身的電容和寄生電容)。
[0002]對于高速應(yīng)用，非主導(dǎo)極點(diǎn)需要被推出到高頻。低的非主導(dǎo)極點(diǎn)頻率能夠?qū)е虏畹南辔辉６?欠阻尼行為)和低帶寬。為了增加非主導(dǎo)極點(diǎn)的頻率，放大器可設(shè)計(jì)成在放大器的輸出級具有增加的電流以提高輸出級的gm。然而，這會(huì)導(dǎo)致功耗增加。另外，由于gm/C本質(zhì)上受制造工藝限制，所以增加的電流不足以增加輸出級的非主導(dǎo)極點(diǎn)的頻率。
[0003]因此，對于具有增加或改進(jìn)的非主導(dǎo)極點(diǎn)頻率且具有改進(jìn)的帶寬和調(diào)整時(shí)間的放大器存在需求，而無需增加輸出級的電流。
【附圖說明】
[0004]圖1示出了根據(jù)本公開實(shí)施方案的電路。
[0005]圖2示出了根據(jù)本公開實(shí)施方案的電路中的晶體管的剖視圖。
[0006]
[0007]圖3示出了根據(jù)本公開實(shí)施方案的電路。
[0008]圖4示出了根據(jù)本公開實(shí)施方案的電路中的晶體管的剖視圖。
[0009]圖5示出了根據(jù)本公開實(shí)施方案的電路。
[0010]圖6示出了根據(jù)本公開實(shí)施方案的電路。
【具體實(shí)施方式】
[0011]根據(jù)圖1所示的實(shí)施方案，電路100可以包括晶體管110、以及電感網(wǎng)絡(luò)120。晶體管110可以在輸出節(jié)點(diǎn)上輸出以驅(qū)動(dòng)負(fù)載140。電感網(wǎng)絡(luò)120可以連接到晶體管110的源極節(jié)點(diǎn)以補(bǔ)償輸出節(jié)點(diǎn)的電容。
[0012]在圖1中，電路100可以是放大器電路。晶體管110可以是PMOS(P型金屬氧化物硅)晶體管。晶體管110可以具有連接到待放大的輸入AC信號的柵極。驅(qū)動(dòng)器130可以是與晶體管110串聯(lián)地連接在電源VDD和GND之間的電流驅(qū)動(dòng)器，以產(chǎn)生驅(qū)動(dòng)負(fù)載140的輸出節(jié)點(diǎn)。
[0013]可選地，晶體管110可以是配置為偏置通過放大器電路100的電流的電流驅(qū)動(dòng)晶體管。在該情況下，驅(qū)動(dòng)器130可以接收待放大的輸入信號。
[0014]在上述構(gòu)造中，晶體管110可以在其源極點(diǎn)上連接到VDD，在其漏極節(jié)點(diǎn)上連接到輸出節(jié)點(diǎn)，并且與電感網(wǎng)絡(luò)120串聯(lián)連接到電源VDD。晶體管110可以使其源極節(jié)點(diǎn)連接到電感網(wǎng)絡(luò)120，使得電感網(wǎng)絡(luò)120補(bǔ)償與輸出節(jié)點(diǎn)和晶體管110相關(guān)聯(lián)的電容。
[0015]通過將電感網(wǎng)絡(luò)120在晶體管110的源極節(jié)點(diǎn)上與晶體管110串聯(lián)連接，電路100采用例如與晶體管110串聯(lián)的電感網(wǎng)絡(luò)120。電感網(wǎng)絡(luò)120的電感可有效地“關(guān)掉”輸出節(jié)點(diǎn)處的電容(例如，包括負(fù)載電容、電路100輸出節(jié)點(diǎn)的寄生電容)，并且推出電路100的有效的非主導(dǎo)極點(diǎn)有效頻率，或者產(chǎn)生具有更佳調(diào)整性能的復(fù)極點(diǎn)。電感網(wǎng)絡(luò)120的最優(yōu)值取決于電路支路(可以包括晶體管110和其他器件)中的電路100的gm2以及在電路100的輸出節(jié)點(diǎn)處的總電容(C2)。電感網(wǎng)絡(luò)120的電感值可以根據(jù)如下公式來確定:L = k C2/gm22，其中k是常數(shù)。電路100中的電感(L)、電容(C2)和有效電阻(l/gm2)可以形成并聯(lián)(RLC)諧振電路，因?yàn)殡姼?L)、電容(C2)和有效電阻(l/gm2)中的每一項(xiàng)有效地并聯(lián)連接在晶體管110中。因此，通過使用電感網(wǎng)絡(luò)120，可以使得電路100的響應(yīng)更快，并且可以提高電路100的非主導(dǎo)頻率響應(yīng)極點(diǎn)頻率。
[0016]根據(jù)仿真，為不使用電感網(wǎng)絡(luò)120來實(shí)現(xiàn)相似的響應(yīng)，通過電路100的功率需要增加大約60%。換言之，電感網(wǎng)絡(luò)120可以將電路100中的功耗降低大約40%以實(shí)現(xiàn)相同的響應(yīng)時(shí)間。
[0017]圖2示出了晶體管110的理想化的剖視圖。
[0018]晶體管110可以是具有柵極202的PMOS，柵極202具有柵極氧化物層204、P摻雜源極區(qū)域206、P摻雜漏極區(qū)域208、N摻雜勢阱區(qū)域210和P型襯底212
[0019]根據(jù)電路100中實(shí)現(xiàn)的實(shí)施方案，晶體管110可以使其P摻雜源極區(qū)域208與電感網(wǎng)絡(luò)120連接。諸如擴(kuò)散或金屬分接等各種分接可以實(shí)現(xiàn)在晶體管110的上述部分中以連接到電感網(wǎng)絡(luò)120。另外，電感網(wǎng)絡(luò)120利用形成在襯底上的金屬條來實(shí)現(xiàn)，金屬條和襯底的幾何結(jié)構(gòu)和金屬特性限定了特定的期望電感值。電感網(wǎng)絡(luò)120可以包括手柄形狀的電感器或螺旋形的電感器。電感網(wǎng)絡(luò)120的電感值可以在100皮亨和350皮亨之間。額外的元件可以包含在電感網(wǎng)絡(luò)120中。
[0020]根據(jù)圖3所示的實(shí)施方案，電路300可以包括晶體管310和電感網(wǎng)絡(luò)320。晶體管310可以在輸出節(jié)點(diǎn)上輸出以驅(qū)動(dòng)負(fù)載440。電感網(wǎng)絡(luò)320可以連接到晶體管310的源極節(jié)點(diǎn)，以補(bǔ)償輸出節(jié)點(diǎn)的電容。
[0021]在圖3中，電路300可以是放大器電路。晶體管310可以是NMOS (N型金屬氧化物硅)晶體管。晶體管310可以具有與待放大的輸入AC信號連接的柵極。驅(qū)動(dòng)器330可以是與晶體管310串聯(lián)地連接在電源VDD和GND之間的電流驅(qū)動(dòng)器，以產(chǎn)生驅(qū)動(dòng)負(fù)載340的輸出節(jié)點(diǎn)。
[0022]可選地，晶體管310可以是配置為對通過放大器電路300的電流進(jìn)行偏置的電流驅(qū)動(dòng)式晶體管。在這種情況下，驅(qū)動(dòng)器330可以接收待放大的輸入信號。
[0023]在上述構(gòu)造中，晶體管310可以在其源極節(jié)點(diǎn)上連接到GND，在其漏極節(jié)點(diǎn)上連接到輸出節(jié)點(diǎn)，且與電感網(wǎng)絡(luò)320串聯(lián)連接到電源GND。晶體管110可以使其源極節(jié)點(diǎn)連接到電感網(wǎng)絡(luò)120，以使電感網(wǎng)絡(luò)120補(bǔ)償與輸出節(jié)點(diǎn)和晶體管110相關(guān)聯(lián)的電容。
[0024]圖4示出了晶體管310的理想化的剖視圖。
[0025]晶體管310可以是具有柵極402的NMOS，柵極502具有柵極氧化物層404、N摻雜源極區(qū)域406、N摻雜漏極區(qū)域408、P摻雜勢阱區(qū)域410、深N摻雜勢阱區(qū)域418、P型襯底412。
[0026]根據(jù)電路300中實(shí)現(xiàn)的實(shí)施方案，晶體管310可以使其N摻雜源極區(qū)域408連接到電感網(wǎng)絡(luò)320。諸如擴(kuò)散或金屬分接的各種分接可實(shí)現(xiàn)于晶體管310的上述部分中以與電感網(wǎng)絡(luò)320連接。電感網(wǎng)絡(luò)320可以利用形成在襯底上的金屬條來實(shí)現(xiàn)，金屬條和襯底的幾何結(jié)構(gòu)和金屬特性限定了具體的期望的電感值。電感網(wǎng)絡(luò)320可以包括手柄形的電感器或螺旋形的電感器。電感網(wǎng)絡(luò)320的電感值可以在100皮亨和350皮亨之間。另外的元件可以包含在電感網(wǎng)絡(luò)320中。
[0027]圖5示出了根據(jù)實(shí)施方案的電路500。
[0028]電路500可以包括多個(gè)晶體管510.1-510.5和多個(gè)電感網(wǎng)絡(luò)520.1-520.2，其配置與圖1和圖3的電路100和電路300相似。電路500可以配置為驅(qū)動(dòng)與負(fù)載540連接的差分輸出的差分對放大器。電路500可以配置為差分對放大器，其中每個(gè)差分支路可以配置為級聯(lián)放大器。
[0029]晶體管510.1-510.4可以在其相應(yīng)的漏極節(jié)點(diǎn)上連接到差分輸出節(jié)點(diǎn)，并且晶體管510.5可以是偏置晶體管。根據(jù)實(shí)施方案，僅在其漏極或源極節(jié)點(diǎn)上與輸出節(jié)點(diǎn)直接連接的晶體管510.1-510.2才需要與相應(yīng)的電感網(wǎng)絡(luò)520.1-520.2連接。電感網(wǎng)絡(luò)520.1-520.2可以實(shí)現(xiàn)在與晶體管110.1-510.4相同的電路單元或芯片上或者實(shí)現(xiàn)在單獨(dú)的電路單元或芯片上?？蛇x地，電路500可以具有連接在晶體管510.5和GND之間的電感器。
[0030]晶體管510.1和510.2可以是類似于圖1和圖2所示的晶體管110的PMOS晶體管，并且晶體管510.3和510.4可以是與圖3和圖4中的晶體管310相似的NMOS晶體管。
[0031]圖6示出了根據(jù)實(shí)施方案的電路600。
[0032]電路600可以包括多個(gè)晶體管610.1-610.10和多個(gè)電感網(wǎng)絡(luò)6