两个人的电影免费视频_国产精品久久久久久久久成人_97视频在线观看播放_久久这里只有精品777_亚洲熟女少妇二三区_4438x8成人网亚洲av_内谢国产内射夫妻免费视频_人妻精品久久久久中国字幕

去交錯(cuò)器的制作方法

文檔序號(hào):7534218閱讀:196來(lái)源:國(guó)知局
專利名稱:去交錯(cuò)器的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種去交錯(cuò)器。
今天,通常的作法是在通信設(shè)備、數(shù)據(jù)存儲(chǔ)裝置等中對(duì)發(fā)送的數(shù)據(jù)進(jìn)行交錯(cuò)以抑制在數(shù)據(jù)傳送中發(fā)生的突發(fā)錯(cuò)誤并在接收器借助一種去交錯(cuò)器恢復(fù)該數(shù)據(jù)。
以下的交錯(cuò)/去交錯(cuò)技術(shù)是可獲得的。如圖6所示,在交錯(cuò)數(shù)據(jù)中,32位的數(shù)據(jù)作為一個(gè)字而得到處理,且32個(gè)字(1024位)被作為一個(gè)塊。在每一個(gè)塊中,各個(gè)字被分成四個(gè)相a-d。因此,數(shù)據(jù)得到多路復(fù)用,從而排列具有四個(gè)交替的相的字。在數(shù)據(jù)發(fā)送中,位線和字線被互換以交錯(cuò)1塊的數(shù)據(jù)。具體地,如圖6所示地排列的各個(gè)數(shù)據(jù)項(xiàng)由[相名]、[字號(hào)]、以及[位號(hào)]給定。在交錯(cuò)處理之后,數(shù)據(jù)每次1位地按照a0(0)、b0(0)、c0(0)、a1(0)、………d6(31)、a7(31)、b7(31)、c7(31)、d7(31)的順序得到發(fā)送。
以此方式交錯(cuò)的數(shù)據(jù)已經(jīng)由以下結(jié)構(gòu)進(jìn)行了去交錯(cuò)。它由以下部分組成1024位RAM,它允許數(shù)據(jù)每次1位地得到讀取和寫(xiě)入,以互換位線和字線;一個(gè)第二1024位RAM,用于相分離;以及它們各自的地址計(jì)數(shù)器。設(shè)RA[9,8,7,6,5]為用于指定允許數(shù)據(jù)每次1位的讀取和寫(xiě)入的RAM中的1024位的較高有效地址的較高有效5位地址線。設(shè)RA[4,3,2,1,0]是用于指定較低有效地址的較低有效5位地址線。由用于尋址的10位組成的地址計(jì)數(shù)器的輸出被分成較高有效5位和較低有效5位,它們分別用CA[9,8,7,6,5]和CA[4,3,2,1,0]表示。為了方便,RA[9,8,7,6,5,]由RA[9:5]表示。較高有效5位輸出CA[9:5]和較低有效5位輸出CA[4:0]可通過(guò)選擇器被交替耦合到地址線RA[9:5]和RA[4:0]上。
因此,每當(dāng)1塊數(shù)據(jù)的寫(xiě)入完成時(shí),地址計(jì)數(shù)器的較高有效5位輸出和較低有效5位輸出得到互換且寫(xiě)入的數(shù)據(jù)被讀出。下一個(gè)輸入的每一個(gè)塊被寫(xiě)入到剛讀出了數(shù)據(jù)的地址中。因此,位線和字線得到互換。
具體地,相對(duì)于第一塊,來(lái)自地址計(jì)數(shù)器的較高有效5位輸出和較低有效5位輸出在未修正的情況下得到互換和寫(xiě)入,如圖7所示。在此圖中,行(橫線)表示從地址計(jì)數(shù)器輸出的較高有效5位輸出指定的RAM中的較高有效地址0-31。列(豎線)表示較低有效5位輸出指定的較低有效地址0-31。為了方便,較高和較低有效地址用十進(jìn)制記號(hào)表示。在以下的描述中,十進(jìn)制記號(hào)也得到采用。類似的規(guī)則適用于較高和較低有效地址指定的存儲(chǔ)裝置中的地址。對(duì)于第一塊,寫(xiě)入是沿著行的方向進(jìn)行的。結(jié)果,數(shù)據(jù)被寫(xiě)入RAM同時(shí)互換圖6顯示的原來(lái)數(shù)據(jù)格式的字線和位線。隨后,地址計(jì)數(shù)器的輸出的較高有效5位和較低有效5位被互換并沿著列的方向被讀出。更具體地說(shuō),對(duì)于圖7顯示的較低有效地址0,數(shù)據(jù)被讀出至較高有效地址0-31。隨后,對(duì)于較低有效地址1,數(shù)據(jù)被讀出至較高有效地址0-31。以此方式,數(shù)據(jù)被讀出至最后的較低有效地址31。以此方式,字線和位線被重新互換,以在輸出數(shù)據(jù)中重新獲得圖6中顯示的原有數(shù)據(jù)格式。每次一位數(shù)據(jù)按照a0(0)、a0(1)、……a0(31)、b0(0)、……b0(31)、c0(0)、……c0(31)、d7(0)、……d7(31)的順序而得到輸出。與讀出同時(shí)地,在第二塊中的數(shù)據(jù)每次1位地被寫(xiě)入剛讀出的地址。當(dāng)數(shù)據(jù)在第二塊的寫(xiě)入完成時(shí),獲得了如圖8顯示的數(shù)據(jù)行。因此,地址計(jì)數(shù)器的輸出的較高有效位和較低有效位重新得到互換和讀出。同時(shí)第三塊中的數(shù)據(jù)被原樣地寫(xiě)入剛讀出的地址。
具有相a-d的字循環(huán)地出現(xiàn)在RAM的輸出數(shù)據(jù)中。需要進(jìn)行相分離,即字必須按照相a-d的每一個(gè)而進(jìn)行重新排列。因此,由具有交替的相a-d的字的陣列構(gòu)成的輸出以與圖6所示的相同的格式被一次存儲(chǔ)在第二1024位RAM中。隨后,由其他地址計(jì)數(shù)器從第一字讀出每三個(gè)字。因此,讀出了具有相a的所有的字。然后從第二個(gè)字讀出每三個(gè)字。具有相b的所有的字都被讀出,為相c和d也進(jìn)行類似的讀出操作。結(jié)果,進(jìn)行了相分離。因此,數(shù)據(jù)從第二RAM中每次1位地按照a0(0)、a0(1)、……a0(31)、a1(0)、……a1(31)、……a7(31)、b0(0)……、b7(31)、……d7(31)的順序被讀出。
如上所述,現(xiàn)有技術(shù)的去交錯(cuò)器重新排列數(shù)據(jù)的位線和字線并隨后按照相對(duì)字進(jìn)行分離。因此,需要用于保持?jǐn)?shù)據(jù)的RAM和它們的地址計(jì)數(shù)器。因此,需要具有比塊單元中的數(shù)據(jù)量大一倍的存儲(chǔ)器容量。進(jìn)一步地,需要用于該存儲(chǔ)器的控制單元。因此,去交錯(cuò)器的尺寸增大且其結(jié)構(gòu)變得復(fù)雜。
因此,在本發(fā)明中,其中多個(gè)相被循環(huán)分配給各個(gè)字的各個(gè)塊的字線和位線被互換以對(duì)互換數(shù)據(jù)進(jìn)行去交錯(cuò)。此時(shí),數(shù)據(jù)的位線和字線被重新排列且同時(shí)以如下方式進(jìn)行相分離。一個(gè)存儲(chǔ)裝置具有與一個(gè)數(shù)據(jù)塊相應(yīng)的存儲(chǔ)區(qū)。該存儲(chǔ)區(qū)具有由較高和較低有效地址尋址的各個(gè)存儲(chǔ)單元。上述數(shù)據(jù)的每一個(gè)位被存儲(chǔ)在存儲(chǔ)裝置中的各個(gè)存儲(chǔ)單元中。通過(guò)依次指定較高和較低有效地址,數(shù)據(jù)每次1位地從存儲(chǔ)裝置中被讀出。新輸入的數(shù)據(jù)項(xiàng)被寫(xiě)入剛讀出的存儲(chǔ)單元。每當(dāng)1塊數(shù)據(jù)被寫(xiě)入時(shí),分別用于指定較高和較低有效地址的第一和第二計(jì)數(shù)信號(hào)就得到互換。此時(shí),有關(guān)第一和第二計(jì)數(shù)信號(hào)的一個(gè)計(jì)數(shù)規(guī)則,在相被循環(huán)改變的同時(shí)得到循環(huán)改變。以此方式,字線和位線得到重新排列。產(chǎn)生了一種去交錯(cuò)輸出,從而使字根據(jù)相而被重新排列。這能夠把總的存儲(chǔ)容量抑制在塊單元中的數(shù)據(jù)量。因此,設(shè)備的尺寸能夠得到減小,且結(jié)構(gòu)能夠得到簡(jiǎn)化。因此,能夠提供成本低的去交錯(cuò)器。
借助根據(jù)本發(fā)明的去交錯(cuò)器,1數(shù)據(jù)字由2n個(gè)位(n是一個(gè)大于等于2的整數(shù))組成,且1塊由2n個(gè)字組成。在每一個(gè)塊中,多個(gè)相被循環(huán)分配給各個(gè)字,以形成一個(gè)第一數(shù)據(jù)行。在各個(gè)字中,從最前位至最后位的一行被稱為一個(gè)位線。在各個(gè)塊中,從最前字至最后字的一行被稱為一個(gè)字線。各個(gè)塊被當(dāng)作由字線和位線組成的一個(gè)矩陣。在各個(gè)塊中的字線和位線被重新排列成一個(gè)第二數(shù)據(jù)線。這種去交錯(cuò)器對(duì)這些第二數(shù)據(jù)線進(jìn)行去交錯(cuò)并包括具有用于存儲(chǔ)22n位數(shù)據(jù)的存儲(chǔ)單元的存儲(chǔ)裝置和一個(gè)控制裝置。每位數(shù)據(jù)都由給定一個(gè)地址的2n位的一個(gè)較高有效地址和一個(gè)較低有效地址(它們分別由較高有效n位和較低有效n位組成)指定。第二數(shù)據(jù)線的每一位數(shù)據(jù)都被存儲(chǔ)在各個(gè)存儲(chǔ)單元中??刂蒲b置,通過(guò)指定上述的較高和較低有效地址,每次從存儲(chǔ)裝置讀出1位數(shù)據(jù)??刂蒲b置把第二數(shù)據(jù)線中的一個(gè)新輸入的數(shù)據(jù)項(xiàng)寫(xiě)入剛讀出的存儲(chǔ)單元。每當(dāng)1塊的第二數(shù)據(jù)線被寫(xiě)入時(shí),用于指定較高和較低有效地址的信號(hào)都被互換。第一和第二計(jì)數(shù)信號(hào)如上所述地得到互換。計(jì)數(shù)規(guī)則根據(jù)相的循環(huán)而被循環(huán)地改變。第二數(shù)據(jù)線被寫(xiě)入存儲(chǔ)裝置并從其讀出。以此方式,產(chǎn)生了通過(guò)重新排列第一數(shù)據(jù)線從而使字根據(jù)相而排列而獲得的第三數(shù)據(jù)線。
第一數(shù)據(jù)是通過(guò)把各個(gè)字在各個(gè)塊中循環(huán)地分成2k(k是大于1且小于n的整數(shù))個(gè)相而獲得的。上述控制裝置包括一個(gè)2n位計(jì)數(shù)器、一個(gè)第一選擇器裝置、以及一個(gè)第二選擇器裝置。第一選擇器裝置接收計(jì)數(shù)器的輸出的較高有效n位并產(chǎn)生第一計(jì)數(shù)器信號(hào)一其中上述較高有效n位的較高有效k位已經(jīng)被循環(huán)移到較低有效位。第二選擇器裝置接收計(jì)數(shù)器的較低有效n位輸出并產(chǎn)生上述第二計(jì)數(shù)信號(hào)一其中較低有效n位輸出的較高有效k位已經(jīng)被循環(huán)移到較低有效位。第一和第二計(jì)數(shù)信號(hào)中的上述移位較好地是交替進(jìn)行,以修正計(jì)數(shù)規(guī)則。
例如,上述字較好地是32位數(shù)據(jù)。各個(gè)塊由32個(gè)字組成。第一數(shù)據(jù)線是通過(guò)在各個(gè)塊中把各個(gè)字循環(huán)分成4個(gè)相而獲得的。上述控制裝置包括一個(gè)10位計(jì)數(shù)器、一個(gè)第一選擇器裝置、以及一個(gè)第二選擇器裝置。第一選擇器裝置接收計(jì)數(shù)器的較高有效5位輸出并產(chǎn)生第一計(jì)數(shù)器信號(hào)一其中接收的較高有效5位中的較高有效2位已經(jīng)被循環(huán)移位較低有效位。第二選擇器裝置接收計(jì)數(shù)器的較低有效5位輸出并產(chǎn)生第二計(jì)數(shù)信號(hào)一其中輸出的較低有效5位的較高有效2位已經(jīng)被循環(huán)移位到較低有效位。第一和第二計(jì)數(shù)信號(hào)中的上述移位是交替進(jìn)行的,以修正計(jì)數(shù)規(guī)則。
通過(guò)以下對(duì)本發(fā)明的描述,本發(fā)明的其他目的和特征將變得明顯。


圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的去交錯(cuò)器的視圖。
圖2是時(shí)序圖,顯示了圖1顯示的去交錯(cuò)器的操作;圖3是顯示圖1顯示的去交錯(cuò)器的操作的表;圖4顯示了圖1顯示的去交錯(cuò)器的操作;圖5顯示了圖1顯示的去交錯(cuò)器的操作;圖6顯示了現(xiàn)有技術(shù)的技術(shù);圖7顯示了現(xiàn)有技術(shù)的技術(shù);圖8顯示了現(xiàn)有技術(shù)的技術(shù)。
現(xiàn)在結(jié)合圖1描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的去交錯(cuò)器;圖1是顯示這種去交錯(cuò)器的結(jié)構(gòu)的框圖。
另外,在此實(shí)施例中,32位數(shù)據(jù)被當(dāng)作為1個(gè)字,且32個(gè)字(1024位)被當(dāng)作1個(gè)塊,如圖6所示。在一塊的數(shù)據(jù)中,各個(gè)字被分離成四個(gè)相a-d。因此,數(shù)據(jù)得到多路復(fù)用,從而使具有循環(huán)地不同的相的字得到排列。一塊數(shù)據(jù),通過(guò)交錯(cuò)位線和字線,而得到交錯(cuò)。如圖6所示的各個(gè)數(shù)據(jù)行由[相名]、[字號(hào)]、以及[位號(hào)]給定。在交錯(cuò)處理之后,數(shù)據(jù)每次1位地按照a0(0)、b0(0)、c(0)、d0(0)、a1(0)、………d6(31)、a7(31)、b7(31)、c7(31)、d7(31)的順序得到發(fā)送。
參見(jiàn)圖1,一個(gè)存儲(chǔ)裝置包括一個(gè)RAM01,它具有與1塊輸入數(shù)據(jù)即1024位數(shù)據(jù)相應(yīng)的存儲(chǔ)單元。每次將一位數(shù)據(jù)寫(xiě)入或讀出RAM。RAM01具有10位地址線以指定從地址0至地址1023的存儲(chǔ)單元。地址線被分成較高有效5位和較低有效5位,分別表明一個(gè)較高有效地址和一個(gè)較低有效地址。各個(gè)地址由這些較高和較低有效地址的組合來(lái)確定。以與上述現(xiàn)有技術(shù)的描述相同的方式,從較高有效位至較低有效位的地址線用RA[9:0]來(lái)方便地表示。例如,地址線RA[5]表示第六較低有效位的地址線。RAM01具有接收選擇器(將在后面描述)的輸出的地址線RA[9:0]。到達(dá)地址線RA[9:5]的輸出指定了較高有效地址。到達(dá)地址線RA[4:0]的輸出指定了較低有效地址。當(dāng)線WRN變成高(H)時(shí),從線DIN進(jìn)入的交錯(cuò)數(shù)據(jù)被寫(xiě)入由較高和較低有效地址確定的存儲(chǔ)單元。當(dāng)線RDN變成高(H)時(shí),數(shù)據(jù)從該存儲(chǔ)單元被讀出到線DOUT上。
10位計(jì)數(shù)器02、3位計(jì)數(shù)器03、04、選擇器s0-s11、以及觸發(fā)器05形成了一個(gè)控制裝置。選擇器s5-s9構(gòu)成了一個(gè)第一選擇器裝置,而選擇器s0-s4構(gòu)成了一個(gè)第二選擇器裝置。
計(jì)數(shù)器02從0至1023循環(huán)地對(duì)從一個(gè)基準(zhǔn)時(shí)鐘脈沖發(fā)生器(未顯示)產(chǎn)生的基準(zhǔn)時(shí)鐘脈沖進(jìn)行計(jì)數(shù),并產(chǎn)生表示該計(jì)數(shù)器的值的10位輸出。從最高有效位至最低有效位的10位輸出的位,以與上述現(xiàn)有技術(shù)的描述中相同的方式,用輸出CA[9:0]而方便地表示。例如,輸出CA(5)表示第六較低有效位的輸出。
觸發(fā)器05是用于觸發(fā)的觸發(fā)器。每當(dāng)計(jì)數(shù)器02的輸出CA[9]從電平H降至電平L時(shí),觸發(fā)器05使輸出端Q和QN處的輸出倒相。
計(jì)數(shù)器03和04分別接收來(lái)自觸發(fā)器05的輸出端Q和QN的輸出。各個(gè)計(jì)數(shù)器的總計(jì)數(shù)在輸入信號(hào)的每一個(gè)前緣得到增值??傆?jì)數(shù)從0至4循環(huán)。各個(gè)計(jì)數(shù)器在圖1中被標(biāo)為“3位計(jì)數(shù)器”。因此,每一個(gè)計(jì)數(shù)器是一個(gè)3位計(jì)數(shù)器。然而,不會(huì)達(dá)到全計(jì)數(shù)值或23(即8)。即總計(jì)數(shù)不是從0至7循環(huán)。相反地,總計(jì)數(shù)是從0至4(即,0、1、2、3、4、0、1、2等)循環(huán)。
計(jì)數(shù)器02的輸出RA[4:0]被送到所有的選擇器s0-s4。輸出CA[9:5]被送到所有的選擇器s5-s9。標(biāo)在從計(jì)數(shù)器02延伸的線上的符號(hào)0-9分別表示輸出CA
至CA[9]。標(biāo)在選擇器s0-s9上的符號(hào)0-4分別表示第0至第4個(gè)輸入端。這些輸入端以所示的關(guān)系接收輸出CA[9:5]或CA[4:0]。例如,對(duì)于選擇器s0,第0個(gè)輸入端接收輸出CA
。第一輸入端接收輸出CA[3]。第二輸入端接收輸出CA[1]。第三輸入端接收輸出CA[4]。第四輸入端接收輸出CA[2]。選擇器s0-s9根據(jù)計(jì)數(shù)器03的從0至4的總計(jì)數(shù),選擇分別在第零至第四輸入端接收的輸出。類似地,當(dāng)計(jì)數(shù)器04的值分別變?yōu)?、1、2、3和4時(shí),選擇器s0-s4產(chǎn)生輸出CA
、CA[3]、CA[1]、CA[4]和CA[2]。例如,如果計(jì)數(shù)器04的總計(jì)數(shù)依次達(dá)到0、1、2、3、和4,選擇器s0依次產(chǎn)生輸出CA
、CA[3]、CA[1]、CA[4]、和CA[2]。選擇器s0-s4的輸出分別被分配給選擇器s10和s11送到地址線RA[4:0]或地址線RA[9:5]的5位中的第一至第五位。類似地,選擇器s0-s9的輸出分別被分配給送到地址線RA[4:0]或地址線RA[9:5]的第一至第五位。
選擇器s10和s11接收選擇器s0-s9的輸出,并根據(jù)來(lái)自觸發(fā)器05的輸出端QN的輸出,把來(lái)自選擇器s0-s4的5位輸出或來(lái)自選擇器s5-s9的5位輸出送到地址線RA[9:5]和RA[4:0]。具體地,選擇器s10和s11具有接收5位輸入的第一和第零輸入部分。選擇器s10具有接收來(lái)自選擇器s5-s9的輸出的第一輸入部分和接收來(lái)自選擇器s0-s4的輸出的第零輸入部分。選擇器s11的第一輸入部分接收來(lái)自選擇器s0-s4的輸出且其第零輸入部分接收來(lái)自選擇器s5-s9的輸出。當(dāng)輸出端QN是H時(shí),選擇器s10和s11選擇第一輸入部分接收的輸出。當(dāng)該終端是L時(shí),選擇器選擇第零輸入部分接收的輸出。選擇器s10按照如下方式把選擇器s0-s4的輸出或選擇器s5-s9的輸出分配給地址線RA[5]-RA[9]。例如,選擇器s0的輸出被送到地址線RA[5]。選擇器s1的輸出被送到地址線RA[6]。選擇器s2的輸出被送到地址線RA[7]。選擇器s3的輸出被送到地址線RA[8]。選擇器s4的輸出被送到地址線RA[9]。類似地,選擇器s11把來(lái)自選擇器s0-s4或來(lái)自選擇器s5-s9的輸出送到地址線RA
-RA[4]。
以下參見(jiàn)圖2的時(shí)序圖來(lái)描述本去交錯(cuò)器的操作。首先描述第一塊的數(shù)據(jù)的寫(xiě)入。在圖2中,SEL_H和SEL_L分別表示計(jì)數(shù)器03和04的總計(jì)數(shù)。ADDRESS表示在各個(gè)時(shí)刻指定的存儲(chǔ)裝置中的地址。
首先,在時(shí)刻t0,出現(xiàn)在線CLR上的輸出對(duì)計(jì)數(shù)器02-04和觸發(fā)器05進(jìn)行復(fù)位。計(jì)數(shù)器02-04的總計(jì)數(shù)都是零。觸發(fā)器05的輸出端Q和QN分別變?yōu)榈?LOW)和高(H)。選擇器s9-s0分別產(chǎn)生輸出CA[9]-CA
。選擇器s10使得選擇器s9-s5的輸出分別被送到地址線RA[9]-RA[5]。選擇器s11使得選擇器s4-s0的輸出分別被送到地址線RA[4]-RA
。結(jié)果,第一塊的數(shù)據(jù)被送到地址線RA[9:0],從而使輸出CA[9:0]的位的順序不變。每當(dāng)新的數(shù)據(jù)塊進(jìn)入時(shí),計(jì)數(shù)器02的輸出CA[9:5]與CA[4:0]與地址線RA[9:5]和RA[4:0]的關(guān)系,具有如圖3顯示的形式。
在圖3中,最左的列表示輸入了什么塊。從左數(shù)第二列表示各個(gè)塊中地址線RA[9:5]與輸出CA[9:5]或輸出CA[4:0]之間的關(guān)系。第三列表示各個(gè)塊中地址線RA[4:0]與輸出CA[9:5]或輸出CA[4:0]的關(guān)系。第四列表示計(jì)數(shù)器03的總計(jì)數(shù)。第五列表示計(jì)數(shù)器04的總計(jì)數(shù)。
例如,以地址線RA[4:0]作為例子。對(duì)于第一塊,地址線RA[4,3,2,1,0]和其下的輸出CA[4,3,2,1,0]使得輸出CA[4]被送到地址線RA[4],輸出CA[3]被送到地址線RA[3],輸出CA[2]被送到地址線RA[2],輸出CA[1]被送到地址線RA[1],且輸出CA
被送到地址線RA
。對(duì)于第二塊,其下的輸出CA[7,6,5,9,8]使得輸出CA[7]被送到地址線RA[4],輸出CA[6]被送到地址線RA[3],輸出CA[5]被送到地址線RA[2],輸出CA[9]被送到地址線RA[1],且輸出CA[8]被送到地址線RA

參見(jiàn)圖2,上述復(fù)位啟動(dòng)了從基準(zhǔn)時(shí)鐘脈沖發(fā)生器(未顯示)產(chǎn)生基準(zhǔn)時(shí)鐘脈沖CK。第一塊中的數(shù)據(jù)項(xiàng)與基準(zhǔn)時(shí)鐘脈沖同步地從第一數(shù)據(jù)項(xiàng)被依次送到RAM01。即,如果基準(zhǔn)時(shí)鐘脈沖CK在時(shí)刻t1變?yōu)楦?H),第一數(shù)據(jù)項(xiàng)a0(0)被送到RAM01。如果線WRN在時(shí)刻t2變?yōu)楦?H),第一數(shù)據(jù)項(xiàng)a0(0)被寫(xiě)入通過(guò)地址線RA[9:5]和RA[4:0]尋址的存儲(chǔ)單元。在此例中,計(jì)數(shù)器02的值是0,尋址具有地址0的存儲(chǔ)單元。第一數(shù)據(jù)項(xiàng)a0(0)被寫(xiě)入該存儲(chǔ)單元。即,輸出CA[9:0]或地址線RA[9:0]的狀態(tài)L表示0,狀態(tài)H表示1。輸出CA[9:0]和地址線RA[9:0]的狀態(tài)表示二進(jìn)制記數(shù)的10位的位。在此例中,兩者都表示0000000000,指定地址0。
如果基準(zhǔn)時(shí)鐘脈沖CK在時(shí)刻t3變?yōu)榈?L),計(jì)數(shù)器02的值達(dá)到1,使得地址線RA
變?yōu)楦?H)。因此,下一個(gè)數(shù)據(jù)項(xiàng)在存儲(chǔ)器中的寫(xiě)入地址為1。如果基準(zhǔn)時(shí)鐘脈沖在時(shí)刻t4變?yōu)楦?H),第二數(shù)據(jù)項(xiàng)b0(0)被送到RAM01。如果線WRN在下一個(gè)時(shí)序t5變?yōu)楦?H),第二數(shù)據(jù)項(xiàng)b0(0)被寫(xiě)入具有地址1的存儲(chǔ)單元。
隨后,數(shù)據(jù)項(xiàng)以類似的方式被寫(xiě)入與計(jì)數(shù)器02的值相同的存儲(chǔ)器地址。計(jì)數(shù)器02的值達(dá)到1023,且第一塊中的所有數(shù)據(jù)項(xiàng)的寫(xiě)入都已經(jīng)完成。此時(shí),數(shù)據(jù)項(xiàng)如圖4所示地被寫(xiě)入數(shù)組中。在此例中,字的位沿著列的方向即沿著較高有效地址的方向排列。相a-c的字沿著行的方向即沿著較低有效地址的方向排列。相同相的字每四個(gè)存儲(chǔ)單元出現(xiàn)一次。
當(dāng)計(jì)數(shù)器02的值達(dá)到512時(shí),輸出CA[9]是高(H)。在計(jì)數(shù)器的值剛達(dá)到1023之后的時(shí)刻t6,計(jì)數(shù)器02的值在基準(zhǔn)時(shí)鐘脈沖CK的后緣重新被復(fù)置到0。這使得輸出CA[9]變成低(L)。輸出CA[9]的后緣使觸發(fā)器05的終端Q和QN分別變?yōu)楦?H)和低(L)。計(jì)數(shù)器03對(duì)終端Q的輸出的前緣進(jìn)行計(jì)數(shù)并取一個(gè)總計(jì)數(shù)1。這使得選擇器s5-s9傳送第一輸入端而不是第零輸入端接收的輸入。即。選擇器s5-s9產(chǎn)生輸出CA[8]、CA[9]、CA[5]、CA[6]和CA[7]。觸發(fā)器05的終端Q和QN被倒相,從而使選擇器s10和s11的第零輸入部分而不是第一輸入部分接收它們的輸出。選擇器s10把選擇器s4-s0的輸出送到地址線RA[9:5]。選擇器s11把選擇器s9-s5的輸出送到地址線RA[4:0]。如圖3中的“塊數(shù)為2”給出的行中所示的,計(jì)數(shù)器02的輸出中指定RAM01中的較高有效地址和較低有效地址的較高有效5位和較低有效5位被互換了。進(jìn)一步地,對(duì)于現(xiàn)在指定較低有效地址的輸出的較高有效5位,以前是較高有效2位的輸出CA[9]和CA[8]被循環(huán)移到較低有效位。因此,形成較低有效地址的位在較低有效地址內(nèi)被循環(huán)移位了2位。
當(dāng)終端RDN在時(shí)刻t7變?yōu)楦?H)時(shí),存儲(chǔ)在RAM01中地址0的存儲(chǔ)單元中的第一塊的第一數(shù)據(jù)項(xiàng)a0(0)被讀出并從終端DOUT發(fā)送。在緊接著的時(shí)刻t8,終端WRD變?yōu)楦?。從終端DIN輸入的第二塊中的第一數(shù)據(jù)項(xiàng)a0(0)被寫(xiě)入剛讀出的地址0。當(dāng)基準(zhǔn)時(shí)鐘脈沖CK隨后上升時(shí),計(jì)數(shù)器02具有值1。地址線RA[5]變高。地址線RA[9:0]表示0000100000。下一個(gè)數(shù)據(jù)項(xiàng)寫(xiě)入其中的存儲(chǔ)單元是32。在終端WRD的輸出的前緣,第一塊中的數(shù)據(jù)項(xiàng)a0(1)被讀出。在終端RDN的輸出的前緣,在第二塊中的數(shù)據(jù)項(xiàng)b0(0)被寫(xiě)入。當(dāng)下一個(gè)基準(zhǔn)時(shí)鐘CK上升時(shí),計(jì)數(shù)器02具有值2。地址線RA[9:5]的指定較高有效地址的地址線[6]變成高(H)。地址線RA[9:0]表示0001000000。下一個(gè)數(shù)據(jù)項(xiàng)寫(xiě)入其中的存儲(chǔ)單元是64。在終端WRD的輸出的前緣,第一塊中的數(shù)據(jù)項(xiàng)a0(2)被讀出。在終端RDN的輸出的前緣,第二塊中的數(shù)據(jù)項(xiàng)c0(0)被寫(xiě)入。隨后,數(shù)據(jù)項(xiàng)沿著列的方向從較低有效地址0以類似方式被相繼地讀出。新輸入的數(shù)據(jù)項(xiàng)被寫(xiě)入剛讀出的地址。
如果較低有效地址被設(shè)定為0,且如果寫(xiě)入是進(jìn)行至較高有效地址31,計(jì)數(shù)器02的值變?yōu)?2。計(jì)數(shù)器02的輸出CA[5]變高。這使得地址線RA[2]經(jīng)過(guò)選擇器s7和s11而變高。地址線RA[9:0]取狀態(tài)0000000100。在較低有效地址0之后指定了一個(gè)較低有效地址4。對(duì)于較低有效地址4,數(shù)據(jù)項(xiàng)沿著行的方向被相繼讀出和寫(xiě)入至較高有效地址31。隨后,計(jì)數(shù)器02的值取值64。計(jì)數(shù)器02的輸出CA[6]變高。這使得地址線RA[3]經(jīng)過(guò)選擇器s8和s11而變高。地址線RA[9:0]取狀態(tài)0000001000。在較低有效地址0之后一個(gè)較低有效地址8得到指定。對(duì)于較低有效地址8,數(shù)據(jù)項(xiàng)沿著列的方向被相繼讀出和寫(xiě)入,直到較高有效地址31。計(jì)數(shù)器02的值變?yōu)?6。計(jì)數(shù)器02的輸出CA[5]和CA[6]變高。這使得地址線RA[3]和RA[4]分別經(jīng)過(guò)選擇器s7和s8并經(jīng)過(guò)選擇器s11而變高。地址線RA[9:0]取狀態(tài)0000001100。在較低有效地址0之后一個(gè)較低有效地址12得到指定。隨后,數(shù)據(jù)項(xiàng)以類似方式被讀出,直到較低有效地址28。字線和位線的排列返回到原來(lái)的形式,諸如a0(0)、a0(1)、……a0(31)、a1(0)、……a1(31)、……a7(31),并進(jìn)行相分離。在此條件下,從RAM01產(chǎn)生出數(shù)據(jù)項(xiàng)。
隨后,以類似方式讀出其他相的數(shù)據(jù)項(xiàng)。具體地,計(jì)數(shù)器02的值變成256。計(jì)數(shù)器02的輸出CA[8]變?yōu)楦?H),這使得地址線RA
經(jīng)過(guò)選擇器s5和s11而變高。地址線RA[9:0]取狀態(tài)0000000001。這指定了較低有效地址1。隨后,每四個(gè)較低有效地址得到指定,且數(shù)據(jù)項(xiàng)沿著行的方向被讀出。以此方式,相b的數(shù)據(jù)項(xiàng)作為b0(0)、b0(1)、……b0(31)、b1(0)、……、b1(31)、……b7(31)輸出。
隨后,計(jì)數(shù)器02的值變?yōu)?12。計(jì)數(shù)器02的輸出CA[9]變高。這使得地址線RA[1]經(jīng)過(guò)選擇器s6和s11而變高。地址線RA[9:0]取狀態(tài)0000000010,指定了一個(gè)較低有效地址2。隨后,每四較低有效地址得到指定。數(shù)據(jù)項(xiàng)沿著列的方向被讀出。因此,相c的數(shù)據(jù)項(xiàng)作為c0(0)、c0(1)、……c0(31)、c1(0)、……c1(31)、……、c7(31)輸出。隨后,計(jì)數(shù)器02的值變成768。計(jì)數(shù)器02的輸出CA[8]和CA[9]變高。這使得地址線RA
和RA[1]分別經(jīng)過(guò)選擇器s5和s6以及經(jīng)過(guò)選擇器s11而變高。地址線RA[9:0]取狀態(tài)0000000011,從而指定一個(gè)較低有效地址3。隨后,每四個(gè)較低有效地址得到指定。數(shù)據(jù)項(xiàng)沿著列的方向被讀出。以此方式,有關(guān)相d的數(shù)據(jù)項(xiàng)作為d0(0)、d0(1)、……d0(31)、d1(0)、……d1(31)、……、d7(31)輸出。因此,完成了第一塊中的數(shù)據(jù)項(xiàng)的去交錯(cuò)處理。
在剛好完成第一塊中的數(shù)據(jù)項(xiàng)的交錯(cuò)的時(shí)刻t9,如果完成第二塊中的數(shù)據(jù)項(xiàng)的寫(xiě)入,數(shù)據(jù)項(xiàng)以如圖5所示的格式被存儲(chǔ)在RAM01中。即,當(dāng)較低有效地址由在讀出第一塊中的數(shù)據(jù)項(xiàng)時(shí)計(jì)數(shù)器02的輸出的移位(或重新排列的)較高有效5位指定時(shí),字的位沿著通過(guò)指定順序所確定的順序,沿著行的方向而得到排列。沿著列的方向,計(jì)數(shù)器02的輸出的較低有效5位未被移位。因此,進(jìn)入的數(shù)據(jù)項(xiàng)在不改變順序的情況下得到排列。相a-d的字被按照順序排列,相同相的字位于每隔三個(gè)的存儲(chǔ)單元。
隨后基準(zhǔn)時(shí)鐘脈沖CK在時(shí)刻t10下降,使計(jì)數(shù)器02的值被復(fù)置至0。這使得輸出CA[9]變?yōu)榈?L)。響應(yīng)于此,觸發(fā)器05的終端Q和QN分別變低和變高。
計(jì)數(shù)器04對(duì)終端QN的輸出的前緣進(jìn)行計(jì)數(shù),并呈現(xiàn)總計(jì)數(shù)1。響應(yīng)于此,選擇器s0-s4發(fā)送在第一輸入端而不是第零輸入端接收到的輸入。即,選擇器s0-s4產(chǎn)生輸出CA[3]、CA[4]、CA
、CA[1]、CA[2]。由于觸發(fā)器05的終端Q和QN的輸出被倒相,選擇器s10和s11的第一輸入部分而不是第零輸入部分接收輸出。因此,選擇器s10把選擇器s9-s5的輸出送到地址線RA[9:5]。選擇器s11把選擇器s4-s0的輸出送到地址線RA[4:0]。如圖3中的“塊數(shù)為3”所表示的,RAM01中分別指定較高和較低有效地址的、計(jì)數(shù)器02輸出的較低有效5位和較高有效5位得到互換。另外,對(duì)于現(xiàn)在指定較低有效地址的輸出的較低有效5位,原來(lái)是較高有效2位的輸出CA[4]和CA[3]被循環(huán)移到較低有效位。作為這種移位的結(jié)果,每一個(gè)四個(gè)較低有效地址被計(jì)數(shù)器02輸出的較低有效5位所指定,從而使初始值從0循環(huán)到3。即,當(dāng)?shù)诙K中的數(shù)據(jù)被寫(xiě)入時(shí),每四個(gè)較低有效地址被循環(huán)指定,從而使初始值借助計(jì)數(shù)器02的輸出的移位的較高有效5位而從0至3循環(huán)。因此,字的位以這種順序得到排列。此時(shí),各位借助輸出的類似地移位的較低有效5位而以相同的順序被讀出。對(duì)于較高有效地址,字通過(guò)由計(jì)數(shù)器02輸出的未移位的較低有效5位所指定,而得到排列。字以同在前面的讀出操作中較低有效地址被指定時(shí)相同的順序進(jìn)行排列。對(duì)于當(dāng)前被用于指定較高有效地址的計(jì)數(shù)器02輸出的較高有效5位,位未被重新排列。前面的讀出操作中所用的順序不變。因此,通過(guò)響應(yīng)于上述基準(zhǔn)時(shí)鐘脈沖CK而重復(fù)讀出和寫(xiě)入操作,數(shù)據(jù)項(xiàng)能夠以同從第一塊讀出時(shí)相同的順序而從第二塊讀出。
當(dāng)?shù)诙K中的數(shù)據(jù)被讀出時(shí),數(shù)據(jù)被寫(xiě)入第三塊。在當(dāng)前的數(shù)據(jù)寫(xiě)入期間,計(jì)數(shù)器02的輸出的較低有效5位的移位相應(yīng)移位了相同相的字的數(shù)組。在此例中,相同相的字每16個(gè)較低有效地址就出現(xiàn)。因此,當(dāng)?shù)谌龎K中的數(shù)據(jù)被讀出時(shí),指定由指示為“塊號(hào)為4”的行所表示的較低有效地址的計(jì)數(shù)器02輸出的較高有效5位的較高有效2位,以與上述移位處理中相同的方式,向著較低有效位而移位。因此,同相的字可被相繼地讀出。對(duì)于較高有效地址,字的位按照計(jì)數(shù)器02的輸出的較高有效5位-它們?cè)谇懊娴牟僮髦形幢灰莆?而得到排列,因而在此時(shí)不需要移位計(jì)數(shù)器02的輸出的較低有效5位以指定較高有效地址。
隨后,每當(dāng)完成各個(gè)塊中所有數(shù)據(jù)的寫(xiě)入時(shí),計(jì)數(shù)器02的輸出的較高有效5位和較低有效5位都被互換,以指定較高和較低有效地址,如圖3所示。用于把輸出從較高有效地址切換到較低有效地址的部分,將較高有效2位移位到較低有效位。在塊中的數(shù)據(jù)項(xiàng)如a0(0)、a0(1)、……a0(31)、a1(1)……a1(31)、……a7(31)、b0(0)、……b7(31)、……d7(31)得到去交錯(cuò)。在該輸出信號(hào)中,字線和位線被重新排列。另外,進(jìn)行了相分離。當(dāng)這些數(shù)據(jù)項(xiàng)在完成至第十塊的數(shù)據(jù)寫(xiě)入之后被讀出時(shí),指定較高和較低有效地址的計(jì)數(shù)器02的輸出取原來(lái)的狀態(tài),如在圖3中用“塊號(hào)為11”給定的行所示。即,原來(lái)的狀態(tài)每10個(gè)塊就出現(xiàn)。
如上所述,在本實(shí)施例中,字線和位線的重新排列能夠與相分離同時(shí)進(jìn)行。因此,總的存儲(chǔ)容量能夠被抑制到以塊為單位表示的數(shù)據(jù)量。因此,設(shè)備的尺寸能夠得到減小且結(jié)構(gòu)能夠得到簡(jiǎn)化。因此,能夠提供成本低的去交錯(cuò)器。
在上述實(shí)施例中,1塊的交錯(cuò)數(shù)據(jù)由32位、32字、和4相組成。本發(fā)明不限于這種配置。例如,在有8相的情況下,選擇器s0-s9的第零至第四輸入端可以按照這樣的方式設(shè)置,即使計(jì)數(shù)器02的輸出的較高有效5位或較低有效5位的較高有效3位向著較低有效位循環(huán)移位。當(dāng)1塊由64字和4相組成且各個(gè)字包括64位時(shí),采用4096位RAM。每當(dāng)1塊數(shù)據(jù)被寫(xiě)入時(shí),較高有效6位和較低有效6位被計(jì)數(shù)器的12位輸出的較高有效6位和較低有效6位所交替指定。對(duì)于計(jì)數(shù)器的輸出,較高有效2位向著較低有效位循環(huán)交替移位。以此方式,這種1塊數(shù)據(jù)能夠以與上述實(shí)施例中相同的方式去交錯(cuò)。具體地,對(duì)于1塊的結(jié)構(gòu),2n(n是大于等于2的一個(gè)整數(shù))個(gè)位的數(shù)據(jù)被取作1字,且2n個(gè)字被取作1塊。在各個(gè)塊中,字被循環(huán)分離成2k個(gè)相(k是大于等于1且小于n的一個(gè)整數(shù))。只需要作為存儲(chǔ)裝置的RAM具有與22n位相應(yīng)的存儲(chǔ)單元。計(jì)數(shù)器只需要產(chǎn)生2n位的輸出。RAM中的n位的較高和較低有效地址由計(jì)數(shù)器的輸出的較高有效n位和較低有效n位交替指定。當(dāng)指定的較高和較低有效地址被切換時(shí),較高有效k位向著較低有效位交替移位。
根據(jù)本發(fā)明,字線和位線的重新排列和相分離能夠同時(shí)進(jìn)行。整個(gè)存儲(chǔ)容量可被減小到以塊為單位的數(shù)據(jù)量。設(shè)備的尺寸能夠減小。進(jìn)一步地,結(jié)構(gòu)能夠得到簡(jiǎn)化。因此,能夠提供成本效率高的去交錯(cuò)器。
權(quán)利要求
1.一種去交錯(cuò)器,用于取2n個(gè)位數(shù)據(jù)-n是大于等于2的整數(shù)一作為1字,取2n個(gè)字作為1塊,把各個(gè)塊中的每一個(gè)字循環(huán)地分成多個(gè)相以形成第一數(shù)據(jù)行,把各個(gè)字中從其最前的位至其最后的位的一行位作為一個(gè)位行,把各個(gè)塊當(dāng)作為由字線×位線構(gòu)成的矩陣,重新排列所述第一數(shù)據(jù)行的各個(gè)塊中的字線和位線以形成將要被去交錯(cuò)的第二數(shù)據(jù)行,所述去交錯(cuò)器包括一個(gè)存儲(chǔ)裝置,它具有與22n位相應(yīng)的存儲(chǔ)單元一每一個(gè)位都由分別由較高有效n位和較低有效n位形成的一個(gè)較高有效地址和一個(gè)較低有效地址標(biāo)明,各個(gè)存儲(chǔ)單元存儲(chǔ)所述第二數(shù)據(jù)行的一位;以及一個(gè)控制裝置,用于通過(guò)把所述較高和較低有效地址設(shè)定到相繼的值而每次1位地從所述存儲(chǔ)裝置讀取數(shù)據(jù),把新到達(dá)的所述第二數(shù)據(jù)行寫(xiě)入到剛讀出的一個(gè)存儲(chǔ)單元,每當(dāng)1塊第二數(shù)據(jù)行被寫(xiě)入時(shí)互換用于設(shè)定所述較高和較低有效地址的信號(hào),把互換的所述信號(hào)當(dāng)作為第一和第二計(jì)數(shù)信號(hào),并當(dāng)所述信號(hào)被互換時(shí)按照所述相的循環(huán)交替地使所述第一和第二計(jì)數(shù)信號(hào)改變計(jì)數(shù)規(guī)則;且其中所述第二數(shù)據(jù)行被寫(xiě)入所述存儲(chǔ)裝置并從所述存儲(chǔ)裝置讀出以產(chǎn)生與通過(guò)重新排列所述第一數(shù)據(jù)行從而使字按照相而排列而獲得的數(shù)據(jù)行等價(jià)的第三數(shù)據(jù)行。
2.根據(jù)權(quán)利要求1的去交錯(cuò)器,其中所述第一數(shù)據(jù)行是通過(guò)在各個(gè)塊中把各個(gè)字循環(huán)分離成2k個(gè)相-k是大于1且小于n的整數(shù)-而獲得的,且其中所述控制裝置包括一個(gè)2n-位計(jì)數(shù)器;一個(gè)第一選擇器裝置,用于接收從所述計(jì)數(shù)器輸出的較高有效n位并通過(guò)把所述較高有效n位的輸出的較高有效k位循環(huán)移位至較低有效位中而產(chǎn)生所述第一計(jì)數(shù)器信號(hào);以及,一個(gè)第二選擇器裝置,用于接收從所述計(jì)數(shù)器輸出的較低有效n位,并通過(guò)把所述較低有效n位的較高有效k位循環(huán)移位到較低有效位中而產(chǎn)生所述第二計(jì)數(shù)信號(hào),所述控制裝置用于如上所述地交替移位所述第一和第二計(jì)數(shù)信號(hào)以修正所述計(jì)數(shù)規(guī)則。
3.根據(jù)權(quán)利要求1的去交錯(cuò)器,其中(A)所述字由32位數(shù)據(jù)組成;(B)所述塊包括32字;(C)所述第一數(shù)據(jù)行是通過(guò)把各個(gè)塊中的各個(gè)字循環(huán)分離成四個(gè)相而獲得的;(D)所述控制裝置包括一個(gè)10位計(jì)數(shù)器;第一選擇器裝置,用于接收從所述計(jì)數(shù)器輸出的較高有效5位并通過(guò)把所述較高有效5位的輸出的較高有效2位循環(huán)移位至較低有效位中而產(chǎn)生所述第一計(jì)數(shù)器信號(hào);以及,第二選擇器裝置,用于接收從所述計(jì)數(shù)器輸出的較低有效5位并通過(guò)循環(huán)移位所述較低有效5位的較高有效2位而產(chǎn)生所述第二計(jì)數(shù)信號(hào),且(E)所述控制裝置如上所述地交替移位所述第一和第二計(jì)數(shù)信號(hào)以修正所述計(jì)數(shù)規(guī)則。
全文摘要
一種去交錯(cuò)器。RAM中的5位較高有效地址和5位較低有效地址分別由計(jì)數(shù)器輸出的較高有效5位和較低有效5位所指定。每當(dāng)1塊數(shù)據(jù)被寫(xiě)入時(shí),較高有效5位和較低有效5位被互換以產(chǎn)生第一和第二計(jì)數(shù)信號(hào)。數(shù)據(jù)每次1位地被從指定的地址讀出。在下一個(gè)塊中的數(shù)據(jù)每次1位地被寫(xiě)入剛讀出的地址。當(dāng)較高和較低有效5位以如上方式得到互換時(shí),較高有效5位的較高有效2位和較低有效5位的較高有效2位向著較低有效位交替移位,從而重新排列位。
文檔編號(hào)H03K9/00GK1233113SQ9910524
公開(kāi)日1999年10月27日 申請(qǐng)日期1999年4月22日 優(yōu)先權(quán)日1998年4月22日
發(fā)明者河西宏之 申請(qǐng)人:日本精密電路株式會(huì)社
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1
白沙| 托克逊县| 利津县| 凤山市| 平潭县| 晋中市| 西城区| 湖口县| 永康市| 明溪县| 手游| 盐亭县| 通山县| 曲水县| 西充县| 德阳市| 永济市| 文水县| 台东市| 锡林浩特市| 蒙城县| 新竹县| 陕西省| 嫩江县| 博兴县| 日喀则市| 林口县| 明溪县| 泽普县| 渭源县| 新乐市| 剑阁县| 永吉县| 沙湾县| 泰顺县| 武陟县| 蒙阴县| 德庆县| 利津县| 泸州市| 六安市|