專利名稱：：反饋脈沖發(fā)生器的制作方法
技術領域：
：本發(fā)明涉及脈沖發(fā)生器，特別地涉及能夠產(chǎn)生精確的時鐘脈沖同時適應各種負載狀態(tài)的脈沖發(fā)生器。經(jīng)常要求控制脈沖在一些高性能電路中觸發(fā)一個事件?，F(xiàn)在參見圖1，表示一個典型的現(xiàn)有技術脈沖發(fā)生器10(在虛線矩形內表示)，包含一個與非門12，一個倒相器14，一個延遲網(wǎng)絡16和一個負載18。圖2表示電壓波形與該脈沖發(fā)生器10相關的時間的關系。脈沖發(fā)生器10類似于表示在1996年3月12日發(fā)給Diba的美國專利5,498,989的圖1中的一個單觸發(fā)電路的現(xiàn)有技術裝置。應該懂得，某些類似的現(xiàn)有技術裝置已經(jīng)以其它較小的修改用一個或非門代替與非門42，提供與脈沖發(fā)生器10類似的操作。因此，在下面與非門42稱為或非門/與非門(NOR/NAND)42。在脈沖發(fā)生器10中，通過分離輸入信號為兩個并行路徑從該輸入信號產(chǎn)生一個輸出脈沖，第一路徑是到該NOR/NAND門12的第一輸入的直達路徑，而第二路徑是通過一個延遲電路16到該NOR/NAND門12的第二輸入。來自NOR/NAND門12的輸出通過倒相器14傳送，提供用于脈沖發(fā)生器10的輸出信號?，F(xiàn)在參見圖2，表示波形22(該輸入信號)，24(在NOR/NAND門12的第二輸入的延時的輸入信號(X))和26(在倒相器14的輸出出現(xiàn)的輸出信號)與時間的關系。如圖2所表示，當該輸入信號22達到二進制邏輯″1″時發(fā)出脈沖發(fā)生器1D的輸出脈沖，而當延時的輸入信號X達到二進制邏″0″時開始終止。在這個方法中，僅僅該輸入信號22用于建立輸出脈沖。這個裝置的一個缺點是它忽略脈沖發(fā)生器10的輸出的負載18，它可以顯著地影響該輸出脈沖的寬度和幅度。1991年10月22日發(fā)給的美國專利5,059,818(Witt等人)揭露用于提供輸出時鐘信號的一個自調節(jié)的時鐘脈沖發(fā)生器。該輸出時鐘信號具有足夠長度的第一和第二階段以適應微處理器速度路徑，和響應具有在寬的頻率范圍和占空因數(shù)內的一個頻率和一個占空因數(shù)輸入時鐘信號而提供。該時鐘脈沖發(fā)生器包括包含一個輸出的一個鎖存器，和設置和復位耦合到分開與非門的輸入，各個與非門具有耦合到一個時鐘源和分別來自該鎖存器的輸出的一個延遲反饋路徑的第一和第二輸入。安排該鎖存器通過該輸入時鐘信號設置和復位，并且提供輸出時鐘信號。在來自該鎖存器輸出的該反饋路徑也使該鎖存器的設置和復位能建立該輸出時鐘信號的相位長度。這個裝置的一個限制是該輸入時鐘信號在該輸出信號通過該延遲電路傳播之前必須進入一個低狀態(tài)。這要求該輸出脈沖必須比該輸入時鐘脈沖更長。希望提供一個精確的脈沖發(fā)生器，它是可自己復位的(resettable)和使用預定的內部信號與用于適應各種的負載狀態(tài)的一個反饋路徑。本發(fā)明針對一個脈沖發(fā)生器，包含用于接收來自外部信源的輸入信號的一個輸入，和用于提供輸出信號以便驅動外部設備的一個輸出，第一數(shù)字門電路和第二數(shù)字門電路。第一數(shù)字式電路耦合的在該脈沖發(fā)生器的輸入和輸出之間，并且響應來自該外部信源的輸入信號從第一邏輯狀態(tài)改變到第二邏輯狀態(tài)，該輸入信號是在它的第一輸入接收的，用于在該脈沖發(fā)生器的輸出端起始一個脈沖。第二數(shù)字門電路耦合的在該脈沖發(fā)生器的輸出和到第一數(shù)字門裝置的第二輸入之間的一個反饋通路中。第二數(shù)字門裝置響應在該脈沖發(fā)生器的輸出的該脈沖的起始，而來自該外部信源的輸入信號是在第二邏輯狀態(tài)，用于具有預定延遲的控制信號給第一數(shù)字門裝置。這個延時的控制信號由第一數(shù)字門裝置使用用于在該脈沖發(fā)生器的輸出終止該脈沖，以使該脈沖僅僅對于一個預定的時間期間是可提供的，本質上與該脈沖發(fā)生器的輸出端的任何負載無關。從另一方面看，本發(fā)明是針對一個脈沖發(fā)生器，包括用于從外部信源接收輸入信號到一個輸入端，用于提供輸出信號以便驅動外部設備的一個輸出端，第一數(shù)字門電路和第二數(shù)字門電路。第一數(shù)字門電路耦合的在該脈沖發(fā)生器輸入和輸出之間，并且響應來自該外部信源的輸入信號從第一邏輯狀態(tài)改變到第二邏輯狀態(tài)，并且在其第一輸入接收，用于在該脈沖發(fā)生器的輸出端起始一個脈沖。第二數(shù)字門電路耦合的在該脈沖發(fā)生器的輸出和到第一數(shù)字門裝置的第二輸入之間的一個反饋路徑中，并且包含一個或非門和一個延遲電路。或非門具有用于接收來自該外部信源的延時的輸入信號的第一輸入，耦合到該反饋路徑用于接收來自該脈沖發(fā)生器的輸出信號的第二輸入，和一個輸出。該延遲電路耦合在該或非門的輸出和第一數(shù)字門裝置的第二輸入之間，用于提供一個預定延遲給來自該或非門的輸出信號，使得第一數(shù)字門電路終止該脈沖發(fā)生器的輸出信號中的該脈沖。更具體地說，第二數(shù)字門電路響應在該脈沖發(fā)生器的輸出的該脈沖的開始同時來自該外部信源的該輸入信號是在第二邏輯狀態(tài)，用于提供具有一個預定延遲的控制信號給第一數(shù)字門裝置，用于終止在該脈沖發(fā)生器的輸出的該脈沖。以這個方式，該輸出脈沖對于一個預定的時間期間是可提供的，本質上與在該脈沖發(fā)生器的輸出的任何負載無關。從下面結合附圖和權利要求的更詳細的描述中將更好的懂得本發(fā)明。圖1是現(xiàn)有技術脈沖發(fā)生器的方框圖；圖2舉例說明在圖1的現(xiàn)有技術脈沖發(fā)生器中得到的典型的電壓波形與輸入信號，延時的輸入信號和輸出信號的時間關系；圖3是根據(jù)本發(fā)明的第一實施例的一個反饋脈沖發(fā)生器的方框圖；圖4舉例說明圖3的脈沖發(fā)生器的典型的電壓波形與輸入信號，一個延時的和處理的輸入信號以及輸出信號的時間關系；圖5是根據(jù)本發(fā)明的第二實施例的一個反饋脈沖發(fā)生器的方框圖；以及圖6是根據(jù)本發(fā)明的第三實施例的一個反饋脈沖發(fā)生器的方框圖。上述各圖不必標定。應該懂得，在附圖的幾個圖中具有同樣的功能的相應單元具有同樣的標識編號。現(xiàn)在參見圖3，表示根據(jù)本發(fā)明的第一實施例的一個反饋脈沖發(fā)生器40(表示在虛線矩形內)的方框圖。反饋脈沖發(fā)生器40包含第一數(shù)字門電路41(表示在虛線矩形內)和第二數(shù)字門電路45(表示在虛線框內)，電路41包含一個與非門42和一個倒相器44，而第二數(shù)字門電路45包含第一延遲網(wǎng)絡46，一個或非門48以及第二延遲網(wǎng)絡50。到反饋脈沖發(fā)生器40的輸入信號耦合到該與非門42的第一輸入和第一延遲網(wǎng)絡46的輸入。來自與非門42的輸出信號耦合到倒相器44的輸入，倒相器44在它的輸出產(chǎn)生倒相輸入信號，該倒相輸入信號作為來自反饋脈沖發(fā)生器40的輸出信號。來自延遲網(wǎng)絡46的輸出信號(B)(該被延時的輸入信號)耦合到或非門48的第一輸入?；蚍情T48的第二輸入經(jīng)過反饋路徑49接收反饋脈沖發(fā)生器40的輸出信號。或非門48產(chǎn)生輸出信號(X)，輸出信號(X)通過第二延遲網(wǎng)絡50傳送并且耦合到與非門42的第二輸入。每一個第一和第二延遲網(wǎng)絡46和50可以包含本領域已知的任何合適的網(wǎng)絡，用于提供預定的延遲，例如作為串聯(lián)連接的多個N倒相器(例如N=4)?，F(xiàn)在參見圖4，表示到反饋脈沖發(fā)生器40的輸入信號60，在第二延遲網(wǎng)絡50的輸出產(chǎn)生的一個延時的輸入信號(Y)62和反饋脈沖發(fā)生器40的輸出信號64的典型的電壓波形時間關系。應該懂得，信號60，62和64的脈沖的上升和下降期間是不必標定的并且可以放大比例到更清楚地說明各種脈沖的定時。起始時，T=T0，輸入信號60是二進制邏輯″0″，它加到與非門42的第一輸入。這使得與非門42輸出一個二進制邏輯″1″(不管加到它的第二輸入的值)，該邏輯″1″在倒相器44中反向為二進制邏輯″0″并且提供作為反饋脈沖發(fā)生器40的輸出信號64。二進制邏輯″0″輸出信號64經(jīng)過反饋路徑49反饋到或非門48的第二輸入。在這個時候，或非門48也接收來自其第一輸入的第一延遲網(wǎng)絡46的輸出的延時的二進制邏輯″0″輸入信號60。從這兩個輸入信號，或非門48產(chǎn)生一個二進制邏輯″1″作為X輸出信號。這個二進制邏輯″1″輸出信號通過第二延遲網(wǎng)絡傳送并且作為Y輸入信號加到與非門42的第二輸入。當在T=T1輸入信號60上升到二進制邏輯″1″時，這時與非門42具有加到兩個輸入的二進制邏輯″1″，使得二進制邏輯″0″由此輸出，然后在T=T2通過倒相器44反向為一個二進制邏輯″1″，作為反饋脈沖發(fā)生器40的輸出信號64傳輸。因此，當加到與非門42的第一輸入的輸入信號60達到二進制邏輯″1″時，在T=TI加到與非門42的第二輸入的Y信號62是二進制邏輯″1″，發(fā)出輸出信號64中的脈沖并且在T=T2上升到二進制邏輯″1″，如圖4所示的。在反饋脈沖發(fā)生器40的輸出產(chǎn)生的二進制邏輯″1″經(jīng)過反饋路徑49反饋到或非門48的第二輸入，或非門48還有一個由第一延遲網(wǎng)絡46加到其第二輸入端的二進制″0″，在這時，或非門48產(chǎn)生一個二進制邏輯″0″，它被第二延遲網(wǎng)絡50延遲了一個預定的時間期間，然后加到與非門42的第二輸入。在T=T3，一旦與非門42的第二輸入達到二進制邏輯″0″同時輸入信號60仍然是二進制邏輯″1″，與非門42在它的輸出產(chǎn)生一個二進制邏輯″1″，然后在T=T4通過倒相器44反向為二進制邏輯″0″并且被用作為作為反饋脈沖發(fā)生器40的輸出信號64。在時間T=T5，脈沖發(fā)生器40恢復到它在T=T0時的邏輯狀態(tài)，有選擇地產(chǎn)生另外的輸出脈沖。因此反饋脈沖發(fā)生器40使用輸入信號60開始輸出信號64中的一個脈沖，并且輸出信號64用于復位或者終止該脈沖。使用反饋脈沖發(fā)生器40的輸出信號64用于復位輸出脈沖，適應反饋脈沖發(fā)生器40的任何負載?，F(xiàn)在參見圖5，表示根據(jù)本發(fā)明的第二實施例的一個反饋脈沖發(fā)生器80(表示在虛線矩形內)的方框圖。反饋脈沖發(fā)生器80本質上具有與圖3的反饋脈沖發(fā)生器40同樣的裝置，除了一個開關電路82(表示在虛線矩形內)已經(jīng)插入一個反饋路徑89之外。更具體地說，反饋脈沖發(fā)生器80包括一個含有與非門42與一個倒相器44的第一數(shù)字式電路41(表示在虛線矩形內)，一個包含第一延遲網(wǎng)絡46，一個或非門48和第二延遲網(wǎng)絡50的第二數(shù)字門電路45(表示在虛線矩形內)，以及插入反饋路徑89的該開關電路82。與非門42，倒相器44，第一延遲網(wǎng)絡46，或非門48和第二延遲網(wǎng)絡50以上面相應于圖3的反饋脈沖發(fā)生器40同樣的方式彼此耦合，在這里不再描述。關于反饋路徑89，或非門48的第二輸入經(jīng)過開關電路82接收反饋脈沖發(fā)生器80的輸出信號?；蚍情T48產(chǎn)生輸出信號(X)，它通過第二延遲網(wǎng)絡50傳送并且耦合到與非門42的第二輸入。在反饋路徑89中的開關電路82最好是一個N溝道場效應晶體管，其中它的柵電極84和漏極83兩者連接到反饋脈沖發(fā)生器80的輸出，而該晶體管的源電極85耦合到或非門48的第二輸入。連接開關電路82的晶體管使得本質上作為一個二極管起作用。反饋脈沖發(fā)生器80以與上面對于圖3的反饋脈沖發(fā)生器40描述的同樣的方式操作，除了當反饋脈沖發(fā)生器80的輸出是高(二進制邏輯″1″)時該晶體管僅僅接通(工作)之外。使用該晶體管作為反饋路徑89中的開關電路82起著改善性能的作用，在此該脈沖信號的幅度是重要的。在反饋脈沖發(fā)生器80中產(chǎn)生的波形本質上與表示在圖4中的波形是同樣的波形60,62和64，因為反饋脈沖發(fā)生器40和80以同樣的方式操作。現(xiàn)在參見圖6，表示根據(jù)本發(fā)明的第三實施例的一個反饋脈沖發(fā)生器90(表示在虛線矩形內)的方框圖。反饋脈沖發(fā)生器90包含一個輸入，一個輸出，第一數(shù)字門電路92(表示在虛線矩形內)和第二數(shù)字門電路45(表示在虛線矩形內)，它對應于圖3和5的第二數(shù)字門電路45。數(shù)字式電路92不同于圖3和5的第一數(shù)字門電路41。更具體地說，第一數(shù)字式電路92包含直接地耦合到反饋脈沖發(fā)生器90的輸出的一個或非門94，耦合在脈沖發(fā)生器90的輸入和或非門94的第一輸入之間的第一倒相器96，以及耦合在第二數(shù)字式電路的輸出與到或非門94的第二輸入之間的第二倒相器98。利用這個裝置，反饋脈沖發(fā)生器90的操作是與對于圖4的波形60,62和64以及圖3的裝置所描述的操作是同樣的。應該懂得，任選的開關電路82(SW.CKT.)(表示在虛線矩形內)對應于在圖5表示的開關電路82，可以插入在反饋路徑49中。最初，圖4的輸入信號60是一個二進制邏輯″0″，它經(jīng)過第一倒相器96加到或非門94的第一輸入。第一倒相器96使得二進制邏輯″1″被加到或非門94的第一輸入，它又輸出一個二進制邏輯″0″(不管加到它的第二輸入的值)，提供作為反饋脈沖發(fā)生器90的圖4的輸出信號64。二進制邏輯″0″輸出信號64經(jīng)過反饋路徑49反饋到或非門48的第二輸入，它也從第一延遲網(wǎng)絡46的輸出接收延時的二進制邏輯″0″輸入信號60。從這兩個輸入信號，或非門48產(chǎn)生一個二進制邏輯″1″作為X輸出信號。這個二進制邏輯″1″通過第二延遲網(wǎng)絡50傳送，在第二倒相器98中反向為一個二進制邏輯″0″，并且作為Y輸入信號加到或非門94的第二輸入。當輸入信號60上升到二進制邏輯″1″時，這時或非門94將二進制邏輯″0″加到兩個輸入，使得二進制邏輯″1″從那里輸出，作為反饋脈沖發(fā)生器90的輸出信號64傳輸。更具體地說，當輸入信號60達到一個二進制邏輯″1″并且經(jīng)過第一倒相器96作為二進制邏輯″0″加到或非門94的第一輸入，同時加到或非門94的第二輸入的Y信號62仍然是一個二進制邏輯″0″，發(fā)出輸出信號64中的脈沖并且上升到二進制邏輯″1″，如圖4中所示的。在反饋脈沖發(fā)生器40的輸出產(chǎn)生的二進制邏輯″1″經(jīng)過反饋路徑49反饋給或非門48的第二輸入，它仍然通過第一延遲網(wǎng)絡46將二進制邏輯″0″加到它的第一輸入。在這時刻，或非門48產(chǎn)生一個二進制邏輯″0″，它在第二延遲網(wǎng)絡50中被延遲一個預定的時間期間，在第二倒相器98中反向，然后加到或非門94的第二輸入。一旦或非門94的第二輸入達到二進制邏輯″1″，同時輸入信號60仍然是二進制邏輯″0″時，或非門94輸出一個二進制邏輯″0″，作為反饋脈沖發(fā)生器90的輸出信號64應用。因此，反饋脈沖發(fā)生器90使用該輸入信號開始輸出信號64中的一個脈沖，而輸出信號64用于復位或者終止該脈沖。使用反饋脈沖發(fā)生器90的該輸出信號復位輸出脈沖，適應反饋脈沖發(fā)生器90的任何負載。應當理解和懂得，上面描述的本發(fā)明的特定實施例只是本發(fā)明的一般原理的說明。本領域的技術人員可以進行符合所提出的原理的各種的修改。例如，反饋脈沖發(fā)生器80的第一數(shù)字門電路41可以以圖6的反饋脈沖發(fā)生器90的第一數(shù)字門電路替換。權利要求1．一種脈沖發(fā)生器，包括用于從外部信源接收輸入信號的一個輸入端和用于提供輸出信號驅動外部設備的一個輸出端；第一數(shù)字門電路，耦合在該脈沖發(fā)生器的輸入和輸出之間，第一數(shù)字門電路響應來自該外部信源的從第一邏輯狀態(tài)改變?yōu)榈诙壿嫚顟B(tài)和在它的第一輸入接收的輸入信號，用于在該脈沖發(fā)生器的輸出端起始一個脈沖；以及耦合在該脈沖發(fā)生器的輸出和到第一數(shù)字門電路的第二輸入之間的一個反饋路徑中的第二數(shù)字門電路，第二數(shù)字門裝置響應在該脈沖發(fā)生器的輸出的該脈沖的起始而同時來自該外部信源的該輸入信號是在第二邏輯狀態(tài)，用于提供具有預定延遲單單一個中心的信號給第一數(shù)字門電路用于終止在該脈沖發(fā)生器的輸出的該脈沖，以使該脈沖對于預定的時間期間是可用的，而本質上與在該脈沖發(fā)生器的輸出的任何負載無關。2．根據(jù)權利要求1的脈沖發(fā)生器，其中第一數(shù)字門電路包含一個與非門，它具有耦合到該脈沖發(fā)生器的輸入的第一輸入、耦合到第二數(shù)字門電路的輸出的第二輸入和一個輸出的；以及一個倒相器，耦合在該與非門的輸出和該脈沖發(fā)生器的輸出之間。3．根據(jù)權利要求2的脈沖發(fā)生器，其中第二數(shù)字門電路包含一個或非門，它具有對于接收來自該外部信源的延時的輸入信號的第一輸入，耦合到該反饋路徑用于接收來自該脈沖發(fā)生器的輸出信號的第二輸入和一個輸出；以及一個延遲電路，耦合在該或非門的輸出和第一數(shù)字門電路的該與非門的第二輸入之間、用于提供預定的延遲給來自該或非門的輸出信號，使得該與非門終止該脈沖發(fā)生器的該輸出信號中的該脈沖。4．根據(jù)權利要求3的脈沖發(fā)生器，其中第二數(shù)字門電路還包含一個開關電路，耦合在該脈沖發(fā)生器的輸出和該或非門的第二輸入之間，僅僅在出現(xiàn)該脈沖發(fā)生器的輸出信號中的脈沖時，自動地提供一個反饋信號給第二數(shù)字門電路。5．根據(jù)權利要求4的脈沖發(fā)生器，其中該開關電路是一個晶體管，包含耦合到該脈沖發(fā)生器的輸出的一個柵電極，和耦合在該脈沖發(fā)生器的輸出與該或非門的第二輸入之間的源極和漏極。6．根據(jù)權利要求1的脈沖發(fā)生器還包含一個開關電路，耦合在該脈沖發(fā)生器的輸出與第二數(shù)字門電路的第二輸入之間，僅僅在出現(xiàn)該脈沖發(fā)生器的輸出信號中的脈沖時，自動地提供一個反饋信號給第二數(shù)字門電路。7．根據(jù)權利要求6的脈沖發(fā)生器，其中該開關電路是一個晶體管，包含耦合到該脈沖發(fā)生器的輸出的一個柵電極，和耦合在該脈沖發(fā)生器的輸出與第二數(shù)字門電路的第二輸入之間的源極與漏極。8．根據(jù)權利要求1的脈沖發(fā)生器，其中第一數(shù)字門電路包含第一倒相器，第二倒相器，和一個或非門，該或非門包含經(jīng)過第一倒相器耦合到該脈沖發(fā)生器的輸入的第一輸入，經(jīng)過第二第二倒相器耦合到第二數(shù)字門電路的輸出的第二輸入，和直接地耦合到該反饋脈沖發(fā)生器的輸出的一個輸出。9．根據(jù)權利要求8的脈沖發(fā)生器，其中第二數(shù)字門電路包含一個或非門，該或非門具有用于接收來自該外部信源的延時的輸入信號的第一輸入，耦合到該反饋路徑用于接收來自該脈沖發(fā)生器的輸出信號的第二輸入，和一個輸出；以及一個延遲電路，耦合在該或非門的輸出和該第一數(shù)字門裝置的與非門的第二輸入之間，用于提供預定的延遲給來自該或非門的輸出信號，使得該與非門終止該脈沖發(fā)生器的輸出信號中的該脈沖。10．根據(jù)權利要求9的脈沖發(fā)生器，其中第二數(shù)字門電路還包含一個開關電路，耦合在該脈沖發(fā)生器的輸出和該或非門的第二輸入之間，僅僅在出現(xiàn)該脈沖發(fā)生器的輸出信號中的脈沖是時，自動地提供一個反饋信號給第二數(shù)字門電路。11．根據(jù)權利要求10的脈沖發(fā)生器，其中該開關電路是一個晶體管，包含耦合到該脈沖發(fā)生器的輸出的一個柵電極，和耦合在該脈沖發(fā)生器的輸出與該或非門的第二輸入之間的源極與漏極。12．一個脈沖發(fā)生器，包含用于接收來自外部信源的輸入信號的一個輸入和用于提供輸出信號驅動外部設備的一個輸出；第一數(shù)字門電路，耦合在該脈沖發(fā)生器的輸入和輸出之間，第一數(shù)字門電路響應來自該外部信源的輸入信號從第一邏輯狀態(tài)改變?yōu)榈诙壿嫚顟B(tài)并且在它的第一輸入接收，用于開始在脈沖發(fā)生器的輸出的脈沖；以及第二數(shù)字門電路，耦合在該脈沖發(fā)生器的輸出和到第一數(shù)字門電路的第二輸入之間的一個反饋路徑，第二數(shù)字門電路包含一個或非門，具有用于從該外部信源接收延時的輸入信號的第一輸入，耦合到該反饋路徑用于從該脈沖發(fā)生器接收該輸出信號的第二輸入，和一個輸出；以及一個延遲電路，耦合在該或非門的輸出和第一數(shù)字門電路的第二輸入之間，用于提供一個預定的延遲給來自該或非門的輸出信號，使得第一數(shù)字門電路終止該脈沖發(fā)生器的輸出信號中的該脈沖，第二數(shù)字門電路響應在該脈沖發(fā)生器的輸出的該脈沖的起始且同時來自該外部信源的該輸入信號是在第二邏輯狀態(tài)，用于提供具有一個預定延遲的控制信號給第一數(shù)字門電路以便終止在該脈沖發(fā)生器的輸出的該脈沖，以使該脈沖在一個預定的時間期間是可用的，而與在該脈沖發(fā)生器的輸出的任何負載無關。13．根據(jù)權利要求12的脈沖發(fā)生器，其中第一數(shù)字門電路包含一個與非門，該與非門包含耦合到該脈沖發(fā)生器的輸入的第一輸入，耦合到該第二數(shù)式門電路的輸出的第二輸入和一個輸出；以及一個倒相器，耦合在該與非門的輸出和該脈沖發(fā)生器的輸出之間。14．根據(jù)權利要求12的脈沖發(fā)生器，其中第一數(shù)字門電路包含第一倒相器，第二倒相器和一個或非門，該或非門包含經(jīng)過第一倒相器耦合到該脈沖發(fā)生器的輸入的第一輸入，經(jīng)過第二倒相器耦合到第二數(shù)字門電路的輸出的第二輸入，和直接地耦合到該反饋脈沖發(fā)生器的輸出的一個輸出。全文摘要反饋脈沖發(fā)生器有一個輸入和一個輸出端，第一數(shù)字門電路和第二數(shù)字門電路。第一數(shù)字門電路耦合在該脈沖發(fā)生器的輸入和輸出之間，并且響應來自外部信源的輸入信號，用于開始在該脈沖發(fā)生器的輸出的一個脈沖。第二數(shù)字門電路耦合在該脈沖發(fā)生器的輸出和到第一數(shù)字門電路的第二輸入之間的反饋路徑中，第二數(shù)字門電路響應在該脈沖發(fā)生器的輸出的該脈沖的開始，用于終止在該脈沖發(fā)生器的輸出的該脈沖以使該脈沖在一個預定的時間期間是可用的，而本質上與在該脈沖發(fā)生器的輸出的任何負載無關。文檔編號H03K5/04GK1238598SQ9910361公開日1999年12月15日申請日期1999年3月5日優(yōu)先權日1998年3月6日發(fā)明者G·達尼爾申請人:西門子公司