本發(fā)明涉及一種基于bch譯碼器的ibm算法的優(yōu)化方法，屬于高速存儲的技術(shù)領(lǐng)域。

背景技術(shù)：

對于一個(gè)1kbyte數(shù)據(jù)可糾t個(gè)錯(cuò)誤的二元bch碼，求得σ(x)的過程就是由第一步得到的2t個(gè)伴隨式多項(xiàng)式s1,s2,…,s2t來確定錯(cuò)誤位置多項(xiàng)式σ(x)＝1+σ1x+σ2x²+σ3x³+…+σtx^t的系數(shù)σ1,σ2,σ3,…σt，得到這個(gè)多項(xiàng)式后，就可以通過錢搜索來確定錯(cuò)誤發(fā)生的位置并進(jìn)行糾正。求解錯(cuò)誤位置多項(xiàng)式一般采用無求逆的ibm((inversionlessbm))算法結(jié)構(gòu)，ibm算法的電路實(shí)現(xiàn)方案如圖1所示，其中表示有限域乘法器，表示有限域加法器。ecc算法中，ibm模塊是譯碼器中占用fpga芯片中l(wèi)ut資源最多的模塊。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提出一種基于bch譯碼器的ibm算法的優(yōu)化方法。

本發(fā)明的技術(shù)方案如下：

一種基于bch譯碼器的ibm算法的優(yōu)化方法，在ibm算法中通過乘法器縱向復(fù)用和乘法器橫向復(fù)用以減少lut的使用率。本發(fā)明利用流水線思想，通過犧牲運(yùn)算速度能夠增加更多的數(shù)據(jù)通道，進(jìn)一步提高數(shù)據(jù)的讀寫速率。

根據(jù)本發(fā)明優(yōu)選的，所述的乘法器縱向復(fù)用時(shí)，所述乘法器數(shù)量為t+1。

根據(jù)本發(fā)明優(yōu)選的，所述的乘法器橫向復(fù)用時(shí)，所述乘法器數(shù)量為3個(gè)。

根據(jù)本發(fā)明優(yōu)選的，在ibm算法中，當(dāng)伴隨式(s1,s2,…,s2t)每次移動進(jìn)入ibm模塊迭代生成σ1,σ2,σ3,…σt時(shí)，計(jì)算m1,m2,m3中所有的乘法器和加法器；

乘法器縱向復(fù)用：將所述m1,m2,m3中的乘法器在不同時(shí)鐘周期進(jìn)行復(fù)用，共需要t+1個(gè)乘法器；

所述乘法器橫向復(fù)用：所述ibm算法中包括3個(gè)乘法器，所述m1中的t+1個(gè)乘法器共用一個(gè)，所述m2中的t+1個(gè)乘法器共用一個(gè)，所述m3中t個(gè)乘法器共用一個(gè)，稱為橫向復(fù)用。

本發(fā)明的優(yōu)勢在于：

本發(fā)明涉及實(shí)現(xiàn)高速存儲和通信領(lǐng)域的糾錯(cuò)編碼ecc算法，根據(jù)圖1，ibm算法中具有3t+2個(gè)乘法器，一個(gè)乘法器大約占用100個(gè)lut，減少ibm中乘法器的使用，便可以有效的降低lut的使用，增加了ecc的性能。本發(fā)明提出了兩種基于已有二元bch碼錯(cuò)誤位置多項(xiàng)式的ibm算法的優(yōu)化方案，減小了利用資源，提高了ecc的運(yùn)算性能。

附圖說明

圖1是ibm算法的電路原理圖；

圖2是本發(fā)明所述優(yōu)化方法與現(xiàn)有技術(shù)分別所用資源對比表。

具體實(shí)施方式

下面結(jié)合實(shí)施例和說明書附圖對本發(fā)明做詳細(xì)的說明，但不限于此。

如圖1、2所示。

實(shí)施例1、

一種基于bch譯碼器的ibm算法的優(yōu)化方法，在ibm算法中通過乘法器縱向復(fù)用和乘法器橫向復(fù)用以減少lut的使用率。

實(shí)施例2、

如實(shí)施例1所述的一種基于bch譯碼器的ibm算法的優(yōu)化方法，其區(qū)別在于，所述的乘法器縱向復(fù)用時(shí)，所述乘法器數(shù)量為t+1。所述的乘法器橫向復(fù)用時(shí)，所述乘法器數(shù)量為3個(gè)。

實(shí)施例3、

如實(shí)施例2所述的一種基于bch譯碼器的ibm算法的優(yōu)化方法，其區(qū)別在于，在ibm算法中，當(dāng)伴隨式(s1,s2,…,s2t)每次移動進(jìn)入ibm模塊迭代生成σ1,σ2,σ3,…σt時(shí)，計(jì)算m1,m2,m3中所有的乘法器和加法器；

乘法器縱向復(fù)用：將所述m1,m2,m3中的乘法器在不同時(shí)鐘周期進(jìn)行復(fù)用，共需要t+1個(gè)乘法器；

所述乘法器橫向復(fù)用：所述ibm算法中包括3個(gè)乘法器，所述m1中的t+1個(gè)乘法器共用一個(gè)，所述m2中的t+1個(gè)乘法器共用一個(gè)，所述m3中t個(gè)乘法器共用一個(gè)，稱為橫向復(fù)用。

應(yīng)用例、

以在gf(2^m)伽羅華域下bch(8528,8192,24)為例，此時(shí)m＝14，t＝24，伴隨式(s1,s2,…,s2t)總共有48個(gè)。根據(jù)圖1中電路實(shí)現(xiàn)法案來設(shè)計(jì)ibm。

根據(jù)ibm算法，奇次伴隨式輸入后得到δ不為0，需要計(jì)算得到，此時(shí)需要m1乘法器，偶次伴隨式輸入時(shí)δ為0，不需要計(jì)算，此時(shí)需要m1乘法器，可以減少乘法器的利用。

方法一：第1個(gè)周期更新伴隨式序列r0,r1,…rt；第2個(gè)周期將r0,r1,…rt和σ0,σ1,…σt分別作為乘法器的兩個(gè)乘數(shù)，；第3、4個(gè)周期，分別運(yùn)算有限域乘法器m1的乘法和加法；第5個(gè)周期得到乘法器m1的結(jié)果；第6個(gè)周期經(jīng)過有限域加法a1得到δ；第7個(gè)周期將σ0,σ1,…σt和γ分別作為乘法器的兩個(gè)乘數(shù)；第8、9個(gè)周期，分別運(yùn)算有限域乘法器m2的乘法和加法；第10個(gè)周期得到乘法器m2的結(jié)果；第11個(gè)周期將λ0,λ1,…λt和δ分別作為乘法器的兩個(gè)乘數(shù)；第12、13個(gè)周期，分別運(yùn)算有限域乘法器m3的乘法和加法；第14個(gè)周期得到乘法器m3的結(jié)果；第15個(gè)周期輸入更新伴隨式序列r，γ＝δ，由于運(yùn)算后δ為0，所以此處直接對δ賦值δ＝0，經(jīng)過運(yùn)算得到λ，σ，l，k＝k+1的值。第16到23周期重復(fù)第7到14周期的運(yùn)算；第24個(gè)周期經(jīng)過運(yùn)算得到λ，σ，l，k＝k+1的值。這樣，ibm算法通過復(fù)用乘法器的方法，最后只需要t+1個(gè)乘法器，計(jì)算一次ibm需要24*24＝576個(gè)周期。

方法二：在方法一的基礎(chǔ)上進(jìn)一步復(fù)用，比如第二個(gè)周期中需要將r0,r1,…rt和σ0,σ1,…σt分別作為t+1個(gè)乘法器的乘數(shù)，而方法二中需要分別將r0和σ0作為第一個(gè)乘法器的乘數(shù)，得到結(jié)果之后，再將r1和σ1作為該乘法器的乘數(shù)，依次類推，直到所有的乘法計(jì)算完畢，再相加求得δ，之后再計(jì)算m2和m3中所有的乘法運(yùn)算，最后只需要3個(gè)周期。計(jì)算1次ibm需要5617個(gè)周期。

經(jīng)過仿真，上述三種方案需要lut的情況如圖2所示。因此說明，經(jīng)過優(yōu)化，有效減少了ecc的資源占用率，進(jìn)而提高的高速存儲器的存儲性能。

技術(shù)特征：

技術(shù)總結(jié)
一種基于BCH譯碼器的IBM算法的優(yōu)化方法，在IBM算法中通過乘法器縱向復(fù)用和乘法器橫向復(fù)用以減少LUT的使用率。在IBM算法中，當(dāng)伴隨式(S1,S2,…,S2t)每次移動進(jìn)入IBM模塊迭代生成σ1,σ2,σ3,…σt時(shí)，計(jì)算m1,m2,m3中所有的乘法器和加法器；乘法器縱向復(fù)用：將所述m1,m2,m3中的乘法器在不同時(shí)鐘周期進(jìn)行復(fù)用，共需要t+1個(gè)乘法器；所述乘法器橫向復(fù)用：所述IBM算法中包括3個(gè)乘法器，所述m1中的t+1個(gè)乘法器共用一個(gè)，所述m2中的t+1個(gè)乘法器共用一個(gè)，所述m3中t個(gè)乘法器共用一個(gè)，稱為橫向復(fù)用。本發(fā)明提出了基于已有二元BCH碼錯(cuò)誤位置多項(xiàng)式的IBM算法的優(yōu)化方案，減小了利用資源，提高了ECC的運(yùn)算性能。

技術(shù)研發(fā)人員：王培培;趙瑞東;陳乃闊;耿士華
受保護(hù)的技術(shù)使用者：山東超越數(shù)控電子有限公司
技術(shù)研發(fā)日：2017.03.31
技術(shù)公布日：2017.07.18