數(shù)據(jù)采集裝置的制造方法
【專利摘要】本實(shí)用新型涉及一種數(shù)據(jù)采集裝置，包括ADC采集模塊，與ADC采集模塊連接進(jìn)行數(shù)據(jù)交互的FPGA模塊，與FPGA模塊數(shù)據(jù)傳輸連接的USB模塊、串口模塊、時鐘模塊，和與FPGA模塊連接對FPGA模塊數(shù)據(jù)進(jìn)行儲存和供FPGA模塊調(diào)取數(shù)據(jù)的存儲模塊，以及與ADC采集模塊、FPGA模塊連接進(jìn)行供電的電源電路。通過上述模塊的組合，本實(shí)用新型具有高采樣率、高精度、低功耗的優(yōu)點(diǎn)。
【專利說明】
數(shù)據(jù)采集裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及電子數(shù)據(jù)采集技術(shù)領(lǐng)域，具體涉及一種高性能的數(shù)據(jù)采集裝置。
【背景技術(shù)】
[0002]隨著現(xiàn)代科學(xué)技術(shù)的迅速發(fā)展，尤其是在航空航天、軍事領(lǐng)域，對于數(shù)據(jù)采集的采樣精度和采樣率要求越來越高。迫切需要一種數(shù)據(jù)采集采樣精度和采樣率高，同時，功耗低和傳輸速率快，可以便于用戶有效降低開發(fā)成本的同步數(shù)據(jù)采集卡。在這些前提下，開發(fā)高采樣率高精度的低功耗數(shù)據(jù)采集卡具有很好的工程實(shí)用價值。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的是提供一種采集性能高的數(shù)據(jù)采集裝置。
[0004]實(shí)現(xiàn)本實(shí)用新型目的的技術(shù)方案如下:
[0005]數(shù)據(jù)采集裝置，該采集裝置包括ADC采集模塊，與ADC采集模塊連接進(jìn)行數(shù)據(jù)交互的FPGA模塊，與FPGA模塊數(shù)據(jù)傳輸連接的USB模塊、串口模塊、時鐘模塊，和與FPGA模塊連接對FPGA模塊數(shù)據(jù)進(jìn)行儲存和供FPGA模塊調(diào)取數(shù)據(jù)的存儲模塊，以及
[0006]與ADC采集模塊、FPGA模塊連接進(jìn)行供電的電源電路。
[0007]進(jìn)一步地，所述ADC采集模塊為雙通道采樣、采樣率5MSPS、采樣位數(shù)18位、最大功耗 64.5mW 的 AD7960芯片。
[0008]進(jìn)一步地，所述FPGA模塊為Spartan-6系列中的FPGA模塊。
[0009]進(jìn)一步地，所述時鐘模塊為分辨率1PS的時鐘模塊，其接口形式為數(shù)字輸入控制時鐘輸入輸出之間的延時。
[0010]進(jìn)一步地，所述存儲模塊為XCF32PV048C芯片。
[0011]進(jìn)一步地，所述USB模塊包括USB芯片和USB接口，USB芯片為型號CY7C68013A芯片。
[0012]進(jìn)一步地，所述串口模塊由RS485芯片和串行接口組成。
[0013]進(jìn)一步地，所述電源電路包括模擬電源和數(shù)字電源。
[0014]—種數(shù)據(jù)采集器，包括透明的殼體，集成所述數(shù)據(jù)采集裝置的電路板，所述殼體內(nèi)具有封閉的容置空間，所述電路板呈懸空式設(shè)置于容置空間中，殼體由中部凹陷的上殼體與中部凹陷的下殼體構(gòu)成，上殼體與下殼體之間采用鎖緊件連接成整體且在上殼體與下殼體之間設(shè)置有對兩殼體接觸面形成密封的密封件，上殼體與下殼體的凹陷形成所述的容置空間，在上殼體與下殼體的凹陷內(nèi)分別設(shè)置有夾持塊，所述電路板的邊緣處于上殼體夾持塊與下殼體夾持塊之間，在上殼體與下殼體裝配到位后，電路板的邊緣由兩夾持塊進(jìn)行夾緊限位。
[0015]進(jìn)一步地，為了對殼體內(nèi)的熱量進(jìn)行擴(kuò)散以提升電路板的使用壽命，所述上殼體上設(shè)置有散熱裝置，該散熱裝置包括若干個散熱片，散熱片的一端穿過上殼體處于上殼體內(nèi)，另一端處于上殼體外部，所述散熱片與穿過上殼體之間形成密封，在下殼體也設(shè)置有上述散熱裝置。
[0016]通過上述模塊的組合，本實(shí)用新型具有高采樣率、高精度、低功耗的優(yōu)點(diǎn)。
【附圖說明】

[0017]圖1為本實(shí)用新型中數(shù)據(jù)采集裝置的原理框圖；
[0018]圖2為本實(shí)用新型中數(shù)據(jù)采集器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019]為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本實(shí)用新型實(shí)施例的附圖，對本實(shí)用新型實(shí)施例的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例是本實(shí)用新型的一部分實(shí)施例，而不是全部的實(shí)施例。基于所描述的本實(shí)用新型的實(shí)施例，本領(lǐng)域普通技術(shù)人員在無需創(chuàng)造性勞動的前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0020]參見圖1，數(shù)據(jù)采集裝置，該采集裝置包括ADC采集模塊，與ADC采集模塊連接進(jìn)行數(shù)據(jù)交互的FPGA模塊，與FPGA模塊數(shù)據(jù)傳輸連接的USB模塊、串口模塊、時鐘模塊，和與FPGA模塊連接對FPGA模塊數(shù)據(jù)進(jìn)行儲存和供FPGA模塊調(diào)取數(shù)據(jù)的存儲模塊，以及與ADC采集模塊、FPGA模塊連接進(jìn)行供電的電源電路，采樣形式為等效采樣。
[0021]所述ADC采集模塊為雙通道采樣、采樣率5MSPS、采樣位數(shù)18位、最大功耗64.5mW的AD7960芯片。AD7960是一款18位、5MSPS、電荷再分配逐次逼近型(SAR)模數(shù)轉(zhuǎn)換器(ADC)。SAR架構(gòu)提供無與倫比的噪聲性能和線性度。AD7960集成了一個內(nèi)部轉(zhuǎn)換時鐘和一個內(nèi)部基準(zhǔn)電壓緩沖器。AD7960對輸入引腳之間的電壓差進(jìn)行采樣。目前國內(nèi)外能達(dá)到采樣率高，精度又高的數(shù)模轉(zhuǎn)換芯片很少，該芯片具有此優(yōu)點(diǎn)；與此同時，該芯片具有功耗很低的優(yōu)點(diǎn)。
[0022]所述FPGA模塊為Spartan-6系列中的FPGA模塊?？刹捎眯吞枮閄C6SLX45T，同時，設(shè)有JTAG接口，采用+3.3V電壓，降低功耗。高性能數(shù)據(jù)采集將控制邏輯集成到FPGA芯片中，降低了系統(tǒng)成本，提高了系統(tǒng)的可靠性。
[0023]所述時鐘模塊為分辨率1(^3的時鐘模塊，其接口形式為數(shù)字輸入控制時鐘輸入輸出之間的延時。電路時鐘模塊必須具有非常微小的時鐘抖動和相位噪聲。時序不確定性/時鐘抖動越嚴(yán)重，對ADC基底噪聲的影響越惡劣，因此信噪比越低。實(shí)施時可選擇具有確定性或者抖動不是很頻繁的時鐘模塊以提高信噪比。時鐘模塊的分辨率為10PS。其接口形式為數(shù)字輸入控制時鐘輸入輸出之間的延時。時鐘電路由50M晶振產(chǎn)生，傳送給FPGA的時鐘引腳，F(xiàn)PGA內(nèi)部能倍頻和分頻。所選晶振為Si500，具有低抖動、抗沖擊和振動的性能高、老化率低的優(yōu)點(diǎn)。本電路理論支持100G采樣率，理論通頻帶為50G。
[0024]所述存儲模塊為XCF32PV048C芯片。該存儲單元具有靈活性，如數(shù)據(jù)需要掉電保存時，將程序燒錄進(jìn)去;如數(shù)據(jù)不需要掉電保存時，將程序下載進(jìn)去。
[0025]所述USB模塊包括USB芯片和USB接口，USB芯片為型號CY7C68013A芯片。該芯片能兼容USBl.0與USB2.0，最高傳輸速率能達(dá)到480Mbps。同時，該芯片具有極低的功耗，在任何模式下，電流都不超過85mA。高性能數(shù)據(jù)采集板能通過USB部分與上位機(jī)進(jìn)行通信。
[0026]所述串口模塊由RS485芯片和串行接口組成。采用全雙工通信方式，串行接口應(yīng)用廣泛，價格便宜，高性能數(shù)據(jù)采集能通過串行接口與上位機(jī)進(jìn)行通信。
[0027]所述電源電路包括模擬電源和數(shù)字電源。其電源部分采用凌特公司的芯片，具有噪聲低、紋波小的優(yōu)點(diǎn)?？梢栽趯挿秶妷狠斎氲那闆r下輸出較寬范圍的電壓。數(shù)字電源有5￥、3.3￥、2.5￥、1.8￥，模擬電源有5￥和1.8￥。
[0028]參見圖2，一種數(shù)據(jù)采集器，包括透明的殼體，以便于觀察殼體內(nèi)的電路板的狀況，殼體由中部凹陷的上殼體I與中部凹陷的下殼體2構(gòu)成，集成上述數(shù)據(jù)采集裝置的電路板3，殼體內(nèi)具有封閉的容置空間4，電路板呈懸空式設(shè)置于容置空間中，增大電路板的散熱空間，電路板的上表面與上殼體內(nèi)的頂壁之間形成上散熱空間，電路板的下表面與下殼體內(nèi)底面之間形成下散熱空間，便于將電路板產(chǎn)生的熱量進(jìn)行擴(kuò)散，上殼體與下殼體之間采用鎖緊件5連接成整體且在上殼體與下殼體之間設(shè)置有對兩殼體接觸面形成密封的密封件6，鎖緊件可采用螺栓或螺釘或卡扣或粘結(jié)膠水，上殼體與下殼體的凹陷形成所述的容置空間，在上殼體與下殼體的凹陷內(nèi)分別設(shè)置有夾持塊7，夾持塊可以采用環(huán)繞上殼體一圈的條狀或采用間隔設(shè)置的若干個塊狀，所述電路板的邊緣處于上殼體夾持塊與下殼體夾持塊之間，在上殼體與下殼體裝配到位后，電路板的邊緣由兩夾持塊進(jìn)行夾緊限位。實(shí)施中，在夾持塊上可以設(shè)置限位柱8，該限位柱插入電路板邊緣的限位孔9中，這樣保證電路板裝配到殼體內(nèi)的牢固性，同時也能夠保證電路板裝配位置的精度。其中，在殼體上還設(shè)置有相應(yīng)的數(shù)據(jù)插口與電路板中的USB模塊、串口模塊進(jìn)行連接。這樣結(jié)構(gòu)的數(shù)據(jù)采集器能夠保證其密封性，避免外界雜質(zhì)對電路板的污染，延長電路板的使用壽命及保證電路板在潔凈的環(huán)境中運(yùn)行。
[0029]為了對殼體內(nèi)的熱量進(jìn)行擴(kuò)散以提升電路板的使用壽命，所述上殼體上設(shè)置有散熱裝置，該散熱裝置包括若干個散熱片10，散熱片的一端穿過上殼體處于上殼體內(nèi)，另一端處于上殼體外部，散熱片與穿過上殼體之間形成密封，處于殼體內(nèi)的散熱片端部連接在內(nèi)接收片11上，內(nèi)接收片采用鋁材或銅材制成，該內(nèi)接收片朝向電路板的一面為鋸齒狀或波浪面，增加熱量的接收面積，在下殼體也設(shè)置有上述散熱裝置。
【主權(quán)項】
1.數(shù)據(jù)采集裝置，其特征在于，該采集裝置包括ADC采集模塊，與ADC采集模塊連接進(jìn)行數(shù)據(jù)交互的FPGA模塊，與FPGA模塊數(shù)據(jù)傳輸連接的USB模塊、串口模塊、時鐘模塊，和與FPGA模塊連接對FPGA模塊數(shù)據(jù)進(jìn)行儲存和供FPGA模塊調(diào)取數(shù)據(jù)的存儲模塊，以及 與ADC采集模塊、FPGA模塊連接進(jìn)行供電的電源電路。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述ADC采集模塊為雙通道采樣、采樣率5MSPS、采樣位數(shù)18位、最大功耗64.5mW的AD7960芯片。3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述FPGA模塊為Spartan-6系列中的FPGA模塊。4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述時鐘模塊為分辨率1PS的時鐘模塊，其接口形式為數(shù)字輸入控制時鐘輸入輸出之間的延時。5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述存儲模塊為XCF32PV048C芯片。6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述USB模塊包括USB芯片和USB接口，USB芯片為型號CY7C68013A芯片。7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述串口模塊由RS485芯片和串行接口組成。8.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集裝置，其特征在于，所述電源電路包括模擬電源和數(shù)字電源。9.一種數(shù)據(jù)采集器，其特征在于，包括透明的殼體，集成權(quán)利要求1 一8中任一項所述數(shù)據(jù)采集裝置的電路板，所述殼體內(nèi)具有封閉的容置空間，所述電路板呈懸空式設(shè)置于容置空間中，殼體由中部凹陷的上殼體與中部凹陷的下殼體構(gòu)成，上殼體與下殼體之間采用鎖緊件連接成整體且在上殼體與下殼體之間設(shè)置有對兩殼體接觸面形成密封的密封件，上殼體與下殼體的凹陷形成所述的容置空間，在上殼體與下殼體的凹陷內(nèi)分別設(shè)置有夾持塊，所述電路板的邊緣處于上殼體夾持塊與下殼體夾持塊之間，在上殼體與下殼體裝配到位后，電路板的邊緣由兩夾持塊進(jìn)行夾緊限位。10.根據(jù)權(quán)利要求9所述的一種數(shù)據(jù)采集器，其特征在于，所述上殼體上設(shè)置有散熱裝置，該散熱裝置包括若干個散熱片，散熱片的一端穿過上殼體處于上殼體內(nèi)，另一端處于上殼體外部，所述散熱片與穿過上殼體之間形成密封，在下殼體也設(shè)置有上述散熱裝置。
【文檔編號】H03M1/12GK205725710SQ201620648586
【公開日】2016年11月23日
【申請日】2016年6月27日
【發(fā)明人】楊倩, 周偉, 張亞東, 周強(qiáng), 周國華
【申請人】湖南正申科技有限公司