本發(fā)明涉及一種前饋補(bǔ)償電路，尤其是一種流水線模數(shù)轉(zhuǎn)換器輸入工模誤差前饋補(bǔ)償電路，具體地說是一種對電荷域流水線模數(shù)轉(zhuǎn)換器中輸入共模誤差前饋的監(jiān)測與補(bǔ)償電路，屬于流水線模數(shù)轉(zhuǎn)換器的技術(shù)領(lǐng)域。

背景技術(shù)：

隨著數(shù)字信號處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢。然而現(xiàn)實中的信號大都是連續(xù)變化的模擬量，需經(jīng)過模數(shù)轉(zhuǎn)換變成數(shù)字信號方可輸入到數(shù)字系統(tǒng)中進(jìn)行處理和控制，因而，模數(shù)轉(zhuǎn)換器在未來的數(shù)字系統(tǒng)設(shè)計中是不可或缺的組成部分。在寬帶通信、數(shù)字高清電視和雷達(dá)等應(yīng)用領(lǐng)域，系統(tǒng)要求模數(shù)轉(zhuǎn)換器同時具有非常高的采樣速率和分辨率；這些應(yīng)用領(lǐng)域的便攜式終端產(chǎn)品對于模數(shù)轉(zhuǎn)換器的要求不僅要高采樣速率和高分辨率，其功耗還應(yīng)該最小化。

目前，能夠同時實現(xiàn)高采樣速率和高分辨率的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)為流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器。流水線結(jié)構(gòu)是一種多級的轉(zhuǎn)換結(jié)構(gòu)，每一級使用低精度的基本結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，輸入信號經(jīng)過一級級的處理，最后由每級的結(jié)果組合生成高精度的輸出。流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的基本思想就是把總體上要求的轉(zhuǎn)換精度平均分配到每一級,每一級的轉(zhuǎn)換結(jié)果合并在一起可以得到最終的轉(zhuǎn)換結(jié)果。由于流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實現(xiàn)最好的折中，因此，在實現(xiàn)較高精度的模數(shù)轉(zhuǎn)換時仍然能保持較高的速度和較低的功耗。

現(xiàn)有比較成熟的實現(xiàn)流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的方式是基于開關(guān)電容技術(shù)的流水線結(jié)構(gòu)?；谠摷夹g(shù)的流水線模數(shù)轉(zhuǎn)換器中，采樣保持電路和各個子級電路的工作也都必須使用高增益和寬帶寬的運算放大器；模數(shù)轉(zhuǎn)換器的速度和處理精度取決于所使用高增益和超寬帶寬的運算放大器負(fù)反饋的建立速度和精度。因此，該類流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計的核心是所使用高增益和超寬帶寬的運算放大器的設(shè)計。這些高增益和寬帶寬運算放大器的使用限制了開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的速度和精度，成為該類模數(shù)轉(zhuǎn)換器性能提高的主要限制瓶頸，并且精度不變的情況下模數(shù)轉(zhuǎn)換器功耗水平隨速度的提高呈直線上升趨勢。要降低基于開關(guān)電容電路的流水線模數(shù)轉(zhuǎn)換器的功耗水平，最直接的方法就是減少或者消去高增益和超寬帶寬的運算放大器的使用。

電荷域流水線模數(shù)轉(zhuǎn)換器就是一種不使用高增益和超寬帶寬的運算放大器的模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)模數(shù)轉(zhuǎn)換器具有低功耗特性同時又能實現(xiàn)高速度和高精度。電荷域流水線模數(shù)轉(zhuǎn)換器采用電荷域信號處理技術(shù)。電路中，信號以電荷包的形式表示，電荷包的大小代表不同大小的信號量，不同大小的電荷包在不同存儲節(jié)點間的存儲、傳輸、加/減、比較等處理實現(xiàn)信號處理功能。通過采用周期性的時鐘來驅(qū)動控制不同大小的電荷包在不同存儲節(jié)點間的信號處理便可以實現(xiàn)模數(shù)轉(zhuǎn)換功能。

如圖1所示為一種可以采用的電荷域采樣保持電路，該電路包括電荷傳輸控制開關(guān)(BCT)、通用MOS開關(guān)、采樣電容Cs和控制電路工作的時鐘。這里以最簡單的采樣和保持兩相時鐘說明電路的工作原理，實際電路的工作控制時鐘將復(fù)雜得多。在采樣時鐘相位有效時，輸入電壓信號通過開關(guān)Kts輸入，將輸入電壓Vinp和Vinn連接到采樣電容Cs的頂極板，采樣電容Cs的底板通過開關(guān)Kbs連接到共模電壓Vcmi，輸入電壓就以一定量電荷的形式存儲在采樣電容Cs上；保持時鐘相位有效時，采樣電容Cs的頂極板通過開關(guān)Kth連接到共模電壓Vcmi，采樣電容Cs的底極板通過電荷傳輸控制開關(guān)Kcth將前半時鐘相位采樣得到的電荷包傳輸給第一級子級流水線電路，完成采樣保持功能。

整個采樣保持過程中，輸入全差分電壓信號大小分別為Vinp和Vinn，輸出對應(yīng)電荷包大小為Qp和Qn，在理想情況下它們之間具有如下關(guān)系式：

其中：Cs為采樣電容大小；Vcmi為基準(zhǔn)共模復(fù)位信號，與輸入信號大小無關(guān)；Vop/Von為輸出基準(zhǔn)共模復(fù)位信號，與輸入信號大小無關(guān)。

通過上式可以看出，在理想情況下采樣保持電路得到的差分電荷包Qd的大小與輸入全差分電壓信號Vd大小成正比關(guān)系。同樣在理想情況下，輸入共模電壓信號保持不變，輸出共模電壓信號也保持不變，這樣電荷域采樣保持電路所得到的共模輸出電荷Qcm就保持不變。

實際電路中，全差分輸入信號一般是通過單端信號經(jīng)片外輸入采樣耦合電路處理得到相位差180°的差分互補(bǔ)信號。由于該輸入采樣耦合電路存在各類非理想特性，其輸出的差分互補(bǔ)信號的共模電平會出現(xiàn)一定幅度的波動，同時其輸出差分信號的相位差也會出現(xiàn)一定的誤差，這樣ADC輸入全差分信號就可能會存在一定的共模偏移誤差。對于高動態(tài)性能的ADC來說，這種輸入信號所引起的共模誤差的影響必須被消除或補(bǔ)償。對于采用傳統(tǒng)的開關(guān)電容技術(shù)的流水線模數(shù)轉(zhuǎn)換器電路來說，其輸入采樣保持電路會使用一個高增益、寬帶寬OTA電路來保證電路的速度和精度，只要設(shè)計OTA的共模抑制比達(dá)到ADC的精度要求，上述由于片外非理想特性所帶來的共模偏移誤差的影響完全可以控制在ADC精度要求內(nèi)。而對于圖1中所示的電荷域采樣保持電路，由于取消了高增益運算放大器的使用，輸入共模電壓信號的變化將會直接影響輸出共模電荷量Qcm，即電路沒有任何共模抑制能力。因此，為提高電荷域流水線模數(shù)轉(zhuǎn)換器的動態(tài)性能，必須提供一種對上述電荷域采樣保持電路中由于輸入信號所引起的共模誤差進(jìn)行補(bǔ)償?shù)碾娐贰?/p>

公開號為CN101882929A的文件提出了一種針對輸入共模誤差的數(shù)模混合補(bǔ)償技術(shù)，以解決輸入信號所引起的共模誤差對電荷域ADC性能的影響。但是采用該技術(shù)需要采用大規(guī)模的數(shù)字控制電路和時序設(shè)計，在芯片上實現(xiàn)時需要占用很大的硬件資源。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種流水線模數(shù)轉(zhuǎn)換器輸入共模誤差前饋補(bǔ)償電路，其有效克服輸入差分信號共模誤差對現(xiàn)有電荷域流水線模數(shù)轉(zhuǎn)換器的動態(tài)性能的限制，能提高電荷域流水線模數(shù)轉(zhuǎn)換器的動態(tài)性能，降低硬件資源的占用。

按照本發(fā)明提供的技術(shù)方案，所述流水線模數(shù)轉(zhuǎn)換器輸入共模誤差前饋補(bǔ)償電路，包括：

輸入共模誤差檢測電路，用于對輸入信號的共模電平進(jìn)行檢測并進(jìn)行處理，得到輸入共模信號的誤差量；

可編程共模補(bǔ)償產(chǎn)生電路，用于根據(jù)輸入共模誤差量產(chǎn)生共模補(bǔ)償控制電壓V_FF；

共模調(diào)整電路，能根據(jù)共模補(bǔ)償控制電壓V_FF調(diào)整下一級電荷域子級電路的共模電荷量。

還包括兩相不交疊的第一時鐘Φ₁和第二時鐘Φ₂進(jìn)行；

所述輸入共模誤差檢測電路同時與第一時鐘Φ₁和第二時鐘Φ₂連接，所述可編程共模補(bǔ)償產(chǎn)生電路與第二時鐘Φ₂連接；

輸入共模誤差檢測電路在第一時鐘Φ₁有效時，對第N級流水線子級電路的共模電平進(jìn)行檢測，以得到第N級流水線子級電路的共模電平，并將所述共模電平與基準(zhǔn)共模電平進(jìn)行比較，以得到共模信號的誤差量，在第二時鐘Φ₂有效時將所述共模誤差量傳輸給可編程共模補(bǔ)償產(chǎn)生電路；

可編程共模補(bǔ)償產(chǎn)生電路在第二時鐘Φ₂有效時，根據(jù)接收到的共模誤差量產(chǎn)生共模補(bǔ)償控制電壓V_FF，并將共模補(bǔ)償控制電壓V_FF輸出共模調(diào)整電路；

共模調(diào)整電路根據(jù)共模補(bǔ)償控制電壓V_FF調(diào)整第N+1級電荷域子級電路的共模電荷量；

其中N為任意正整數(shù)。

輸入共模誤差檢測電路包括第一電荷檢測器、第二電荷檢測器、第三電荷檢測器以及第四電荷檢測器，所述第一電荷檢測器的輸入端接收電荷信號Q_outN,P，第二電荷檢測器的輸入端與基準(zhǔn)信號R_p連接，第三電荷檢測器的輸入端與基準(zhǔn)信號R_n連接，第四電荷檢測器的輸入端接收電荷信號Q_outN,N，第一電荷檢測器的時鐘端以及第四電荷檢測器的時鐘端與第二時鐘Φ₂連接，第二電荷檢測器的時鐘端以及第三電荷檢測器的時鐘端均與第一時鐘Φ₁連接；

第一電荷檢測器的輸出端與相控開關(guān)K1的一端連接，第二電荷檢測器的輸出端與相控開關(guān)K2的一端連接，第三電荷檢測器的輸出端與相控開關(guān)K3的一端連接，第四電荷檢測器的輸出端與相控開關(guān)K4的一端連接，相控開關(guān)K1的另一端、相控開關(guān)K2的另一端均與電容C1的一端連接，相控開關(guān)K3的另一端以及相控開關(guān)K4的另一端均與電容C2的一端連接；相控開關(guān)K2、相控開關(guān)K3的開關(guān)狀態(tài)受第一時鐘Φ₁控制，相控開關(guān)K1、相控開關(guān)K4的開關(guān)狀態(tài)受第二時鐘Φ₂控制；電容C1的另一端與相控開關(guān)K5的一端以及全差分運算放大器的同相端連接，電容C2的另一端與相控開關(guān)K6的一端以及全差分運算放大器的反相端連接，相控開關(guān)K5的另一端與相控開關(guān)K6的另一端連接，以得到電壓Vset；相控開關(guān)K5、相控開關(guān)K6的開關(guān)狀態(tài)均受第一時鐘Φ₁控制。

所述第四電荷檢測器包括MOS管M1、MOS管M2以及MOS管M3，其中，MOS管M1的源極端接地，MOS管M1的漏極端與MOS管M2的源極端連接，MOS管M2漏極端與MOS管M3的源極端連接，MOS管M3的漏極端與電源連接，MOS管M3的柵極端與荷信號Q_outN,N連接，MOS管M2的柵極端與第二時鐘Φ₂連接，MOS管M1的柵極端與電壓V_b連接，MOS管M1的源極端與MOS管M2的漏極端相互連接后形成輸出端。

所述可編程共模補(bǔ)償產(chǎn)生電路包括PMOS電流鏡電路、差分輸入對、電流鏡偏置電路以及M位可編程DAC電路；

所述PMOS電流鏡電路包括MOS管M9及MOS管M10，MOS管M9以及MOS管M10均可以采用PMOS管。所述MOS管M9的柵極端與MOS管M9的漏極端、MOS管M10的柵極端相連，MOS管M9、MOS管M10的源極端相互連接后接電源；MOS管M9的柵極端、MOS管M9的漏極端均與復(fù)位MOS管Ms1的漏極端相連，MOS管M10的漏極端與復(fù)位MOS管Ms2的漏極端相連；復(fù)位MOS管Ms1的柵極端、復(fù)位MOS管Ms2的柵極連接到第二時鐘Φ₂；

所述差分輸入對包括MOS管M11及MOS管M12；所述MOS管M11的漏極端與復(fù)位MOS管Ms1的源極端相連；所述MOS管M12的漏極端與復(fù)位MOS管Ms2的源極端相連；MOS管M11的柵極端與輸入共模誤差檢測電路(1)輸出的電壓Vip連接，MOS管M12的柵極端與輸入共模誤差檢測電路(1)輸出的電壓Vin連接；MOS管M10的漏極端與復(fù)位MOS管Ms2的漏極端連接后，形成共模補(bǔ)償控制電壓V_FF的輸出端；

所述電流鏡偏置電路包括MOS管M5、MOS管M6、MOS管M7以及MOS管M8；其中，所述MOS管M11的源極端通過第一源極電阻R1與MOS管M5的漏極端相連，且MOS管M12的源極端通過第二源極電阻R2與MOS管M5的漏極端相連；MOS管M5的柵極端與MOS管M8的柵極端、MOS管M8的源極端相連，MOS管M6的源極端接地，MOS管M5的柵極端與MOS管M8的源極端、MOS管M8的漏極端相連，MOS管M8的源極端接地，MOS管M8的源極端還與電流信號Ib1連接；MOS管M6的漏極端、MOS管M5的源極端與M位可編程DAC電路的輸出端連接，MOS管M6的柵極端與MOS管M7的柵極端、MOS管M7的漏極端連接，MOS管M7的源極端接地，MOS管M7的漏極端還接電流信號Ib2。

所述共模調(diào)整電路包括調(diào)整NMOS管M_1FF和調(diào)整NMOS管M_2FF，調(diào)整NMOS管M_1FF的柵極端、調(diào)整NMOS管M_2FF的柵極端均連接共模補(bǔ)償控制電壓V_FF，調(diào)整NMOS管M_1FF的源極端、調(diào)整NMOS管M_2FF的源極端均連接到地，調(diào)整NMOS管M_1FF的漏極端、調(diào)整NMOS管M_2FF的漏極端分別形成共模調(diào)整輸出點V_cm1、共模調(diào)整輸出點V_cm2。

本發(fā)明的優(yōu)點：輸入共模誤差檢測電路用于對輸入信號的共模電平進(jìn)行檢測并進(jìn)行處理，得到輸入共模信號的誤差量；可編程共模補(bǔ)償產(chǎn)生電路用于根據(jù)輸入共模誤差量產(chǎn)生共模補(bǔ)償控制電壓V_FF；共模調(diào)整電路的作用在根據(jù)共模補(bǔ)償控制電壓V_FF調(diào)整下一級電荷域子級電路的共模電荷量，從而能夠自動檢測全差分結(jié)構(gòu)電荷域流水線模數(shù)轉(zhuǎn)換器中由于輸入信號共模信號非理想特性所引起的共模誤差，并對該共模誤差進(jìn)行補(bǔ)償，以克服輸入差分信號共模誤差對現(xiàn)有電荷域流水線模數(shù)轉(zhuǎn)換器的動態(tài)性能的限制問題，進(jìn)一步提高現(xiàn)有電荷域流水線模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換性能。

附圖說明

圖1為現(xiàn)有電荷域采樣保持電路的電路原理圖。

圖2為本發(fā)明的結(jié)構(gòu)框圖。

圖3為本發(fā)明輸入共模誤差檢測電路的電路原理圖。

圖4為本發(fā)明可編程共模補(bǔ)償產(chǎn)生電路的電路原理圖。

圖5為本發(fā)明共模調(diào)整電路的電路原理圖。

圖6為本發(fā)明在1.5bit/級流水線電路中的一種具體應(yīng)用示意圖。

圖7為本發(fā)明共模調(diào)整電路對BCT傳輸電荷調(diào)整的電路示意圖。

圖8為本發(fā)明在電荷域流水線ADC電路中的一種具體應(yīng)用示意圖。

附圖標(biāo)記說明：1-輸入共模誤差檢測電路、2-可編程共模補(bǔ)償產(chǎn)生電路、3-共模調(diào)整電路、4-第一電荷檢測器、5-N位可編程DAC電路、6-輸入共模誤差前饋補(bǔ)償電路、7-BCT電路、8-時鐘產(chǎn)生及驅(qū)動電路、9-高速采樣保持電路、10-第一級電荷域2.5位子級電路、11-第二級電荷域2.5位子級電路、12-電荷域1.5位子級電路、13-電荷域三位全并行ADC電路、14-第二電荷檢測器、15-第三電荷檢測器、16-第四電荷檢測器以及17-全差分運算放大器。

具體實施方式

下面結(jié)合具體附圖和實施例對本發(fā)明作進(jìn)一步說明。

如圖2所示：為了能有效克服輸入差分信號共模誤差對現(xiàn)有電荷域流水線模數(shù)轉(zhuǎn)換器的動態(tài)性能的限制，能提高電荷域流水線模數(shù)轉(zhuǎn)換器的動態(tài)性能，本發(fā)明的輸入共模誤差前饋補(bǔ)償電路6包括輸入共模誤差檢測電路1、可編程共模補(bǔ)償產(chǎn)生電路2和共模調(diào)整電路3；其中，輸入共模誤差檢測電路1用于對輸入信號的共模電平進(jìn)行檢測并進(jìn)行處理，得到輸入共模信號的誤差量；可編程共模補(bǔ)償產(chǎn)生電路2用于根據(jù)輸入共模誤差量產(chǎn)生共模補(bǔ)償控制電壓V_FF；共模調(diào)整電路3的作用在根據(jù)共模補(bǔ)償控制電壓V_FF調(diào)整下一級電荷域子級電路的共模電荷量。

本發(fā)明的輸入共模誤差前饋補(bǔ)償電路6電路可以工作在電荷域流水線ADC中采樣保持電路和第一級流水線子級電路之間，以及任意相鄰的兩級流水線子級電路之間。輸入共模誤差檢測電路1需要二相不交疊的第一時鐘Φ₁和第二時鐘Φ₂進(jìn)行控制，可編程共模補(bǔ)償產(chǎn)生電路2需要第二時鐘Φ₂進(jìn)行控制。當(dāng)所述輸入共模誤差前饋補(bǔ)償電路6被應(yīng)用于任意相鄰兩級流水線子級電路之間時，其工作原理為：輸入共模誤差檢測電路1在第一時鐘Φ₁有效時，對第N級流水線子級電路的共模電平進(jìn)行檢測得到第N級流水線子級電路的共模電平，并將該共模電平與基準(zhǔn)共模電平進(jìn)行比較處理得到共模信號的誤差量，并在第二時鐘Φ₂有效時，將該共模誤差量傳輸給可編程共模補(bǔ)償產(chǎn)生電路2；可編程共模補(bǔ)償產(chǎn)生電路2在第二時鐘Φ₂有效時根據(jù)接收到的共模誤差量產(chǎn)生共模補(bǔ)償控制電壓V_FF，并將共模補(bǔ)償控制電壓V_FF輸出共模調(diào)整電路3；共模調(diào)整電路3根據(jù)共模補(bǔ)償控制電壓V_FF調(diào)整第N+1級電荷域子級電路的共模電荷量。

一般地，對于電荷信號的采樣，若采用傳統(tǒng)的開關(guān)電容電壓采樣，則MOS采樣開關(guān)管的一端會直接連接到差分電荷存儲節(jié)點，一旦采樣開關(guān)另外一端存在一個電荷注入和泄放通道，則差分電荷存儲節(jié)點上所存儲的電荷會通過MOS采樣開關(guān)管和采樣開關(guān)另外一端的電路發(fā)生電荷分享作用，使差分電荷存儲節(jié)點上的電荷信號Q_outN,P和電荷信號Q_outN,N發(fā)生變化，從而引起檢測誤差。圖3為本發(fā)明輸入共模誤差檢測電路1的一種實現(xiàn)方式，其采用全差分結(jié)構(gòu)實現(xiàn)。

為避免該檢測誤差，本發(fā)明的輸入共模誤差檢測電路1包括第一電荷檢測器4、第二電荷檢測器14、第三電荷檢測器15以及第四電荷檢測器16，所述第一電荷檢測器4的輸入端接收電荷信號Q_outN,P，第二電荷檢測器14的輸入端與基準(zhǔn)信號R_p連接，第三電荷檢測器15的輸入端與基準(zhǔn)信號R_n連接，第四電荷檢測器16的輸入端接收電荷信號Q_outN,N，第一電荷檢測器4的時鐘端以及第四電荷檢測器16的時鐘端與第二時鐘Φ₂連接，第二電荷檢測器14的時鐘端以及第三電荷檢測器15的時鐘端均與第一時鐘Φ₁連接。

第一電荷檢測器4的輸出端與相控開關(guān)K1的一端連接，第二電荷檢測器14的輸出端與相控開關(guān)K2的一端連接，第三電荷檢測器15的輸出端與相控開關(guān)K3的一端連接，第四電荷檢測器16的輸出端與相控開關(guān)K4的一端連接，相控開關(guān)K1的另一端、相控開關(guān)K2的另一端均與電容C1的一端連接，相控開關(guān)K3的另一端以及相控開關(guān)K4的另一端均與電容C2的一端連接。相控開關(guān)K2、相控開關(guān)K3的開關(guān)狀態(tài)受第一時鐘Φ₁控制，相控開關(guān)K1、相控開關(guān)K4的開關(guān)狀態(tài)受第二時鐘Φ₂控制。電容C1的另一端與相控開關(guān)K5的一端以及全差分運算放大器17的同相端連接，電容C2的另一端與相控開關(guān)K6的一端以及全差分運算放大器17的反相端連接，相控開關(guān)K5的另一端與相控開關(guān)K6的另一端連接，以得到電壓Vset。相控開關(guān)K5、相控開關(guān)K6的開關(guān)狀態(tài)均受第一時鐘Φ₁控制。

本發(fā)明實施例中，通過第一電荷檢測器4、第二電荷檢測器14、第三電荷檢測器15以及第四電荷檢測器16實現(xiàn)對電荷信號進(jìn)行檢測，保證電荷存儲節(jié)點不存在電荷注入和泄放通道，實現(xiàn)對電荷信號的準(zhǔn)確采樣和放大。相控開關(guān)K1、相控開關(guān)K2、相控開關(guān)K3、相控開關(guān)K4、相控開關(guān)5、相控開關(guān)K6、電容C1以及電容C2構(gòu)成一個共模不敏感高速開關(guān)電容差分電壓信號采樣網(wǎng)絡(luò)。

第一電荷檢測器4、第二電荷檢測器14、第三電荷檢測器15、第四電荷檢測器16分別對電荷信號Q_outN,P、基準(zhǔn)信號R_p、電荷信號Q_outN,N和基準(zhǔn)信號R_n進(jìn)行檢測，分別得到電壓信號Voutp、電壓信號Vp、電壓信號Vn以及電壓信號Voutn。開關(guān)電容差分電壓信號采樣網(wǎng)絡(luò)對所得到的電壓信號進(jìn)行進(jìn)一步的采樣，得到差分電壓信號V_i+和V_i-，經(jīng)過全差分運算放大器17放大得到誤差信號V_ip和V_in。全差分運算放大器17的放大增益為A_d。

本發(fā)明實施例中，第一電荷檢測器4、第二電荷檢測器14、第三電荷檢測器15以及第四電荷檢測器16可以采用相同的結(jié)構(gòu)形式，電荷檢測器的實現(xiàn)如圖3中虛線框中所示，為一個由時鐘控制的源跟隨器電路。所述電荷檢測器包括MOS管M1、MOS管M2以及MOS管M3，其中，MOS管M1的源極端接地，MOS管M1的漏極端與MOS管M2的源極端連接，MOS管M2漏極端與MOS管M3的源極端連接，MOS管M3的漏極端與電源連接，MOS管M3的柵極端接電荷信號或基準(zhǔn)信號，MOS管M2的柵極端用于接收第一時鐘Φ₁或第二時鐘Φ₂，MOS管M1的柵極端與電壓V_b連接，MOS管M1的源極端與MOS管M2的漏極端相互連接后形成輸出端。

以第四電荷檢測器16為例，當(dāng)?shù)诙r鐘Ф₂為高時，電荷信號Q_outN,N的變化將會通過源跟隨器響應(yīng)，得到輸出電壓信號V_outn；當(dāng)?shù)诙r鐘Ф₂為低時，第四電荷檢測器16處于關(guān)斷不工作狀態(tài)，輸出電壓信號V_outn被拉到地?？紤]到源跟隨器會產(chǎn)生的壓降，MOS管M3采用了低閾值NMOS管實現(xiàn)，MOS管M1以及MOS管M2也可采用NMOS管。對于增益為A_d的全差分放大器17，采用現(xiàn)有已非常成熟的差分放大器便可以完成。

如圖4所示，本發(fā)明中可編程共模補(bǔ)償產(chǎn)生電路2的一種實現(xiàn)電路原理圖。所述可編程共模補(bǔ)償產(chǎn)生電路2包括PMOS電流鏡電路、差分輸入對、電流鏡偏置電路以及M位可編程DAC電路5。

所述PMOS電流鏡電路包括MOS管M9及MOS管M10，MOS管M9以及MOS管M10均可以采用PMOS管。所述MOS管M9的柵極端與MOS管M9的漏極端、MOS管M10的柵極端相連，MOS管M9、MOS管M10的源極端相互連接后接電源；MOS管M9的柵極端、MOS管M9的漏極端均與復(fù)位MOS管Ms1的漏極端相連，MOS管M10的漏極端與復(fù)位MOS管Ms2的漏極端相連；復(fù)位MOS管Ms1的柵極端、復(fù)位MOS管Ms2的柵極連接到第二時鐘Φ₂。

所述差分輸入對包括MOS管M11及MOS管M12；所述MOS管M11的漏極端與復(fù)位MOS管Ms1的源極端相連；所述MOS管M12的漏極端與復(fù)位MOS管Ms2的源極端相連；MOS管M11的柵極端與輸入共模誤差檢測電路1輸出的電壓Vip連接，MOS管M12的柵極端與輸入共模誤差檢測電路1輸出的電壓Vin連接。MOS管M10的漏極端與復(fù)位MOS管Ms2的漏極端連接后，形成共模補(bǔ)償控制電壓V_FF的輸出端。

所述電流鏡偏置電路包括MOS管M5、MOS管M6、MOS管M7以及MOS管M8；其中，所述MOS管M11的源極端通過第一源極電阻R1與MOS管M5的漏極端相連，且MOS管M12的源極端通過第二源極電阻R2與MOS管M5的漏極端相連；MOS管M5的柵極端與MOS管M8的柵極端、MOS管M8的源極端相連，MOS管M6的源極端接地，MOS管M5的柵極端與MOS管M8的源極端、MOS管M8的漏極端相連，MOS管M8的源極端接地，MOS管M8的源極端還與電流信號Ib1連接。

MOS管M6的漏極端、MOS管M5的源極端與M位可編程DAC電路5的輸出端連接，MOS管M6的柵極端與MOS管M7的柵極端、MOS管M7的漏極端連接，MOS管M7的源極端接地，MOS管M7的漏極端還接電流信號Ib2。M位可編程DAC電路5能夠通過外部調(diào)整碼控制電流輸出的大小，M位可編程DAC電路5進(jìn)行電流輸出大小調(diào)整的過程為本技術(shù)領(lǐng)域人員所所熟知，此處不再贅述。

圖5所示，為本發(fā)明中共模調(diào)整電路3的一種實現(xiàn)，共模調(diào)整電路3包括調(diào)整NMOS管M_1FF和調(diào)整NMOS管M_2FF，調(diào)整NMOS管M_1FF的柵極端、調(diào)整NMOS管M_2FF的柵極端均連接共模補(bǔ)償控制電壓V_FF，調(diào)整NMOS管M_1FF的源極端、調(diào)整NMOS管M_2FF的源極端均連接到地，調(diào)整NMOS管M_1FF的漏極端、調(diào)整NMOS管M_2FF的漏極端分別形成共模調(diào)整輸出點V_cm1、共模調(diào)整輸出點V_cm2。

圖6所示，為本發(fā)明的輸入共模誤差前饋補(bǔ)償電路6在電荷域流水線ADC中任意相鄰兩級流水線子級電路之間應(yīng)用的原理示意圖，具體地，通過檢測第N級BCT電路7輸出共模電荷變化量，并將該共模電荷變化量并實時補(bǔ)償給第N+1級BCT電路7，使第N+1級BCT電路7和第N級BCT電路7的共模電荷量的變化量保持動態(tài)的補(bǔ)償關(guān)系。

輸入共模誤差前饋補(bǔ)償電路6的輸入端連接基準(zhǔn)共模電平V_REF、且輸入共模誤差前饋補(bǔ)償電路6的其余輸入端分別連接第N級電荷域流水線子級電路或者采樣保持電路的差分端的兩個電荷信號Q_outN,P、電荷信號Q_outN,N；輸入共模誤差前饋補(bǔ)償電路6的時鐘端分別連接兩相不交疊的第一時鐘Φ₁和第二時鐘Φ₂；共模調(diào)整輸出點V_cm1、共模調(diào)整輸出點V_cm2分別連接到第N+1級電荷域流水線子級電路中的兩個差分處理電荷傳輸開關(guān)的共模電荷調(diào)整點。

第一時鐘Φ₁有效時，輸入共模誤差前饋補(bǔ)償電路6對第N級流水線子級電路的共模電平進(jìn)行檢測得到第N級流水線子級電路的共模電平，并將該共模電平與基準(zhǔn)共模電平V_REF進(jìn)行比較處理得到共模信號的誤差量；在第二時鐘Φ₂有效時，輸入共模誤差前饋補(bǔ)償電路6的共模調(diào)整輸出點V_cm1和共模調(diào)整輸出點V_cm2開始有效輸出并調(diào)整第N+1級電荷域流水線子級電路的共模電荷量；第N+1級電荷域流水線子級電路在第二時鐘Φ₂有效時工作在采樣，接收第N級電荷域流水線子級電路輸出的余量電荷；第N級電荷域流水線子級電路在第一時鐘Φ₁有效時工作在采樣相，接收第N-1級電荷域流水線子級電路輸出的余量電荷或者采樣保持電路的輸出。

圖7所示，為本發(fā)明中共模調(diào)整電路3對BCT電路7傳輸電荷調(diào)整的原理示意圖。圖中，輸入共模誤差前饋補(bǔ)償電路6對BCT狀態(tài)的調(diào)整是采用所述共模調(diào)整電路3中的NMOS管M_1FF在V_FF的控制下來實現(xiàn)。由專利號為US2007/0279507A1和公開號為CN102394650A公開內(nèi)容可知，對于任何一種BCT電路，電荷傳輸狀態(tài)的檢測由柵極連接到電荷傳輸節(jié)點的電荷傳輸檢測NMOS管M_1b完成。所以對于BCT電路來說，若輸入共模電荷狀態(tài)改變，在BCT電荷傳輸即將關(guān)斷時刻，MOS管M_1b的等效導(dǎo)通電阻必然發(fā)生變化，由MOS管M_1b、MOS管M_2b和MOS管M_3b偏置狀態(tài)決定的G點輸出電壓狀態(tài)必然發(fā)生改變，引起電荷傳輸誤差。在電荷傳輸檢測NMOS管M_1b的漏極V_cm1新增加一個漏極相連、源極接地的NMOS管M_1FF之后，G點輸出電壓將由調(diào)整NMOS管M_1FF、MOS管M_1b、MOS管M_2b和MOS管M_3b偏置狀態(tài)決定，假設(shè)輸入共模電荷狀態(tài)變化引起MOS管M_1b等效阻抗減小，若V_FF通過改變調(diào)整NMOS管M_1FF的偏置電壓而使調(diào)整NMOS管M_1FF等效阻抗進(jìn)行一定比例的增大，則MOS管M_1b和調(diào)整NMOS管M_1FF的并聯(lián)等效阻抗仍然可以保持不變，這樣G點輸出電壓狀態(tài)即可保持不變，反之亦然，這樣輸入共模電荷變化帶來的誤差將會被實時動態(tài)補(bǔ)償消除。

圖8所示，為本發(fā)明的輸入共模誤差前饋補(bǔ)償電路6在電荷域流水線ADC中的應(yīng)用示意圖，輸入信號處理通道包括用于提供時鐘信號的時鐘產(chǎn)生及驅(qū)動電路8、一個高速采樣保持電路9、二級電荷域2.5位子級電路，多級電荷域1.5位子級電路12和最后一級電荷域三位全并行ADC電路13，二級電荷域2.5位子級電路包括第一級電荷域2.5位子級電路10以及第二級電荷域2.5位子級電路11，實際電路中任何一種子級電路組合方式均可以。

具體實施時，采用兩個輸入共模誤差前饋補(bǔ)償電路6；一輸入共模誤差前饋補(bǔ)償電路6被運用于第一級電荷域2.5位子集電路10與第二級電荷域2.5位子級電路11之間，另一輸入共模誤差前饋補(bǔ)償電路6被運用于第二級電荷域2.5位子級電路10與鄰接的電荷域1.5位子級電路12之間。兩個輸入共模誤差前饋補(bǔ)償電路6的控制時鐘相位相反，對被運用于第一級電荷域2.5位子集電路10與第二級電荷域2.5位子級電路11之間的輸入共模誤差前饋補(bǔ)償電路6，其時鐘相位和第一級電荷域2.5位子級電路10的相位相同，另一輸入共模誤差前饋補(bǔ)償電路6的時鐘相位和電荷域1.5位子級電路12的相位相同。

本發(fā)明實施例中，輸入共模誤差前饋補(bǔ)償電路6在具體電荷域流水線ADC中應(yīng)用時，可根據(jù)電路的精度和硬件開銷靈活折衷選擇電路使用個數(shù)。由于電荷域流水線ADC工作需要二相不交疊時鐘控制，輸入共模誤差前饋補(bǔ)償電路6需要二相不交疊的第一時鐘Φ₁和第二時鐘Φ₂進(jìn)行控制。當(dāng)被使用在第N級和N+1級流水線子級電路之間時，輸入共模誤差前饋補(bǔ)償電路6的時鐘相位和第N級流水線子級電路的時鐘相位相同；當(dāng)被使用在采樣保持電路和第一級流水線子級電路之間時，輸入共模誤差前饋補(bǔ)償電路6的時鐘相位和采樣保持電路的時鐘相位相同。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。