本發(fā)明涉及通信領域，特別是涉及一種具有高線性度的射頻功率放大器功率合成裝置。

背景技術：

隨著當代無線通信技術的不斷深入發(fā)展，通信系統(tǒng)需要支持的數據傳輸速率越來越大，這大大提高了信號的調制密度以及帶寬，因此也對與系統(tǒng)的線性度提出了越來越嚴苛的要求。

射頻信號發(fā)射模塊主要任務是將射頻信號放大到足夠的功率以保證所建立的通信信道有足夠的信號噪聲比，是射頻無線通信設備中最重要的組成部分之一。其中，功率放大器是主要產生射頻功率的元件并直接驅動天線，因此其性能很大程度上影響整個無線通信系統(tǒng)的參數如信號失真度(由功率放大器的線性度決定)、傳輸距離、以及系統(tǒng)溫度和能耗等。

在目前的無線通訊系統(tǒng)中，實現大功率放大通常需要進行多路功率放大器的功率合成，最常見的是兩路功率合成。一般來說，功率合成是通過將兩路相同的功率放大器相合成，這種方法雖然能夠使輸出功率加倍，但是相對于單路功率放大器而言并不提高線性度。隨著最新通信系統(tǒng)標準對線性度的不斷提高，單路功率放大器的線性度已逐漸不能滿足需求。因此以提高線性度為目標的功率合成技術顯得日益重要。

技術實現要素：

本發(fā)明要解決的技術問題是提供一種與現有射頻功率放大器功率合成裝置相比具有更高線性度的射頻功率放大器功率合成裝置。

為解決上述技術問題，本發(fā)明的射頻功率放大器的功率合成裝置，包括：

第一、第二半導體功率晶體管M1、M2，第一、第二輸入偏置電路LC1、LC2，第一～第六電容C1～C6，第一、第二電感L1、L2，實現輸入阻抗匹配及功率分配的輸入網絡IN，以及實現輸出阻抗匹配及功率合成的輸出網絡OUT；

輸入網絡IN和輸出網絡OUT為本領域的常用技術，本領域人員能根據具體電路要求通過多種實施方式實現輸入網絡IN和輸出網絡OUT(輸入網絡IN和輸出網絡OUT結 構可以相同也可以不同)。例如，由串聯電容和接地電感組成的低通濾波網絡。

第一半導體功率晶體管M1和第二半導體功率晶體管M2第二端通過串聯的第五、第六電容C5、C6相連并通過輸入網絡IN連接射頻功率放大器功率合成裝置的第一端P1；

第一半導體功率晶體管M1和第二半導體功率晶體管M2第三端通過輸出網絡OUT連接射頻功率放大器功率合成裝置的第二端P2；第一半導體功率晶體管M1第三端通過第一電感L1連接第一外部電源接入端VDD1第一外部電源接入端VDD1通過第二電容C2接地；第二半導體功率晶體管M2第三端通過第二電感L2連接第二外部電源接入端VDD2,第二外部電源接入端VDD2通過第四電容C4接地；

第一外部電源接入端VDD1和第二外部電源接入端VDD2接入的外部電源電壓可以相等也可以不等。

第一輸入偏置電路LC1一端連接第一半導體功率晶體管M1第二端另一端接第一偏置電壓V1并通過第一電容C1接地；

第二輸入偏置電路LC2一端連接第二半導體功率晶體管M2第二端另一端接第二偏置電壓V2并通過第三電容C3接地；

第一半導體功率晶體管M1第一端和第二半導體功率晶體管M2第一端分別接地。

其中，第一偏置電壓V1不等于第二偏置電壓V2，V1≠V2；

第一偏置電壓V1、第二偏置電壓V2的范圍為大于等于零小于等于外部電源電壓VDD，V1∈[0，VDD]，V2∈[0，VDD]。

其中，第一輸入偏置電路LC1、第二輸入偏置電路LC2為電感、電阻或并聯電容電感諧振器。

其中，第一半導體功率晶體管M1、第二半導體功率晶體管M2為NMOS(N型金屬-氧化物-半導體)、PMOS(P型金屬-氧化物-半導體)、HBT(異質結雙極型晶體管)、HEMT(高電子遷移率晶體管)或LDMOS(橫向擴散金屬氧化物半導體)。

發(fā)明結構工作原理：參與功率合成的兩支路功率放大器工作在不同的類別(A類，以第二半導體功率晶體管所處支路為例進行說明；B類，以第一半導體功率晶體管所處支路為例進行說明)。其中，B類功放支路的偏置電壓V1在第一半導體功率晶體管M1的開啟電壓VT附近，而A類功放支路的偏置電壓V2則明顯高于開啟電壓VT。B類功放的“功率-增益”曲線如圖3a所示，由于B類功放隨著功率的變化有著比較嚴重的自偏 置效應，B類功放的增益隨著功率增大會出現增益擴張的情況，這是產生AM-AM非線性的主要原因。而A類功放的“功率-增益”曲線如圖3b所示，其增益在功放飽和以前隨功率增大緩慢地單調減小。這兩條增益曲線在一定的偏執(zhí)電壓(V1，V2)以及一定的晶體管尺寸(WM1，WM2)的條件下相疊加及功率合成，可以使得總功率放大器的“功率-增益”曲線在功率放大器非飽和區(qū)域消除AM-AM非線性效應，如圖3c所示。因此，本發(fā)明所揭示的技術能大大地提高功率合成的線性度。

附圖說明

下面結合附圖與具體實施方式對本發(fā)明作進一步詳細的說明：

圖1是本發(fā)明射頻功率放大器功率合成裝置的結構示意圖。

圖2是本發(fā)明射頻功率放大器功率合成裝置一實施例的結構示意圖。

圖3a是“功率-增益”曲線示意圖一。

圖3b是“功率-增益”曲線示意圖二。

圖3c是“功率-增益”曲線示意圖三。

具體實施方式

如圖2所示，本發(fā)明射頻功率放大器的功率合成裝置一實施例，包括：

第一、第二半導體功率晶體管M1、M2(本實施例中M1、M2為NMOS)，第一、第二輸入偏置電路LC1、LC2(本實施例中LC1、LC2為并聯電容電感諧振器)，第一～第六電容C1～C6，第一、第二電感L1、L2，實現輸入阻抗匹配及功率分配的輸入網絡IN，以及實現輸出阻抗匹配及功率合成輸出網絡OUT；本實施例采用結構相同的輸入網絡IN和輸出網絡OUT；

以輸入網絡IN為例，包括：電感LX1一端連接連接射頻功率放大器功率合成裝置的第一端P1并通過電容CX1接地，電感LX1另一端連接在第五電容C5和第六電容C6之間。

第一半導體功率晶體管M1和第二半導體功率晶體管M2第二端(柵極)通過串聯的第五、第六電容C5、C6相連并通過輸入網絡IN連接射頻功率放大器功率合成裝置的第一端P1；

第一半導體功率晶體管M1和第二半導體功率晶體管M2第三端(漏極)通過輸出網絡OUT連接射頻功率放大器功率合成裝置的第二端P2；第一半導體功率晶體管M1第三 端通過第一電感L1連接第一外部電源接入端VDD1,第一外部電源接入端VDD1通過第二電容C2接地；第二半導體功率晶體管M2第三端通過第二電感L2連接第二外部電源接入端VDD2,第二外部電源接入端VDD2通過第四電容C4接地；

第一輸入偏置電路LC1一端連接第一半導體功率晶體管M1第二端另一端接第一偏置電壓V1并通過第一電容C1接地；

第二輸入偏置電路LC2一端連接第二半導體功率晶體管M2第二端另一端接第二偏置電壓V2并通過第三電容C3接地；

第一半導體功率晶體管M1第一端和第二半導體功率晶體管M2第一端(源極)分別接地。

第一輸入偏置電路LC1、第二輸入偏置電路LC2還可采用電感或電阻實現。

第一偏置電壓V1、第二偏置電壓V2的范圍為大于等于零小于等于外部電源VDD，V1∈[0，VDD]，V2∈[0，VDD]。

第一半導體功率晶體管M1、第二半導體功率晶體管M2還可采用PMOS、HBT、HEMT或LDMOS實現。

以上通過具體實施方式和實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。