多通道時鐘分配及信號同步和分配電路的制作方法
【專利摘要】本實用新型提供了一種多通道時鐘分配及信號同步和分配電路，包括控制端、第一輸入端、第二輸入端、第一D觸發(fā)器、第二D觸發(fā)器、多路選擇器和多通道輸出電路；所述多路選擇器分別與控制端和多通道輸出電路相連；所述第一輸入端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一D觸發(fā)器和第二D觸發(fā)器的兩個時鐘端對應(yīng)相連，兩個時鐘端又分別通過第一開關(guān)與第一輸入端緩沖器的兩個輸出端相連；所述第一D觸發(fā)器的兩個輸入端分別通過第二開關(guān)與第二輸入端的兩個端口相連；所述第一D觸發(fā)器的輸出端與第二D觸發(fā)器的輸入端相連，第二D觸發(fā)器的輸出端與多路選擇器相連。能夠?qū)崿F(xiàn)多通道時鐘分配，還具有信號同步和分配功能。
【專利說明】多通道時鐘分配及信號同步和分配電路

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種多通道時鐘分配及信號同步和分配電路，特別是涉及適用于 數(shù)字芯片架構(gòu)設(shè)計領(lǐng)域。

【背景技術(shù)】
[0002] 現(xiàn)有的時鐘分配及信號同步和分配解決方案，采用單功能芯片實現(xiàn)，有W下問 題：
[0003] 功能單一，靈活性差；
[0004] 不利于提高產(chǎn)品的集成度；
[0005] 電路設(shè)計者需要對芯片間信號傳輸進行匹配，設(shè)計復(fù)雜。 實用新型內(nèi)容
[0006] 本實用新型要解決的技術(shù)問題是提供一種能夠?qū)崿F(xiàn)多通道時鐘分配及信號同步 和分配的電路。
[0007] 本實用新型采用的技術(shù)方案如下；一種多通道時鐘分配及信號同步和分配電路， 其特征在于，包括控制端、第一輸入端、第二輸入端、第一 D觸發(fā)器、第二D觸發(fā)器、多路選擇 器和多通道輸出電路；所述多路選擇器分別與控制端和多通道輸出電路相連；所述第一輸 入端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一 D觸發(fā)器的時鐘端 和第二D觸發(fā)器的時鐘端對應(yīng)相連，并且通過第一開關(guān)與第一輸入端緩沖器的兩個輸出端 相連；所述第一D觸發(fā)器的輸入端分別通過第二開關(guān)與第二輸入端的兩個端口相連；所述 第一 D觸發(fā)器的輸出端與第二D觸發(fā)器的輸入端相連，第二D觸發(fā)器的輸出端與多路選擇 器相連。
[0008] 作為優(yōu)選，所述第一 D觸發(fā)器的輸入端分別通過第二開關(guān)與第二輸入端緩沖器的 兩個輸入端口相連。
[0009] 作為優(yōu)選，通過控制端選擇電路工作在多通道時鐘分配模式或信號同步和分配模 式。
[0010] 作為優(yōu)選，工作在多通道時鐘分配模式時，兩個D觸發(fā)器的時鐘輸入端和第一輸 入端緩沖器的兩個輸出端斷開；時鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入。
[0011] 作為優(yōu)選，工作在信號同步和分配電路模式時，兩個D觸發(fā)器的時鐘輸入端和第 一輸入端緩沖器的兩個輸出端連接；信號通過第二輸入端輸入。
[0012] 與現(xiàn)有技術(shù)相比，本實用新型的有益效果是；能夠直接覆蓋單一的時鐘分配芯片 功能，實現(xiàn)多通道時鐘分配。同時，還具有信號同步和分配功能，替換典型的信號同步和分 配功能多芯片解決方案。

【專利附圖】

【附圖說明】
[0013] 圖1為本實用新型其中一實施例的原理示意圖。

【具體實施方式】
[0014] 為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，W下結(jié)合附圖及實施 例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用W解釋本 實用新型，并不用于限定本實用新型。
[0015] 本說明書(包括任何附加權(quán)利要求、摘要和附圖）中公開的任一特征，除非特別敘 述，均可被其他等效或者具有類似目的的替代特征加W替換。目P，除非特別敘述，每個特征 只是一系列等效或類似特征中的一個例子而已。
[0016] 如圖1所示的多通道時鐘分配及信號同步和分配電路，包括控制端（S化端)、第一 輸入端(端口 0)、第二輸入端(端口 1)、第一 D觸發(fā)器（D觸發(fā)器0)、第二D觸發(fā)器（D觸發(fā)器 1)、多路選擇器和多通道輸出電路；所述多路選擇器分別與控制端和多通道輸出電路相連； 所述第一輸入端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一 D觸發(fā) 器和第二D觸發(fā)器的兩個時鐘端對應(yīng)相連，兩個時鐘端又分別通過第一開關(guān)（開關(guān)0)與第 一輸入端緩沖器的兩個輸出端相連；所述第一 D觸發(fā)器的兩個輸入端分別通過第二開關(guān) (開關(guān)1)與第二輸入端兩個端口相連；所述第一 D觸發(fā)器的輸出端與第二D觸發(fā)器的輸入 端相連，第二D觸發(fā)器的輸出端與多路選擇器相連。
[0017] 在本具體實施例中，其中，S化為功能選擇輸入信號，信號電平為LVTTL ;端口 0為 時鐘輸入端口，信號電平為LVPECL ;端口 1為時鐘輸入端口或信號輸入端口，信號電平為 LVPE化；輸出信號島?島、竊?毎，信號電平均為LVPE化。
[0018] 能夠直接覆蓋單一的時鐘分配芯片功能，實現(xiàn)多通道時鐘分配。同時，還具有信號 同步和分配功能，替換典型的信號同步和分配功能多芯片解決方案。
[0019] 在本具體實施例中，所述第一 D觸發(fā)器的兩個輸入端分別通過第二開關(guān)(開關(guān)1) 與第二輸入端緩沖器的兩個端口相連，該樣能夠使輸入阻抗大，對前級驅(qū)動電流的要求比 較小。
[0020] 通過控制端沈L選擇電路工作在多通道時鐘分配模式或信號同步和分配模式。
[0021] 工作在多通道時鐘分配模式時，兩個D觸發(fā)器的時鐘輸入端和第一輸入端緩沖器 的兩個輸出端斷開；時鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入。
[002引控制端沈L在高電平時，開關(guān)0、開關(guān)1斷開，多路選擇器選擇第一輸入端(端口 0) 的信號作為輸入信號，并將信號分配到各個輸出端口實現(xiàn)多通道時鐘分配；
[002引控制端沈L為低電平時，開關(guān)0、開關(guān)1斷開，多路選擇器選擇第二輸入端(端口 1) 的信號作為輸入信號，并將信號分配到各個輸出端口實現(xiàn)多通道時鐘分配；
[0024] 工作在信號同步和分配電路模式時，兩個D觸發(fā)器的時鐘輸入端和第一輸入端緩 沖器的兩個輸出端連接；信號通過第二輸入端輸入。
[002引控制端沈L為高阻態(tài)時，開關(guān)0、開關(guān)1閉合，第一輸入端(端口 0)作為D觸發(fā)器（D 觸發(fā)器0 W及D觸發(fā)器1)的時鐘輸入端，第二輸入端(端口 1)作為D觸發(fā)器（D觸發(fā)器0) 的數(shù)據(jù)輸入端，多路選擇器選擇D觸發(fā)器（D觸發(fā)器1)的輸出信號，并將該信號分配到各個 輸出端口實現(xiàn)時鐘信號分配和信號同步和分發(fā)。較好滿足了工程應(yīng)用需要。
【權(quán)利要求】
1. 一種多通道時鐘分配及信號同步和分配電路，其特征在于，包括控制端、第一輸入 端、第二輸入端、第一 D觸發(fā)器、第二D觸發(fā)器、多路選擇器和多通道輸出電路；所述多路選 擇器分別與控制端和多通道輸出電路相連；所述第一輸入端和第二輸入端分別通過各自的 緩沖器與多路選擇器相連；所述第一 D觸發(fā)器的時鐘端和第二D觸發(fā)器的時鐘端對應(yīng)相連， 并且通過第一開關(guān)與第一輸入端緩沖器的兩個輸出端相連；所述第一 D觸發(fā)器的輸入端分 別通過第二開關(guān)與第二輸入端的兩個端口相連；所述第一 D觸發(fā)器的輸出端與第二D觸發(fā) 器的輸入端相連，第二D觸發(fā)器的輸出端與多路選擇器相連。
2. 根據(jù)權(quán)利要求1所述的多通道時鐘分配及信號同步和分配電路，其特征在于，所述 第一 D觸發(fā)器的輸入端分別通過第二開關(guān)與第二輸入端緩沖器的兩個輸入端口相連。
3. 根據(jù)權(quán)利要求1或2所述的多通道時鐘分配及信號同步和分配電路，其特征在于，通 過控制端選擇電路工作在多通道時鐘分配模式或信號同步和分配模式。
4. 根據(jù)權(quán)利要求1或2所述的多通道時鐘分配及信號同步和分配電路，其特征在于，工 作在多通道時鐘分配模式時，兩個D觸發(fā)器的時鐘輸入端和第一輸入端緩沖器的兩個輸出 端斷開；時鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入。
5. 根據(jù)權(quán)利要求1或2所述的多通道時鐘分配及信號同步和分配電路，其特征在于，工 作在信號同步和分配電路模式時，兩個D觸發(fā)器的時鐘輸入端和第一輸入端緩沖器的兩個 輸出端連接；信號通過第二輸入端輸入。
【文檔編號】H03K19/00GK204244217SQ201420833762
【公開日】2015年4月1日 申請日期:2014年12月25日 優(yōu)先權(quán)日:2014年12月25日
【發(fā)明者】成章, 肖嵐 申請人:中國電子科技集團公司第二十九研究所