綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明提供一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路，涉及電子電路【技術(shù)領(lǐng)域】。該電路包括：延時(shí)器電路、驅(qū)動(dòng)偏置電路、檢測(cè)電路、鉗位電路以及驅(qū)動(dòng)電流電路；檢測(cè)電路的輸出端與延時(shí)器電路的輸入端連接，延時(shí)器電路通過(guò)檢測(cè)檢測(cè)電路的輸出端的信號(hào)為高電平的時(shí)間來(lái)檢測(cè)驅(qū)動(dòng)負(fù)載的大?。慌c延時(shí)器電路的輸出端連接的偏置電壓電路，偏置電壓電路用于根據(jù)驅(qū)動(dòng)負(fù)載的大小為驅(qū)動(dòng)電流電路提供不同的偏置電壓；與驅(qū)動(dòng)電流電路連接的鉗位電路，鉗位電路用于限制驅(qū)動(dòng)電流電路輸出端電壓的最大值；驅(qū)動(dòng)電流電路用于根據(jù)不同的偏置電壓，調(diào)節(jié)驅(qū)動(dòng)電流電路輸出端電流的大小。該電路根據(jù)驅(qū)動(dòng)負(fù)載大小調(diào)整驅(qū)動(dòng)電流，縮小各種負(fù)載下驅(qū)動(dòng)延時(shí)的差異，實(shí)現(xiàn)高轉(zhuǎn)換效率。
【專利說(shuō)明】綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路【技術(shù)領(lǐng)域】，特別涉及一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002]對(duì)于M0S管(金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管)和BJT管(雙極結(jié)型晶體管)，由于工作原理的不同，M0S管為電壓控制型，BJT管為電流控制型。因此，一般情況下在開(kāi)關(guān)電源電路中，控制芯片的驅(qū)動(dòng)方式針對(duì)功率開(kāi)關(guān)管的類型(M0S管或BJT管)會(huì)有不同的設(shè)計(jì)。但是電流模式的驅(qū)動(dòng)方式可以兼容驅(qū)動(dòng)兩種開(kāi)關(guān)管，因此優(yōu)勢(shì)很大。由于M0S開(kāi)關(guān)管的類型很多，因此其柵電容的大小也差異巨大。對(duì)于傳統(tǒng)的電流模式驅(qū)動(dòng)電路中，其驅(qū)動(dòng)電流被設(shè)計(jì)成固定值，那么在驅(qū)動(dòng)不同類型的開(kāi)關(guān)管時(shí)，受負(fù)載差異的影響，系統(tǒng)延時(shí)往往會(huì)有很大的差異。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路，縮小了不同負(fù)載下電流模式的驅(qū)動(dòng)方式帶來(lái)的系統(tǒng)延時(shí)的差異。
[0004]為了達(dá)到上述目的，本發(fā)明提供一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路，包括:延時(shí)器電路、驅(qū)動(dòng)偏置電路、檢測(cè)電路、鉗位電路以及驅(qū)動(dòng)電流電路；
[0005]所述檢測(cè)電路的輸出端與所述延時(shí)器電路的輸入端連接，所述延時(shí)器電路通過(guò)檢測(cè)所述檢測(cè)電路的輸出端的信號(hào)為高電平的時(shí)間來(lái)檢測(cè)驅(qū)動(dòng)負(fù)載的大??；
[0006]與所述延時(shí)器電路的輸出端連接的偏置電壓電路，所述偏置電壓電路用于根據(jù)所述驅(qū)動(dòng)負(fù)載的大小為所述驅(qū)動(dòng)電流電路提供不同的偏置電壓；
[0007]與所述驅(qū)動(dòng)電流電路連接的鉗位電路，所述鉗位電路用于限制驅(qū)動(dòng)電流電路輸出端電壓的最大值；
[0008]所述驅(qū)動(dòng)電流電路用于根據(jù)所述不同的偏置電壓，調(diào)節(jié)所述驅(qū)動(dòng)電流電路輸出端電流的大?。?br> [0009]所述檢測(cè)電路與所述鉗位電路和所述驅(qū)動(dòng)電流電路連接，所述檢測(cè)電路用于檢測(cè)所述驅(qū)動(dòng)電流電路輸出端的電壓值，并傳輸至所述延時(shí)器電路。
[0010]其中，所述驅(qū)動(dòng)偏置電路包括:第一反相器、電流源、第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第一NM0S管、第二 NM0S管、第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第五PM0S管、第六PM0S管、第七PM0S管和第八PM0S管；其中，
[0011]所述延時(shí)器電路的輸出端一方面與所述第一反相器的輸入端連接，另一方面與所述第一開(kāi)關(guān)管的柵極連接，所述第一反相器的輸出端與所述第二開(kāi)關(guān)管的柵極連接；所述第一開(kāi)關(guān)管的一端與所述第二 PM0S管的柵極和漏極連接后與所述電流源的正極連接，所述電流源的負(fù)極接地，所述第二 PM0S管的源極與所述第一 PM0S管的漏極和柵極連接，所述第一 PM0S管的源極與一電源電壓連接；所述第二 PM0S管的柵極一方面與所述第六PM0S管的柵極連接，另一方面與所述第八PMOS管的柵極連接；
[0012]所述第一開(kāi)關(guān)管的另一端分別與所述第二開(kāi)關(guān)管的漏極和所述第四PM0S管的柵極連接，所述第二開(kāi)關(guān)管的源極與所述電源電壓連接，所述第四PM0S管的源極與所述第三PM0S管的漏極連接，所述第三PM0S管的源極與所述電源電壓VDD連接，所述第三PM0S管的柵極與所述第一 PM0S管的柵極連接；所述第六PM0S管的源極與所述第五PM0S管的漏極連接，所述第五PM0S管的源極與所述電源電壓連接，所述第五PM0S管的柵極與所述第一 PM0S管的柵極連接；所述第八PM0S管的源極與所述第七PM0S管的漏極連接，所述第七PM0S管的源極與所述電源電壓連接，所述第七PM0S管的柵極與所述第一 PM0S管的柵極連接；
[0013]所述第四PM0S管的漏極與所述第六PM0S管的漏極連接后與所述第一 NM0S管短接的柵極和漏極連接并輸出第一偏置電壓，所述第一 NM0S管的源極接地；所述第八PM0S管的漏極與所述第二 NM0S管短接的柵極和漏極連接并輸出第二偏置電壓，所述第二 NM0S管的源極接地。
[0014]其中，所述驅(qū)動(dòng)電流電路包括:第二反相器、第一電阻、第一二極管、第九PM0S管、第十PM0S管、第i^一 PM0S管、第十二 PM0S管、第三NM0S管、第四NM0S管、第五NM0S管、第六NM0S管、第七NM0S管、第八NM0S管和第九NM0S管；其中，
[0015]一開(kāi)關(guān)調(diào)制信號(hào)一方面與所述第二反相器的輸入端連接，另一方面與所述第七NM0S管的柵極連接；所述第二反相器的輸出端一方面與所述第三NM0S管的柵極連接，另一方面與所述第九NM0S管的柵極連接，所述第三NM0S管的漏極一方面與所述第九PM0S管的柵極和漏極連接，另一方面串聯(lián)第一電阻后與所述電源電壓連接；所述第九PM0S管的源極、所述第十PM0S管的源極、所述第十一 PM0S管源極和所述第十二 PM0S管的源極均與所述電源電壓連接，所述第九PM0S管的柵極和所述第十PM0S管的柵極連接，所述第十PM0S管的漏極與所述第十一 PM0S管短接的柵極和漏極連接，所述第十一 PM0S管的柵極和所述第十二 PM0S管的柵極連接；
[0016]所述第三NM0S管的源極與所述第四NM0S管的漏極連接，所述第四NM0S管的柵極與所述第一偏置電壓連接，所述第四NM0S管的源極接地；所述第十PM0S管的漏極分別與所述第五NM0S管的漏極和所述第七NM0S管的漏極連接，所述第五NM0S管的源極與所述第六NM0S管的漏極連接，所述第六NM0S管的柵極與所述第一偏置電壓連接，所述第六NM0S管的源極接地；所述第七NM0S管的源極與所述第八NM0S管的漏極連接，所述第八NM0S管的柵極與所述第二偏置電壓連接，所述第八NM0S管的源極接地；所述第五NM0S管的柵極與所述檢測(cè)電路的輸出端連接；
[0017]所述第十二 PM0S管的漏極與所述第一二極管的陽(yáng)極連接，所述第一二極管的陰極與所述鉗位電路連接并輸出電壓，所述第九NM0S管的漏極與所述鉗位電路連接和所述第九NM0S管的源極接地。
[0018]其中，所述鉗位電路包括:第二電阻、第二二級(jí)管、第三二極管、第十NM0S管；其中，
[0019]所述第二電阻的一端所述第一二極管的陰極連接并輸出所述電壓，所述第二電阻的另一端分別與所述第九NM0S管的漏極和所述第二二級(jí)管的陰極連接，所述第二二級(jí)管的陽(yáng)極與所述第三二極管的陰極連接，所述第三二極管的陽(yáng)極與所述第十NM0S管的柵極和漏極連接后與所述檢測(cè)電路的輸入端連接，所述第十NM0S管的源極接地。
[0020]進(jìn)一步的，所述第二二級(jí)管和所述第三二極管為齊納二級(jí)管。
[0021]本發(fā)明的上述技術(shù)方案至少具有如下有益效果:
[0022]本發(fā)明實(shí)施例的綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路中，通過(guò)延時(shí)器電路檢測(cè)出驅(qū)動(dòng)負(fù)載的大小自動(dòng)調(diào)節(jié)驅(qū)動(dòng)電流電路的偏置電壓的大小，從而控制該驅(qū)動(dòng)電流電路的輸出電流的大小，達(dá)到減小不同開(kāi)關(guān)管帶來(lái)的系統(tǒng)延時(shí)誤差的目的，從而實(shí)現(xiàn)高轉(zhuǎn)換效率。

【專利附圖】

【附圖說(shuō)明】
[0023]圖1表示本發(fā)明實(shí)施例的綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路的驅(qū)動(dòng)偏置電路的電路組成示意圖；
[0024]圖2表示本發(fā)明實(shí)施例的綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路的驅(qū)動(dòng)電流電路及鉗位電路的電路組成示意圖。

【具體實(shí)施方式】
[0025]為使本發(fā)明要解決的技術(shù)問(wèn)題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0026]本發(fā)明針對(duì)現(xiàn)有技術(shù)的電流模式驅(qū)動(dòng)電路中，驅(qū)動(dòng)電流為固定值時(shí)，對(duì)于不同類型的開(kāi)關(guān)管受負(fù)載差異的影響，系統(tǒng)延遲差異較大的問(wèn)題，提供一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路，通過(guò)延時(shí)器電路檢測(cè)出驅(qū)動(dòng)負(fù)載的大小自動(dòng)調(diào)節(jié)驅(qū)動(dòng)電流電路的偏置電壓的大小，從而控制該驅(qū)動(dòng)電流電路的輸出電流的大小，達(dá)到減小不同開(kāi)關(guān)管帶來(lái)的系統(tǒng)延時(shí)誤差的目的，從而實(shí)現(xiàn)高轉(zhuǎn)換效率。
[0027]如圖1、圖2所示，本發(fā)明實(shí)施例提供一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路，包括:延時(shí)器電路103、驅(qū)動(dòng)偏置電路101、檢測(cè)電路106、鉗位電路107以及驅(qū)動(dòng)電流電路102 ；
[0028]所述檢測(cè)電路106的輸出端與所述延時(shí)器電路103的輸入端連接，所述延時(shí)器電路103通過(guò)檢測(cè)所述檢測(cè)電路106的輸出端的信號(hào)為高電平的時(shí)間來(lái)檢測(cè)驅(qū)動(dòng)負(fù)載的大小;
[0029]與所述延時(shí)器電路103的輸出端連接的偏置電壓電路101，所述偏置電壓電路101用于根據(jù)所述驅(qū)動(dòng)負(fù)載的大小為所述驅(qū)動(dòng)電流電路102提供不同的偏置電壓；
[0030]與所述驅(qū)動(dòng)電流電路102連接的鉗位電路107，所述鉗位電路107用于限制驅(qū)動(dòng)電流電路102輸出端電壓的最大值；
[0031]所述驅(qū)動(dòng)電流電路102用于根據(jù)所述不同的偏置電壓，調(diào)節(jié)所述驅(qū)動(dòng)電流電路102輸出端電流的大??；
[0032]所述檢測(cè)電路106與所述鉗位電路107和所述驅(qū)動(dòng)電流電路102連接，所述檢測(cè)電路106用于檢測(cè)所述驅(qū)動(dòng)電流電路102輸出端的電壓值，并傳輸至所述延時(shí)器電路103。
[0033]本發(fā)明的上述實(shí)施例中，驅(qū)動(dòng)偏置電路101主要是為驅(qū)動(dòng)電流電路102提供基本的電流偏置。延時(shí)器電路103中，輸入信號(hào)是pwm_pre,它是檢測(cè)電路106的輸出信號(hào)，當(dāng)驅(qū)動(dòng)電壓Vbd(驅(qū)動(dòng)電流電路102的輸出電壓)上升到系統(tǒng)設(shè)定的開(kāi)啟電壓Vbd_th時(shí)該信號(hào)pwm_pre變?yōu)榈碗娖?。延時(shí)器電路103通過(guò)檢測(cè)pWm_pre為高電平的時(shí)間來(lái)檢測(cè)負(fù)載的大小，控制驅(qū)動(dòng)偏置電路來(lái)輸出偏置電壓Vnbl和Vnb2，并輸出給驅(qū)動(dòng)電流電路102。
[0034]進(jìn)一步的，驅(qū)動(dòng)電流電路102輸出驅(qū)動(dòng)電壓來(lái)驅(qū)動(dòng)外置的M0S開(kāi)關(guān)管。鉗位電路107用來(lái)限制輸出Vbd的最大電壓。Vbd電壓達(dá)到Vbd_th時(shí)，M24的柵漏電壓被抬高。當(dāng)驅(qū)動(dòng)電壓檢測(cè)電路106檢測(cè)到M24的柵電壓升高時(shí)，pwm_pre信號(hào)變?yōu)榈碗娖疥P(guān)斷M19，從而驅(qū)動(dòng)電流大大減小，來(lái)減小功率損耗。
[0035]具體的，本發(fā)明上述實(shí)施例中，所述驅(qū)動(dòng)偏置電路101包括:第一反相器104、電流源1、第一開(kāi)關(guān)管Mil、第二開(kāi)關(guān)管M12、第一 NM0S管Ml、第二 NM0S管M2、第一 PM0S管M3、第二 PM0S管M4、第三PM0S管M5、第四PM0S管M6、第五PM0S管M7、第六PM0S管M8、第七PM0S管M9和第八PM0S管M10 ;其中，
[0036]所述延時(shí)器電路的輸出端一方面與所述第一反相器104的輸入端連接，另一方面與所述第一開(kāi)關(guān)管Mil的柵極連接，所述第一反相器104的輸出端與所述第二開(kāi)關(guān)管M12的柵極連接；所述第一開(kāi)關(guān)管Mil的一端與所述第二 PM0S管M4的柵極和漏極連接后與所述電流源I的正極連接，所述電流源I的負(fù)極接地，所述第二 PM0S管M4的源極與所述第一PM0S管M3的漏極和柵極連接，所述第一 PM0S管M3的源極與一電源電壓VDD連接；所述第二PM0S管M4的柵極一方面與所述第六PM0S管M8的柵極連接，另一方面與所述第八PM0S管M10的柵極連接；
[0037]所述第一開(kāi)關(guān)管Mil的另一端分別與所述第二開(kāi)關(guān)管M12的漏極和所述第四PM0S管M6的柵極連接，所述第二開(kāi)關(guān)管Ml2的源極與所述電源電壓VDD連接，所述第四PM0S管M6的源極與所述第三PM0S管M5的漏極連接，所述第三PM0S管M5的源極與所述電源電壓VDD連接，所述第三PM0S管M5的柵極與所述第一 PM0S管M3的柵極連接；所述第六PM0S管M8的源極與所述第五PM0S管M7的漏極連接，所述第五PM0S管M7的源極與所述電源電壓VDD連接，所述第五PM0S管M7的柵極與所述第一 PM0S管M3的柵極連接；所述第八PM0S管M10的源極與所述第七PM0S管M9的漏極連接，所述第七PM0S管M9的源極與所述電源電壓VDD連接，所述第七PM0S管M9的柵極與所述第一 PM0S管M3的柵極連接；
[0038]所述第四PM0S管M6的漏極與所述第六PM0S管M8的漏極連接后與所述第一 NM0S管Ml短接的柵極和漏極連接并輸出第一偏置電壓Vnbl，所述第一 NM0S管Ml的源極接地；所述第八PM0S管M10的漏極與所述第二 NM0S管M2短接的柵極和漏極連接并輸出第二偏置電壓Vnb2，所述第二 NM0S管M2的源極接地。
[0039]本發(fā)明具體實(shí)施例中，電流源I與M3和M4組成的共源共柵結(jié)構(gòu)相連，組成鏡像電流源。延時(shí)器電路103和反相器104用來(lái)檢測(cè)負(fù)載的大小，并生成相反的控制信號(hào)A和B?？刂菩盘?hào)A和B用來(lái)打開(kāi)或關(guān)閉鏡像支路M5和M6從而調(diào)節(jié)從Ml管鏡像出去的電流的大小。同時(shí)M3?M10生成鏡像電流，并通過(guò)M0S管Ml和M2生成偏置電壓Vnbl和Vnb2并輸出給驅(qū)動(dòng)電流電路102。
[0040]本發(fā)明上述實(shí)施例中，對(duì)于延時(shí)器電路103,輸入信號(hào)pwm_pre是檢測(cè)電路106的輸出信號(hào)。Pwm_pre在開(kāi)關(guān)調(diào)制信號(hào)pwm變?yōu)楦唠娖綍r(shí)，pwm_pre跟隨pwm變?yōu)楦唠娖剑隍?qū)動(dòng)電壓Vbd上升到預(yù)設(shè)的Vbd_th時(shí)，pwm_pre變?yōu)榈碗娖?。因此，在pwm信號(hào)變?yōu)楦唠娖胶?，由圖1可以看出，開(kāi)關(guān)Mil關(guān)閉，M12開(kāi)啟，M6的柵端被拉到高電平，電流M5支路關(guān)閉，Vnbl偏置輸出的電流較小。如果負(fù)載比較小，那么bd端電壓Vbd很快上升到Vbd_th，M5支路始終沒(méi)有打開(kāi)。如果負(fù)載比較大，那么bd端電壓Vbd在延時(shí)器電路預(yù)設(shè)的時(shí)間內(nèi)沒(méi)有上升到Vbd_th，則延時(shí)器電路的控制開(kāi)關(guān)Mil開(kāi)啟，M12關(guān)閉，電流M5支路導(dǎo)通，第一偏置電壓Vnbl增大，則nbl端偏置輸出的電流迅速增大。對(duì)于nb2端無(wú)論負(fù)載大小如何，第二偏置電壓Vnb2為一固定值，則偏置輸出的電流也是一固定值。
[0041]具體的，本發(fā)明的上述實(shí)施例中，所述驅(qū)動(dòng)電流電路102包括:第二反相器105、第一電阻R1、第一二極管D1、第九PM0S管M13、第十PM0S管M14、第i^一 PM0S管M15、第十二PM0S管M16、第三NM0S管M17、第四NM0S管M18、第五NM0S管M19、第六NM0S管M20、第七NM0S管M21、第八NM0S管M22和第九NM0S管M23 ;其中，
[0042]一開(kāi)關(guān)調(diào)制信號(hào)pwm —方面與所述第二反相器105的輸入端連接，另一方面與所述第七NM0S管M21的柵極連接；所述第二反相器105的輸出端一方面與所述第三NM0S管M17的柵極連接，另一方面與所述第九NM0S管M23的柵極連接，所述第三NM0S管M17的漏極一方面與所述第九PM0S管M13的柵極和漏極連接，另一方面串聯(lián)第一電阻R1后與所述電源電壓VDD連接；所述第九PM0S管M13的源極、所述第十PM0S管M14的源極、所述第i^一 PM0S管M15源極和所述第十二 PM0S管M16的源極均與所述電源電壓VDD連接，所述第九PM0S管M13的柵極和所述第十PM0S管M14的柵極連接，所述第十PM0S管M14的漏極與所述第十一 PM0S管M15短接的柵極和漏極連接，所述第十一 PM0S管M15的柵極和所述第十二 PM0S管M16的柵極連接；
[0043]所述第三NM0S管M17的源極與所述第四NM0S管M18的漏極連接，所述第四NM0S管M18的柵極與所述第一偏置電壓Vnbl連接，所述第四NM0S管M18的源極接地；所述第十PM0S管M14的漏極分別與所述第五NM0S管M19的漏極和所述第七NM0S管M21的漏極連接，所述第五NM0S管M19的源極與所述第六NM0S管M20的漏極連接，所述第六NM0S管M20的柵極與所述第一偏置電壓Vnbl連接，所述第六NM0S管M20的源極接地；所述第七NM0S管M21的源極與所述第八NM0S管M22的漏極連接，所述第八NM0S管M22的柵極與所述第二偏置電壓Vnb2連接，所述第八NM0S管M22的源極接地；所述第五NM0S管M19的柵極與所述檢測(cè)電路106的輸出端連接；
[0044]所述第十二 PM0S管M16的漏極與所述第一二極管D1的陽(yáng)極連接，所述第一二極管D1的陰極與所述鉗位電路107連接并輸出電壓Vbd，所述第九NM0S管M23的漏極與所述鉗位電路107連接和所述第九NM0S管M23的源極接地。
[0045]進(jìn)一步的，本發(fā)明上述實(shí)施例中，所述鉗位電路107包括:第二電阻R2、第二二級(jí)管D2、第三二極管D3、第十NM0S管M24 ;其中，
[0046]所述第二電阻R2的一端所述第一二極管D1的陰極連接并輸出所述電壓Vbd，所述第二電阻R2的另一端分別與所述第九NM0S管M23的漏極和所述第二二級(jí)管D2的陰極連接，所述第二二級(jí)管D2的陽(yáng)極與所述第三二極管D3的陰極連接，所述第三二極管D3的陽(yáng)極與所述第十NM0S管M24的柵極和漏極連接后與所述檢測(cè)電路106的輸入端連接，所述第十NM0S管M24的源極接地。
[0047]進(jìn)一步的，本發(fā)明具體應(yīng)用中，所述第二二級(jí)管D2和所述第三二極管D3為齊納二級(jí)管。
[0048]本發(fā)明上述實(shí)施例中，對(duì)于驅(qū)動(dòng)電流電路102，鉗位電路107用來(lái)限制輸出電壓Vbd的的最大值。若bd端電壓Vbd小于預(yù)設(shè)的Vbd_th，M24的柵電壓始終為低電平。當(dāng)bd端的電壓Vbd上升到預(yù)設(shè)的Vbd_th時(shí)，M24的柵電壓被抬高。檢測(cè)電路106檢測(cè)到M24的柵電壓被抬高后，其輸出電壓pwm_pre由高電平變?yōu)榈碗娖疥P(guān)斷M19，從而關(guān)斷M20電流支路。
[0049]對(duì)于驅(qū)動(dòng)電流電路102，當(dāng)pwm信號(hào)變?yōu)楦唠娖胶螅琈17關(guān)斷，M19和M21打開(kāi)，M13和M14柵電壓在上拉電阻R1的作用下被拉到高電平。鏡像管M15的電流由M20和M22共同提供，因此M16得到的鏡像電流比較大。如果負(fù)載較小，由前述分析，M20的電流始終維持不變直至驅(qū)動(dòng)電壓bd端達(dá)到Vbd_th。此后,pwm_pre變?yōu)榈碗娖?M20支路被關(guān)閉，驅(qū)動(dòng)電流迅速降低，來(lái)減小功率損耗。如果負(fù)載很大，由前述分析，M20的電流會(huì)增大，來(lái)增加驅(qū)動(dòng)電流加速驅(qū)動(dòng)電壓Vbd快速上升到Vbd_th。同樣，在bd端電壓上升到Vbd_th時(shí)，M20支路關(guān)閉，驅(qū)動(dòng)電流迅速降低，來(lái)減小功率損耗。
[0050]對(duì)于驅(qū)動(dòng)電流電路102，在M20支路關(guān)閉后，驅(qū)動(dòng)電流很小，來(lái)維持功率開(kāi)關(guān)管開(kāi)啟。在pwm信號(hào)變?yōu)榈碗娖綍r(shí)，M17和M23管打開(kāi)，M21管關(guān)閉。bd端電壓在M23管的作用下迅速下降至低電平。同時(shí)，M13和M14的柵電壓被拉低，因此M15和M16的柵電壓被拉高，以此防止電流的串通。
[0051]綜上，在負(fù)載大小不同時(shí)，本發(fā)明實(shí)施例的自適應(yīng)驅(qū)動(dòng)電路可以變換輸出驅(qū)動(dòng)電壓的大小、從而變換輸出驅(qū)動(dòng)電流的大小，縮小了不同負(fù)載下系統(tǒng)延時(shí)的差異，從而提高了轉(zhuǎn)換效率。
[0052]以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種綠色開(kāi)關(guān)電源芯片的自適應(yīng)驅(qū)動(dòng)電路，其特征在于，包括:延時(shí)器電路、驅(qū)動(dòng)偏置電路、檢測(cè)電路、鉗位電路以及驅(qū)動(dòng)電流電路； 所述檢測(cè)電路的輸出端與所述延時(shí)器電路的輸入端連接，所述延時(shí)器電路通過(guò)檢測(cè)所述檢測(cè)電路的輸出端的信號(hào)為高電平的時(shí)間來(lái)檢測(cè)驅(qū)動(dòng)負(fù)載的大小； 與所述延時(shí)器電路的輸出端連接的偏置電壓電路，所述偏置電壓電路用于根據(jù)所述驅(qū)動(dòng)負(fù)載的大小為所述驅(qū)動(dòng)電流電路提供不同的偏置電壓； 與所述驅(qū)動(dòng)電流電路連接的鉗位電路，所述鉗位電路用于限制驅(qū)動(dòng)電流電路輸出端電壓的最大值； 所述驅(qū)動(dòng)電流電路用于根據(jù)所述不同的偏置電壓，調(diào)節(jié)所述驅(qū)動(dòng)電流電路輸出端電流的大??； 所述檢測(cè)電路與所述鉗位電路和所述驅(qū)動(dòng)電流電路連接，所述檢測(cè)電路用于檢測(cè)所述驅(qū)動(dòng)電流電路輸出端的電壓值，并傳輸至所述延時(shí)器電路。
2.根據(jù)權(quán)利要求1所述的自適應(yīng)驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)偏置電路包括:第一反相器(104)、電流源(I)、第一開(kāi)關(guān)管(Mil)、第二開(kāi)關(guān)管(M12)、第一 NMOS管(Ml)、第二NMOS 管(M2)、第一 PMOS 管(M3)、第二 PMOS 管(M4)、第三 PMOS 管(M5)、第四 PMOS 管(M6)、第五PMOS管(M7)、第六PMOS管(M8)、第七PMOS管(M9)和第八PMOS管(MlO);其中， 所述延時(shí)器電路的輸出端一方面與所述第一反相器(104)的輸入端連接，另一方面與所述第一開(kāi)關(guān)管(Mll)的柵極連接，所述第一反相器(104)的輸出端與所述第二開(kāi)關(guān)管(M12)的柵極連接；所述第一開(kāi)關(guān)管(Mll)的一端與所述第二 PMOS管(M4)的柵極和漏極連接后與所述電流源(I)的正極連接，所述電流源(I)的負(fù)極接地，所述第二 PMOS管(M4)的源極與所述第一 PMOS管(M3)的漏極和柵極連接，所述第一 PMOS管(M3)的源極與一電源電壓(VDD)連接；所述第二 PMOS管(M4)的柵極一方面與所述第六PMOS管(M8)的柵極連接，另一方面與所述第八PMOS管(MlO)的柵極連接； 所述第一開(kāi)關(guān)管(Mll)的另一端分別與所述第二開(kāi)關(guān)管(M12)的漏極和所述第四PMOS管(M6)的柵極連接，所述第二開(kāi)關(guān)管(M12)的源極與所述電源電壓(VDD)連接，所述第四PMOS管(M6)的源極與所述第三PMOS管(M5)的漏極連接，所述第三PMOS管(M5)的源極與所述電源電壓(VDD)連接，所述第三PMOS管(M5)的柵極與所述第一 PMOS管(M3)的柵極連接；所述第六PMOS管(M8)的源極與所述第五PMOS管(M7)的漏極連接，所述第五PMOS管(M7)的源極與所述電源電壓(VDD)連接，所述第五PMOS管(M7)的柵極與所述第一PMOS管(M3)的柵極連接；所述第八PMOS管(MlO)的源極與所述第七PMOS管(M9)的漏極連接，所述第七PMOS管(M9)的源極與所述電源電壓(VDD)連接，所述第七PMOS管(M9)的柵極與所述第一 PMOS管(M3)的柵極連接； 所述第四PMOS管(M6)的漏極與所述第六PMOS管(M8)的漏極連接后與所述第一 NMOS管(Ml)短接的柵極和漏極連接并輸出第一偏置電壓(Vnbl)，所述第一 NMOS管(Ml)的源極接地；所述第八PMOS管(MlO)的漏極與所述第二 NMOS管(M2)短接的柵極和漏極連接并輸出第二偏置電壓(Vnb2)，所述第二 NMOS管(M2)的源極接地。
3.根據(jù)權(quán)利要求2所述的自適應(yīng)驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)電流電路包括:第二反相器(105)、第一電阻(Rl)、第一二極管(Dl)、第九PMOS管(M13)、第十PMOS管(M14)、第^^一 PMOS 管(M15)、第十二 PMOS 管(M16)、第三 NMOS 管(M17)、第四 NMOS 管(M18)、第五NMOS 管(M19)、第六 NMOS 管(M20)、第七 NMOS 管(M21)、第八 NMOS 管(M22)和第九 NMOS 管(M23);其中， 一開(kāi)關(guān)調(diào)制信號(hào)(Pwm) —方面與所述第二反相器(105)的輸入端連接，另一方面與所述第七NMOS管(M21)的柵極連接；所述第二反相器(105)的輸出端一方面與所述第三NMOS管(M17)的柵極連接，另一方面與所述第九NMOS管(M23)的柵極連接，所述第三NMOS管(M17)的漏極一方面與所述第九PMOS管(M13)的柵極和漏極連接，另一方面串聯(lián)第一電阻(Rl)后與所述電源電壓(VDD)連接；所述第九PMOS管(M13)的源極、所述第十PMOS管(M14)的源極、所述第i^一 PMOS管(M15)源極和所述第十二 PMOS管(M16)的源極均與所述電源電壓(VDD)連接，所述第九PMOS管(M13)的柵極和所述第十PMOS管(M14)的柵極連接，所述第十PMOS管(M14)的漏極與所述第十一 PMOS管(M15)短接的柵極和漏極連接，所述第i^一 PMOS管(M15)的柵極和所述第十二 PMOS管(M16)的柵極連接； 所述第三NMOS管(M17)的源極與所述第四NMOS管(M18)的漏極連接，所述第四NMOS管(M18)的柵極與所述第一偏置電壓(Vnbl)連接，所述第四NMOS管(M18)的源極接地；所述第十PMOS管(M14)的漏極分別與所述第五NMOS管(M19)的漏極和所述第七NMOS管(M21)的漏極連接，所述第五NMOS管(M19)的源極與所述第六NMOS管(M20)的漏極連接，所述第六NMOS管(M20)的柵極與所述第一偏置電壓(Vnbl)連接，所述第六NMOS管(M20)的源極接地；所述第七NMOS管(M21)的源極與所述第八NMOS管(M22)的漏極連接，所述第八NMOS管(M22)的柵極與所述第二偏置電壓(Vnb2)連接，所述第八NMOS管(M22)的源極接地；所述第五NMOS管(M19)的柵極與所述檢測(cè)電路(106)的輸出端連接； 所述第十二 PMOS管(M16)的漏極與所述第一二極管(Dl)的陽(yáng)極連接，所述第一二極管(Dl)的陰極與所述鉗位電路(107)連接并輸出電壓(Vbd)，所述第九NMOS管(M23)的漏極與所述鉗位電路(107)連接和所述第九NMOS管(M23)的源極接地。
4.根據(jù)權(quán)利要求3所述的自適應(yīng)驅(qū)動(dòng)電路，其特征在于，所述鉗位電路(107)包括:第二電阻(R2)、第二二級(jí)管(D2)、第三二極管(D3)、第十NMOS管(M24);其中， 所述第二電阻(R2)的一端所述第一二極管(Dl)的陰極連接并輸出所述電壓(Vbd)，所述第二電阻(R2)的另一端分別與所述第九NMOS管(M23)的漏極和所述第二二級(jí)管(D2)的陰極連接，所述第二二級(jí)管(D2)的陽(yáng)極與所述第三二極管(D3)的陰極連接，所述第三二極管(D3)的陽(yáng)極與所述第十NMOS管(M24)的柵極和漏極連接后與所述檢測(cè)電路(106)的輸入端連接，所述第十NMOS管(M24)的源極接地。
5.根據(jù)權(quán)利要求4所述的自適應(yīng)驅(qū)動(dòng)電流，其特征在于，所述第二二級(jí)管(D2)和所述第三二極管(D3)為齊納二級(jí)管。
【文檔編號(hào)】H03K17/567GK104300952SQ201410609694
【公開(kāi)日】2015年1月21日 申請(qǐng)日期:2014年11月3日 優(yōu)先權(quán)日:2014年11月3日
【發(fā)明者】吳強(qiáng), 朱樟明, 劉簾曦, 楊銀堂, 高紅 申請(qǐng)人:西安電子科技大學(xué)