基于保護門的時域加固鎖存器的制造方法
【專利摘要】本發(fā)明涉及抗輻射集成電路設(shè)計領(lǐng)域。為提供一種設(shè)計加固的鎖存器，能夠抵抗多內(nèi)部節(jié)點翻轉(zhuǎn)，還可以抵抗輸入端口及時鐘線上的瞬時脈沖。為此，本發(fā)明采用的技術(shù)方案是，基于保護門的時域加固鎖存器，由6個傳輸門TG1?6，3個反相器INV1?3，3個二輸入保護門DIG1?3和一個三輸入保護門、延時單元構(gòu)成，輸入端Dl、D2、D3分別依次對應(yīng)通過傳輸門TG1、傳輸門TG2、傳輸門TG3送入對應(yīng)的二輸入保護門DIG1?3，延時單元設(shè)置在輸出A、B、C節(jié)點或者輸入端D1、D2、D3節(jié)點中的任一處。本發(fā)明主要應(yīng)用于抗輻射集成電路設(shè)計。
【專利說明】基于保護門的時域加固鎖存器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及抗輻射集成電路設(shè)計領(lǐng)域，特別是涉及一種基于保護門的時域加固鎖 存器。

【背景技術(shù)】
[0002] 對于應(yīng)用于空間環(huán)境中的數(shù)字電路，特別是時序電路，SEU的發(fā)生會嚴重影響芯 片功能的正確性?，F(xiàn)有的加固技術(shù)多數(shù)針對SEU。但是隨著集成電路尺寸的減小以及芯片 供電電壓的下降，電路內(nèi)部節(jié)點可以存儲的關(guān)鍵電荷量大大減少，MBU發(fā)生的幾率正在逐 步上升。時鐘線和輸入端口的SET的發(fā)生也會傳入電路，影響電路的性能。鎖存器是電路 中最常用到的存儲單元，對于鎖存器的加固尤為重要。常用的設(shè)計加固方法（Radiation Hardened-by Design, RHBD)有代碼級加固和電路級加固還有版圖級加固等。電路級加固方 法例如經(jīng)典的模組冗余，用三模冗余抵抗SEU,用五模冗余抵抗單粒子注入引起的雙節(jié)點翻 轉(zhuǎn)（Double node upset, DNU)。


【發(fā)明內(nèi)容】

[0003] 為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提供一種設(shè)計加固的鎖存器，它不僅能夠抵 抗多內(nèi)部節(jié)點翻轉(zhuǎn)，還可以抵抗輸入端口及時鐘線上的瞬時脈沖。為此，本發(fā)明采用的技術(shù) 方案是，基于保護門的時域加固鎖存器，由6個傳輸門TG1?6, 3個反相器INV1?3, 3個二 輸入保護門DIG1?3和一個三輸入保護門、延時單元構(gòu)成，有三路相同的輸入信號分別對 應(yīng)輸入到輸入端〇1、02、03，輸入端01、02、03分別依次對應(yīng)通過傳輸門了61、傳輸門162、 傳輸門TG3送入對應(yīng)的二輸入保護門DIG1?3,輸入信號經(jīng)輸入端D1、輸入端D2作為二輸 入保護門DIG1的輸入，二輸入保護門DIG1的輸出A經(jīng)過反相器INV1和傳輸門TG4連至輸 入端D1 ;輸入端D2、輸入端D3作為二輸入保護門DIG2的輸入，二輸入保護門DIG2的輸出 B經(jīng)由反相器INV2和傳輸門TG5連至輸入端D2 ;輸入端D1、輸入端D3作為二輸入保護門 DIG3的輸入，二輸入保護門DIG3的輸出C經(jīng)反相器INV3和TG6連至輸入端D3 ;輸出A、B、 C作為三輸入保護門TIG的輸入信號，三輸入保護門TIG輸出為Q ;延時單元設(shè)置在輸出A、 B、C節(jié)點或者輸入端Dl、D2、D3節(jié)點中的任一處。
[0004] 二輸入保護門DIG結(jié)構(gòu)為，使用兩個PM0S管PM1和PM2串聯(lián)，兩個NM0S管匪1和 NM2串聯(lián)；PM1的源級接VDD，PM2的漏極接NM2的漏極，NM1的源級接GND，PM1和NM1的柵 極作為一個輸入A，PM2和匪2的柵極作為另一個輸入B，PM2和匪2的漏極作為輸出0。
[0005] 三輸入保護門TIG的結(jié)構(gòu)為：使用三個PM0S管PM4、PM5、PM6串聯(lián)，三個NM0S管 NM4、NM5、NM6串聯(lián)；PM4的源級接VDD，PM6的漏極接NM6的漏極，NM4的源級接GND，PM4和 NM4的柵極作為一個輸入A，PM5和匪5的柵極作為另一個輸入B，PM6和NM6的柵極作為另 一個輸入C，PM6和NM6的漏極作為輸出0。
[0006] 延時單元結(jié)構(gòu)為二輸入保護門兩個輸入端之間連接一個延時器，通過調(diào)整延時單 元中間兩個晶體管的寬*長可以調(diào)節(jié)T大小。
[0007] 本發(fā)明的技術(shù)特點及效果：
[0008] 本發(fā)明是通過結(jié)構(gòu)設(shè)計的手段對電路進行加固的，因此能夠抵抗由于單個輻射粒 子造成的不同阱中多個敏感節(jié)點的同時翻轉(zhuǎn)，從而使鎖存器的存儲狀態(tài)不會發(fā)生改變。
[0009] 本發(fā)明的兩種結(jié)構(gòu)使用DIG和延遲單元的組合來屏蔽輸入端口和時鐘線的SET， 是一種時間域加固鎖存器。

【專利附圖】

【附圖說明】
[0010] 圖1 DIG和延遲單元的組合結(jié)構(gòu)；
[0011] 圖2延時單元結(jié)構(gòu)；
[0012] 圖3 (a)DIG的晶體管級結(jié)構(gòu)，（b)DIG的邏輯符號，（c)DIG的輸入輸出變化；
[0013] 圖4 (a)TIG的晶體管級結(jié)構(gòu)，（b)TIG的邏輯符號，（c)TIG的輸入輸出變化；
[0014] 圖5基于保護門的非時域加固鎖存器結(jié)構(gòu)；
[0015] 圖6基于保護門的時域抗輻射鎖存器I結(jié)構(gòu)；
[0016] 圖7基于保護門的時域抗輻射鎖存器II結(jié)構(gòu)。

【具體實施方式】
[0017] CMOS圖像傳感器是目前實現(xiàn)固態(tài)成像的主流技術(shù)。憑借優(yōu)異的性能，CMOS圖像傳 感器在空間成像領(lǐng)域得到了廣泛的應(yīng)用，用以執(zhí)行地球勘測、遙感成像、星敏感器、星圖像 采集和飛船可視系統(tǒng)等空間任務(wù)。然而，空間環(huán)境中由高能粒子和電磁波構(gòu)成的輻射，會導(dǎo) 致CMOS圖像傳感器出現(xiàn)功能錯誤和性能退化，甚至造成芯片的永久性損毀。因此，在設(shè)計 面向空間應(yīng)用的CMOS圖像傳感器時，必須對其輻射效應(yīng)和抗輻射加固進行深入的研究。
[0018] 本發(fā)明涉及抗福射集成電路設(shè)計領(lǐng)域，設(shè)計使用二輸入保護門（Double Input Guardgate，DIG)和三輸入保護門（Trible Input Guardgate，TIG)對時序電路進行加固， 具有抗單粒子翻轉(zhuǎn)（Single event upset，SEU)和多比特翻轉(zhuǎn)（Multiple-bit upset，MBU) 的能力。增加一個延時單兀使之成為時域加固鎖存器，可以抵抗輸入端口和時鐘線上的瞬 時脈沖（Single event transisent，SET)。
[0019] 本發(fā)明的鎖存器需要加入一個延時單元。當(dāng)鎖存器的存儲節(jié)點由于粒子轟擊而發(fā) 生SEU時，該鎖存器能夠過濾掉沉積在敏感節(jié)點上的電荷，從而使鎖存器的存儲狀態(tài)不會 發(fā)生改變。當(dāng)輸入端口和時鐘線發(fā)生SET時，DIG和延時單元的組合可以屏蔽掉錯誤脈沖， 使錯誤不向后傳播，從而使鎖存器的存儲狀態(tài)不會發(fā)生改變。
[0020] 下面結(jié)合附圖和【具體實施方式】進一步詳細說明本發(fā)明。
[0021] 圖1是DIG和延時單元DELAY的組合結(jié)構(gòu)，延時單元加在DIG的一個輸入端。其 中延時單元結(jié)構(gòu)如圖2，P1、N1和P3、N3各自組成兩組反相器，P2的源漏接VDD，N2的源漏 接GND，P2和N2的柵極共同接前一組反相器PI、N1的輸出A和后一組反相器P3、N3的輸 入B。DIG在兩個輸入不相同時輸出為高阻態(tài)，維持原來的電平。在兩個輸入信號相同時， 該單元的功能與反相器的功能一致。延時單元具有時長為T的延時，當(dāng)輸入信號發(fā)生SET， 且SET脈沖寬度小于T時，可以屏蔽掉SET，輸出不受影響。其中的DIG(如圖3(a)所示為 其晶體管級結(jié)構(gòu)，（b)為其邏輯符號，（c)為其時序圖）使用兩個PM0S和兩個NM0S串聯(lián)， PM1和PM2串聯(lián)，NM1和NM2串聯(lián)，PM1的源級接VDD，PM2的漏極接NM2的漏極，NM1的源 級接GND，PM1和匪1的柵極作為一個輸入A，PM2和匪2的柵極作為另一個輸入B，PM2和 NM2的漏極作為輸出0。DIG在兩個輸入不相同時輸出為高阻態(tài)。在兩個輸入信號相同時， 該單元的功能與反相器的功能一致。TIG(如圖4(a)所示為其晶體管級結(jié)構(gòu)，（b)為其邏輯 符號，（c)為其時序圖）與DIG類似，使用三個PM0S管和三個NM0S管串聯(lián)，具有三個輸入 端。在三個輸入信號不相同時輸出為高阻態(tài)，在三個輸入信號相同時，該單兀的功能與反相 器的功能一致。該鎖存器在透明狀態(tài)，TG1?3導(dǎo)通，TG4?6截止，信號由D傳至Q ;保持 狀態(tài)，TG1?3截止，TG4?6導(dǎo)通，在這個階段容易發(fā)生粒子轟擊引起的電平翻轉(zhuǎn)。
[0022] 本發(fā)明提出的結(jié)構(gòu)基于一種非時域加固的鎖存器（如圖5為其結(jié)構(gòu)圖），它使用6 個傳輸門了61?6,3個反相器1觀1?3,3個二輸入保護門（0〇111316 1即1^6皿1(^3七6,016) DIG1?3和一個三輸入保護門（Trible Input Guardgate，TIG)。有三路相同的輸入信號 01、02、03，它們分別通過開關(guān)了61、了62、了63送入鎖存器。01、02作為0161的輸入，0161的 輸出A經(jīng)過一個反相器INV1和開關(guān)TG4連至它的一個輸入端D1。同樣D2、D3作為DIG2 的輸入，輸出B經(jīng)由反相器INV2和TG5連至D2。D1、D3作為DIG3的輸入，輸出C經(jīng)反相器 INV3和TG6連至D3。A、B、C作為TIG的輸入信號，輸出Q。這種鎖存器可以屏蔽一位SEU， 但是對于時鐘線和輸入端口發(fā)生的SET則沒有保護作用。通過增加一個延時單元可以進一 步成為時域加固鎖存器，根據(jù)增加延時單元的位置不同可以分為兩類時域加固電路。延時 單元可以加在A、B、C節(jié)點，或者加在D1、D2、D3節(jié)點。
[0023] 下面通過兩個具體例子說明本發(fā)明的應(yīng)用方法和工作原理。
[0024] 鎖存器I (結(jié)構(gòu)圖如圖6)將圖一中所用延時單元加到D1節(jié)點，D1經(jīng)延時之前的 節(jié)點是D1'，分析如下。內(nèi)部節(jié)點有7個，因為D1'和D1是由一個延時單元相連，當(dāng)其中一 個發(fā)生電平翻轉(zhuǎn)時，另一個節(jié)點也會受影響，所以將D1'和D1視為狀態(tài)相同的一個節(jié)點D1。 這樣可以將內(nèi)部節(jié)點分為2組，分別是{D1、D2、D3}和{A、B、C}，也可以按構(gòu)成單元分類， 分為 3 個支路{DIG1，INV1，DELAY}, {DIG2, INV2}，{DIG3, INV3}。發(fā)生 SEU 時，可以發(fā)生 2 類，即SEU分別發(fā)生在第一組和第二組節(jié)點。發(fā)生在第一組節(jié)點的SEU不會傳播到第二組 的節(jié)點，這是通過DIG來屏蔽掉的，發(fā)生在第二組節(jié)點的SEU由TIG屏蔽不會傳播到Q。我 們假設(shè)SEU發(fā)生在D2和A節(jié)點，通過分析這兩個典型節(jié)點，可以論證所有SEU發(fā)生的情況。 SEU發(fā)生在D2時，D2是DIG 1和DIG 2的輸入，所以這兩個DIG狀態(tài)浮空，輸出A和B和C 在這個時鐘周期內(nèi)保持不變，屏蔽錯誤，鎖存器輸出Q也就保持不變。SEU發(fā)生在節(jié)點A時， 支路{DIG1，INV1}浮空，但是B和C保持正常，所以鎖存器輸出Q保持不變?？梢?00%屏 蔽掉SEU。
[0025] 當(dāng)發(fā)生DNU時，可能發(fā)生DNU的情況共有15種，按2組節(jié)點的分類，可以分為三 類。我們?nèi)∪N典型情況進行說明。當(dāng)D1和D2發(fā)生DNU時，DIG1的兩個輸入同時變化，A 的狀態(tài)發(fā)生翻轉(zhuǎn)，支路{DIG1，INV1，DELAY}浮空，通過INV1使D1的狀態(tài)在該時鐘周期內(nèi) 不可恢復(fù)，而B的狀態(tài)不變，D2的狀態(tài)通過INV2得以恢復(fù)，C的狀態(tài)也不變。所以TIG的 三個輸入中有一個狀態(tài)A變化，輸出Q保持不變。當(dāng)DNU發(fā)生在D2和A時，A的錯誤電平 通過INV1使D1發(fā)生翻轉(zhuǎn)，DIG2的兩個輸入信號D1和D2都錯誤，所以B也發(fā)生錯誤翻轉(zhuǎn)， 支路{DIG1，INV1，DELAY}和{DIG2，INV2}浮空。但C是正確的，所以TIG的輸出電平仍正 確。當(dāng)DNU發(fā)生在A和B時，D1和D2的狀態(tài)通過INV1和INV2發(fā)生錯誤翻轉(zhuǎn)，支路{DIG1， INV1，DELAY}和{DIG2, INV2}浮空，但D3和C是正確的，所以TIG的輸出Q仍正確。但是 如果輸出節(jié)點Q發(fā)生錯誤電平翻轉(zhuǎn)是不可抵抗的。
[0026] 當(dāng)輸入端口發(fā)生SET時，支路{DIG1，INV1，DELAY}不會受其影響，A的電平正確， 另外兩支路會傳播錯誤電平，B和C有可能采到錯誤電平引起錯誤翻轉(zhuǎn)，A維持TIG輸出的 正確。當(dāng)SET發(fā)生在CLK時，支路{DIG1，INV1，DELAY}仍保持正確的透明或維持階段，A保 持正確電平，保護Q的正確性。達到時域加固的目的。
[0027] 鎖存器II延時單元放在B節(jié)點，B經(jīng)過延時之后的節(jié)點是B'，使用如圖7所示的電 路結(jié)構(gòu)。
[0028] 當(dāng)考慮內(nèi)部節(jié)點對SEU和MBU的保護作用時，鎖存器II與I原理相同，不再贅述。 考慮時域加固效果時分析如下，當(dāng)時鐘線發(fā)生SET且SET引起的脈沖寬度小于T時，開關(guān)會 錯誤的打開或閉合，使鎖存器在發(fā)生SET時可能錯誤的處于保持階段，這樣A、B、C節(jié)點的信 號可能發(fā)生瞬間跳變，但是由于DELAY的存在，B'的電平變化是在SET發(fā)生后的T時間發(fā)生 的。也就是說在T時間之前，B'點保持正確的電平，T時間之后，A、C恢復(fù)正確的電平。所 以TIG的輸出Q保持穩(wěn)定，不受SET的影響。當(dāng)輸入端發(fā)生SET時，錯誤脈沖信號傳至A、 B、C節(jié)點，但是B'相對于A和C總會有T的延時，可以保證TIG的三個輸入端至少有一個 保持正確電平，從而保持Q穩(wěn)定，屏蔽SET。
[0029] 由于輻射粒子造成的SET脈沖寬度在幾十個ps到幾百個ps不等。要使延時T大 于脈沖寬度。通過調(diào)整延時單元的晶體管PM2和匪2的寬*長可以調(diào)節(jié)T大小。令T = 500ps〇
【權(quán)利要求】
1. 一種基于保護門的時域加固鎖存器，其特征是，由6個傳輸門TG1?6, 3個反相器 INV1?3, 3個二輸入保護門DIG1?3和一個三輸入保護門構(gòu)成，有三路相同的輸入信號 分別對應(yīng)輸入到輸入端〇1、02、03，輸入端01、02、03分別依次對應(yīng)通過傳輸門了61、傳輸門 TG2、傳輸門TG3送入對應(yīng)的二輸入保護門DIG1?3,輸入信號經(jīng)輸入端D1、輸入端D2作為 二輸入保護門DIG1的輸入，二輸入保護門DIG1的輸出A經(jīng)過反相器INV1和傳輸門TG4連 至輸入端D1 ;輸入端D2、輸入端D3作為二輸入保護門DIG2的輸入，二輸入保護門DIG2的 輸出B經(jīng)由反相器INV2和傳輸門TG5連至輸入端D2 ;輸入端D1、輸入端D3作為二輸入保 護門DIG3的輸入，二輸入保護門DIG3的輸出C經(jīng)反相器INV3和TG6連至輸入端D3 ;輸出 A、B、C作為三輸入保護門TIG的輸入信號，三輸入保護門TIG輸出為Q ;延時單元設(shè)置在輸 出A、B、C節(jié)點或者輸入端Dl、D2、D3節(jié)點中的任一處。
2. 如權(quán)利要求1所述的基于保護門的時域加固鎖存器，其特征是，二輸入保護門DIG結(jié) 構(gòu)為，使用兩個PMOS管PM1和PM2串聯(lián)，兩個NMOS管NM1和NM2串聯(lián)；PM1的源級接VDD， PM2的漏極接匪2的漏極，匪1的源級接GND，PM1和匪1的柵極作為一個輸入A，PM2和匪2 的柵極作為另一個輸入B，PM2和匪2的漏極作為輸出0。
3. 如權(quán)利要求1所述的基于保護門的時域加固鎖存器，其特征是，三輸入保護門TIG 的結(jié)構(gòu)為：使用三個PM0S管PM4、PM5、PM6串聯(lián)，三個NM0S管NM4、NM5、NM6串聯(lián)；PM1的源 級接VDD，PM3的漏極接匪3的漏極，匪1的源級接GND，PM1和匪1的柵極作為一個輸入A， PM2和匪2的柵極作為另一個輸入B，PM3和匪3的柵極作為另一個輸入C，PM3和匪3的漏 極作為輸出〇。
4. 如權(quán)利要求1所述的基于保護門的時域加固鎖存器，其特征是，延時單元結(jié)構(gòu)為二 輸入保護門兩個輸入端之間連接一個延時器，通過調(diào)整延時單元中間兩個晶體管的寬*長 可以調(diào)節(jié)T大小。
【文檔編號】H03K19/094GK104218941SQ201410489854
【公開日】2014年12月17日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】徐江濤, 閆茜, 聶凱明, 姚素英, 史再峰, 高志遠 申請人:天津大學(xué)