用于σδ 模擬-數(shù)字轉(zhuǎn)換器的積分器輸出擺動降低技術(shù)的制作方法
【專利摘要】本發(fā)明涉及用于ΣΔ模擬-數(shù)字轉(zhuǎn)換器的積分器輸出擺動降低技術(shù)。本發(fā)明的實(shí)施例可以包括裝置和方法，以減少在多級環(huán)路濾波器的每一級中的輸出擺動，并同時(shí)保持對每個(gè)相應(yīng)級所期望的信號傳遞功能。環(huán)路濾波器的給定級可包括積分器、反饋路徑、第一消除路徑和第二消除路徑。第一消除路徑可以耦合到積分器的輸出。第二消除路徑可以耦合到關(guān)于該積分器的輸入和輸出所提供的反饋路徑。第一消除信號可以被注入到第一消除路徑，以減少積分器的輸出擺動。第二消除信號可以被注入到所述第二消除路徑，以減少由第一消除信號所引起的積分器的信號傳遞功能的變化。
【專利說明】用于Σ Δ模擬-數(shù)字轉(zhuǎn)換器的積分器輸出擺動降低技術(shù)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及西格瑪-代爾塔(Σ Δ)模擬-數(shù)字轉(zhuǎn)換器。

【背景技術(shù)】
[0002]在常規(guī)的Σ Δ轉(zhuǎn)換器中，前端階段使用電荷存儲元件(即，存儲電容)采樣輸入電壓，以及電荷然后被積累在另一組元件(即，積分電容)上。然后集成的采樣由例如閃速ADC的模擬-數(shù)字轉(zhuǎn)換器(ADC)進(jìn)行量化。ADC的輸出可以通過反饋DAC循環(huán)回送以從輸入電壓中減去。反饋DAC取決于ADC輸出位狀態(tài)對參考電壓進(jìn)行采樣。
[0003]常規(guī)的Σ AADC包括:環(huán)路濾波器、積分器、ADC、反饋DAC以及減法器。Σ AADC在時(shí)間t接收模擬輸入信號x[t]，并在離散時(shí)間’η’生成N值數(shù)字輸出信號y [η]。輸出信號y[n]的分辨率由ADC的分辨率決定。
[0004]在操作過程中，減法器從輸入信號x[t]減去記為ya[t]的反饋信號。反饋信號是DAC的輸出信號y[n]的模擬表示。來自減法器的輸出信號通過環(huán)路濾波器進(jìn)行濾波，該環(huán)路濾波器可以對從減法器輸出的信號使用積分器有效地執(zhí)行至少一次積分。來自環(huán)路濾波器的輸出被饋送到ADC。ADC產(chǎn)生輸出信號y[n]，輸入信號x[t]的數(shù)字表示。積分器是常規(guī)的Σ AADC中的誤差來源。具體而言，SAADC內(nèi)的每個(gè)積分器可具有引起增加放大器失真的不良輸出擺動。
[0005]Σ AADC已被廣泛應(yīng)用于數(shù)字音頻和高精密儀器儀表系統(tǒng)中。最近，SAADC最新應(yīng)用于基礎(chǔ)寬帶射頻接收器中。在Σ △ ADC的設(shè)計(jì)中，最好是具有小的積分器輸出擺動(對于給定的積分器增益)，以使放大器失真較小以及電流消耗降低。遺憾的是，積分器的輸出擺動由系數(shù)的縮放和電源電壓裕量來確定。當(dāng)積分器經(jīng)過縮放用于較小的擺動時(shí)，他們的ADC增益減小。這將導(dǎo)致以下階段的較大噪聲貢獻(xiàn)。在實(shí)際設(shè)計(jì)過程中，縮放可以進(jìn)行優(yōu)化，以達(dá)到噪聲、失真和功耗之間的最佳權(quán)衡。然而，希望在不損害噪音性能的情況下降低積分器輸出擺動。
[0006]之前降低積分器輸出擺動的努力會產(chǎn)生不良的副作用。例如，一些技術(shù)引入從環(huán)路濾波器中第一級積分器的輸入的前饋路徑以隨后級積分器的輸入，以部分抵消由耦合到相同節(jié)點(diǎn)的反饋DAC所產(chǎn)生的電流。前積分器的輸出擺動被迫變小，因?yàn)殡S后級的凈輸入應(yīng)接近于零。但是，前饋技術(shù)的非顯而易見的副產(chǎn)品在于:因?yàn)轭~外的信號路徑，增加的前饋路徑將改變積分器的信號傳遞功能(SFT)。這種效果對于帶外反應(yīng)是更嚴(yán)重的并有時(shí)導(dǎo)致大的峰值。因此，上述設(shè)計(jì)技術(shù)不適合于具有嚴(yán)格STF要求的設(shè)計(jì)。

【專利附圖】

【附圖說明】
[0007]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的Σ AADC的多級環(huán)路濾波器的前兩級的電路圖。
[0008]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的連續(xù)時(shí)間Σ AADC的多級環(huán)路濾波器的前兩級的電路圖。
[0009]圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的開關(guān)電容Σ AADC的多級環(huán)路濾波器的前兩級的電路圖。

【具體實(shí)施方式】
[0010]本發(fā)明的實(shí)施例可以包括裝置和方法，以減少在多級環(huán)路濾波器的每一級中的輸出擺動，并同時(shí)保持對每個(gè)相應(yīng)級所期望的信號傳遞功能。環(huán)路濾波器的給定級可包括積分器、反饋路徑、第一消除路徑和第二消除路徑。第一消除路徑可以耦合到積分器的輸出。第二消除路徑可以耦合到關(guān)于該積分器的輸入和輸出所提供的反饋路徑。第一消除信號可以被注入到第一消除路徑，以減少積分器的輸出擺動。第二消除信號可以被注入到所述第二消除路徑，以減少由第一消除信號所引起的積分器的信號傳遞功能的變化。在這種方式下，積分器的輸出擺動可被減少，而不顯著影響積分器的信號傳輸功能。
[0011]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的Σ AADC的多級環(huán)路濾波器的前兩級的電路圖。環(huán)路濾波器100可接收輸入信號Vin、集成信號Vin、并將集成的Vin信號輸出到ADC。環(huán)路濾波器100的第一階段(或第一積分器)110可包括跨導(dǎo)放大器Gml 110.1、輸入阻抗Zin 110.2、輸出阻抗Zout 110.3、反饋電容器Cl 110.4、反饋DACl 110.5、在第一前饋補(bǔ)償路徑110.8上提供的消除阻抗Zc 110.6以及在第二前饋補(bǔ)償路徑110.9上提供的消除電容器Ce 110.7。第二階段(或第二積分器)120可包括跨導(dǎo)放大器120.1、反饋電容器C2120.2 和反饋 DAC2 120.3。
[0012]輸入阻抗Zin 110.2和反饋DACl 110.5可耦合到所述跨導(dǎo)放大器Gml 110.1的輸入端，以及輸出阻抗Zout 110.3可耦合在跨導(dǎo)放大器Gml 110.1的輸出端和跨導(dǎo)放大器Gm2120.1的輸入端之間。反饋DAC2 120.3可被耦合到所述跨導(dǎo)放大器Gm2 120.1的輸入端?？梢栽陉P(guān)于各個(gè)跨導(dǎo)放大器Gml 110.1和Gm2 120.1的反饋中提供反饋電容Cl 110.4和C2120.2。第一消除路徑110.8可以包括消除阻抗Zc，并且可以在一端耦合到環(huán)路濾波器100的輸入端Vin，以及在另一端耦合到互導(dǎo)放大器120.1的輸入端。第二消除路徑110.9可以包括消除電容器Ce 110.7，并且可以在一端耦合到跨導(dǎo)放大器Gml 110.1的反饋路徑以及在另一端耦合到環(huán)路濾波器100的輸入端Vin。
[0013]輸入信號Vin可以通過前饋通路110.11稱合到第二消除路徑110.9,和第一消除路徑110.8。當(dāng)?shù)谝幌窂?10.8是非反轉(zhuǎn)時(shí)，第二消除路徑110.9可反轉(zhuǎn)輸入信號Vin。在這種方式中，第一前饋信號Sigl可從第一消除路徑110.8輸出，以及第二前饋信號Sig2(其與第一前饋Sigl，幅度相等以及極性相反)可從第二消除路徑110.9輸出。
[0014]在操作期間，第一前饋信號Sigl可通過節(jié)點(diǎn)in2(即，第二級120的輸入端)的消除阻抗Zc 110.6被注入到第一消除路徑110.8。消除阻抗Zc可以平衡DAC2 120.3的電流。因此，可降低在節(jié)點(diǎn)outl的電壓擺動(即，跨導(dǎo)放大器Gml 110.1的輸出)。雖然通過消除阻抗Zc 110.6的第一消除路徑110.8可不影響第一級110的噪聲傳遞功能(NTF)，但因?yàn)檩斎胄盘朧in現(xiàn)在正通過環(huán)路濾波器100中的多條路徑，信號傳遞功能(STF)可受到影響。
[0015]第二前饋(或消除)信號Sig2可以通過消除電容器Ce 110.7、反饋電容器Cl110.4，輸出阻抗Zout 110.3被注入到第二消除路徑110.9。第一前饋(或消除)信號Sigl (通過Zc 110.6)可以與第二前饋信號SIG2(通過消除電容器Ce 110.7、反饋電容110.4以及輸出阻抗Zout 110.3)是大小相等，極性相反的。如果根據(jù)下面的公式設(shè)置Ce、CUZout和Zc的值，前饋信號Sigl和Sig2可被消除:
[0016]Zc = Zout*Cl/Cc 等式(I)
[0017]因此，由于兩個(gè)消除路徑110.8和110.9流入第二級120 (在節(jié)點(diǎn)in2)的凈電流可大幅減少。因此，因?yàn)锳DC(在環(huán)路濾波器100的輸出端)根本看不到兩個(gè)注入的信號，環(huán)路濾波器100的SFT可以實(shí)質(zhì)上保持不變。
[0018]該環(huán)路濾波器100的第一級110可包括緩沖器130 (以虛線示出作為選項(xiàng))。緩沖器130可耦合在輸入電壓信號Vin和消除電容器Ce 110.7之間。緩沖器130可以減少環(huán)路濾波器100集成到其中的CTSD ADC的前端的負(fù)荷。緩沖器130的帶內(nèi)噪聲和失真貢獻(xiàn)可以以和注入信號Vin類似的方式被消除。延遲也可以被添加到緩沖器130以匹配STF延遲，用于優(yōu)化第一級110的輸出擺動減小。
[0019]雖然以上參考圖1的實(shí)施例可以使用兩個(gè)消除路徑110.8和110.9減少多級環(huán)路濾波器100的第一積分器110的輸出擺動，相同的技術(shù)可以被擴(kuò)展到第二積分器120以及多級環(huán)路濾波器100的剩余階段(未示出)。此外，上述技術(shù)也可以適用于特定類型的Σ AADC，諸如連續(xù)時(shí)間的Σ Λ ADC(“CTSD ADC”)或開關(guān)電容Σ AADC0圖2和3是本申請的實(shí)施例的示例性電路配置的電路圖。
[0020]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的CTSD ADC的多級環(huán)路濾波器200中的前兩級電路圖。環(huán)路濾波器200可接收輸入信號Vin、集成信號Vin并將集成的Vin信號輸出到ADC0環(huán)路濾波器200的第一級(或第一積分器)210可以包括跨導(dǎo)放大器Gml 210.1、輸入電阻Rl 210.2、輸出電阻R2 210.3、反饋電容器Cl 210.4、反饋DACl 210.5、在第一前饋補(bǔ)償路徑210.8上提供的消除電阻器Rc210.6，和在第二前饋補(bǔ)償路徑210.9上提供的消除電容器Ce 210.7。第二階段(或第二積分器)220可以包括跨導(dǎo)放大器220.1、反饋電容器C2220.2 和反饋 DAC2 220.3。
[0021]輸入電阻Rl 210.2和反饋DACl 210.5可被耦合到所述跨導(dǎo)放大器Gml 210.1的輸入端，以及輸出電阻R2 210.3可耦合在跨導(dǎo)放大器Gml 210.1的輸出端和跨導(dǎo)放大器Gm2220.1的輸入端之間。反饋DAC2 220.3可被耦合到所述跨導(dǎo)放大器Gm2 220.1的輸入端?？梢栽陉P(guān)于各個(gè)跨導(dǎo)放大器Gml 210.1和Gm2 220.1的反饋中提供反饋電容Cl 210.4和C2220.2。第一消除路徑210.8可以包括消除電阻器Re，并且可以在一端耦合到環(huán)路濾波器200的輸入端Vin，并在另一端耦合到互導(dǎo)放大器220.1的輸入端。第二消除路徑210.9可以包括消除電容器Ce 210.7，并且可以在一端耦合到跨導(dǎo)放大器Gml 210.1的反饋路徑以及在另一端耦合到環(huán)路濾波器200的的輸入端Vin。
[0022]輸入信號Vin可以通過前饋通路210.11被耦合到所述第二消除路徑210.9和第一消除路徑210.8。當(dāng)?shù)谝幌窂?10.8是非反轉(zhuǎn)時(shí)，第二消除路徑110.9可反轉(zhuǎn)輸入信號Vin。在這種方式中，第一前饋信號Sigl可從第一消除路徑210.8輸出，以及第二前饋信號Sig2 (其可以是大小相等，極性相反的第一前饋)可從第二消除路徑210.9輸出。
[0023]在操作期間，第一前饋信號Sigl可通過節(jié)點(diǎn)in2的消除電阻器Re 210.6 ( S卩，第二級220的輸入端)被注入到第一消除路徑210.8。消除電阻Re 210.6可平衡DAC2 220.3的電流。因此，可降低在節(jié)點(diǎn)outl(g卩，跨導(dǎo)放大器Gml 210.1的輸出端)的電壓擺動。盡管通過消除電阻器Re 210.6的前饋補(bǔ)償路徑210.8可不影響第一級210的噪聲傳遞功能(NTF)，但因?yàn)檩斎胄盘朧in正經(jīng)過環(huán)路濾波器200中的多個(gè)路徑，信號傳遞功能(STF)可受到影響。
[0024]第二前饋信號Sig2可以通過消除電容器Ce 210.4、反饋電容器Cl 210.4、輸出電阻R2 210.3被注入到第二消除路徑210.9。第二前饋信號SIG2 (通過RC 210.6)可以與第一前饋信號Sigl (通過消除電容Ce 210.7、反饋電容210.4和輸出電阻R2 210.3)是大小相等，極性相反的。如果根據(jù)下面的公式設(shè)置Cc、Cl、R2和Re的值，前饋信號Sigl和Sig2可被消除:
[0025]Re = R2*Cl/Cc 等式(2)
[0026]因此，由于兩個(gè)消除路徑210.8和210.9流入到第二階段220 (節(jié)點(diǎn)平方英寸)的凈電流可大幅減少。因此，因?yàn)锳DC根本看不到兩個(gè)注入的信號，環(huán)路濾波器200的SFT可以實(shí)質(zhì)上保持不變。
[0027]該環(huán)路濾波器200的第一級210可包括緩沖器230 (以虛線示出作為選項(xiàng))。緩沖器230可耦合在輸入電壓信號Vin和消除電容Ce 210.7之間。緩沖器230可以減少環(huán)路濾波器200被集成到其中的CTSD ADC的前端的負(fù)荷。緩沖器230的帶內(nèi)噪聲和失真貢獻(xiàn)可以以和注入信號Vin類似的方式被消除。延遲也可以被添加到緩沖器230以匹配STF延遲，用于優(yōu)化第一級210的輸出擺動減小。
[0028]雖然以上參考圖2描述的實(shí)施例可以使用兩個(gè)消除路徑210.8及210.9降低多級環(huán)路濾波器200的第一積分器210的輸出擺動，相同的技術(shù)可以被擴(kuò)展到第二積分器220以及多級環(huán)路濾波器200的剩余階段(未示出)。
[0029]圖3是根據(jù)本發(fā)明的的一個(gè)實(shí)施例的開關(guān)電容Σ AADC的多級環(huán)路濾波器300的前兩級的電路圖。環(huán)路濾波器300可接收輸入信號Vin、集成輸入信號Vin并輸出所集成的Vin信號到ADC。環(huán)路濾波器300的第一階段(或第一積分器)310可以包括跨導(dǎo)放大器Gml 310.1、輸入切換電容電路310.2、輸出開關(guān)電容器電路310.3、反饋電容Cl 310.4，反饋DACl 310.5、在第一前饋補(bǔ)償路徑310.8上提供的消除切換電容器電路310.6和在第二前饋補(bǔ)償路徑310.9上提供的消除電容器Ce 310.7。第二階段(或第二積分器)310可以包括跨導(dǎo)放大器320.1、反饋電容器C2 320.2和反饋DAC2 320.3。
[0030]輸入切換電容電路310.2和反饋DACl 310.5可被耦合到所述跨導(dǎo)放大器Gml310.1的輸入端，以及輸出切換電容電路310.3可耦合在跨導(dǎo)放大器Gml 310.1的輸出端和跨導(dǎo)放大器Gm2 320.1的輸入端之間。反饋DAC2 320.3可被耦合到所述跨導(dǎo)放大器Gm2320.1的輸入端?？梢栽陉P(guān)于各個(gè)跨導(dǎo)放大器310.1 Gml和Gm2 320.1的反饋中提供反饋電容Cl 310.4和C2 320.2。第一消除路徑310.8可以包括消除開關(guān)電容電路310.6，并可在一端耦合到環(huán)路濾波器300的輸入端Vin以及在另一端耦合到互導(dǎo)放大器320.1的輸入端。第二消除路徑310.9可以包括消除電容器Ce 310.7，并且可以在一端耦合到跨導(dǎo)放大器Gml 310.1的反饋路徑以及在另一端耦合到環(huán)路濾波器300的輸入端Vin。
[0031]輸入信號Vin可以通過前饋通路310.11被耦合到所述第二消除路徑310.9和所述第一消除路徑310.8。當(dāng)?shù)谝幌窂?10.8是非反轉(zhuǎn)時(shí)，第二消除路徑310.9可反轉(zhuǎn)輸入信號Vin。在這種方式中，第一前饋信號Sigl可從第一消除路徑110.8輸出，以及第二前饋信號Sig2 (其與第一前饋Sigl，幅度相等以及極性相反)可從第二消除路徑110.9輸出。
[0032]輸入切換電容電路310.2電路可包括電容器Csl 310.25和一組四個(gè)晶體管(或開關(guān))310.21-310.24。晶體管310.21的第一端子可耦合到所述輸入信號Vin，晶體管310.21的第二端子可耦合到電容器Csl 310.25的第一端子，以及晶體管310.21的第三端子可耦合到第一控制信號Φ1。晶體管310.22的第一端子可稱合到電容器Csl 310.25,晶體管310.22的第二端子可耦合到地的第二端子，以及晶體管310.22的第三端子可耦合到所述第一控制信號Φ1。晶體管310.23的第一端子可稱合到電容器Csl 310.25的第二端子，晶體管310.23的第二端子可耦合到所述跨導(dǎo)放大器Gml 310.1的輸入端，以及晶體管310.23的第三終端可耦合到第二控制信號Φ2。晶體管310.24的第一端子可耦合到電容器Csl310.25的第一端子，晶體管310.24的第二端子可耦合到地，和晶體管310.24的第三端子可耦合到所述第二控制信號Φ2。輸入切換電容電路310.3可具有阻抗Zin，其可基于電容器CSl 310.25的值和晶體管310.21-310.24的屬性。晶體管310.21-310.24可以是金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)或可以應(yīng)用于切換電容電路的其它合適類型的晶體管。
[0033]晶體管310.21和310.22可由第一控制信號Φ1控制，以及晶體管310.23和310.24可以由第二控制信號Φ 2控制。該信號可以相對于彼此是外相位的(如圖3所示)。因此，對于給定的時(shí)鐘周期，當(dāng)一個(gè)信號具有高值時(shí)，其它信號可以具有低值。在操作過程中，當(dāng)信號Φ I為高且信號Φ2為低(S卩，晶體管310.21和310.22打開，以及晶體管310.23和310.24關(guān)閉)時(shí)，Vin可被存儲在電容器Csl 310.25上。在下一個(gè)時(shí)鐘周期，信號Φ2可為高，信號Φ I可為低(即，晶體管310.23和310.24打開，以及晶體管310.21和310.22關(guān)閉)。在這種方式下，存儲在電容器Csl 310.25上的電壓Vin可以被轉(zhuǎn)移到跨導(dǎo)放大器Gml 310.1 (在節(jié)點(diǎn)ini)的輸入端。
[0034]輸出切換電容電路310.3電路可包括電容器CS2 310.35和一組四個(gè)晶體管(或開關(guān))310.31-310.34。晶體管310.31的第一端子可耦合到所述跨導(dǎo)放大器Gml 310.1的輸出端，晶體管310.31的第二端子可耦合到電容器CS2 310.35的第一端子，以及晶體管310.31的第三端子可耦合到所述第一控制信號Φ1。晶體管310.32的第一端子可耦合到所述電容器CS2 310.35的第二端子，晶體管310.32的第二端子可以耦合到地，以及晶體管310.32的第三端子可耦合到所述第一控制信號Φ I。晶體管310.33的第一端子可耦合到所述電容器CS2 310.35的第二端子，晶體管310.33的第二端子可耦合到所述跨導(dǎo)放大器Gm2 320.1的輸入端，以及晶體管310.33的第三端子可耦合到第二控制信號Φ2。晶體管310.34的第一端子可耦合到所述電容器CS2 310.35的第一端子，晶體管310.34的第二端子可以耦合到地，以及晶體管310.34的第三端子可耦合到所述第二控制信號Φ2。輸出切換電容電路310.3可具有阻抗Zout，其可基于電容器的CS2 310.35的值和晶體管310.31-310.34的屬性。晶體管310.31-310.34可以是金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)或可以應(yīng)用于切換電容電路的其它合適類型的晶體管。
[0035]晶體管310.31和310.32可由第一控制信號Φ1控制，以及晶體管310.33和310.34可由第二控制信號Φ2控制。該信號可以相對于彼此是外相位的(如圖3所示)。因此，對于給定的時(shí)鐘周期中，當(dāng)一個(gè)信號具有高值時(shí)，其它信號可以具有低值。在操作過程中，當(dāng)信號Φ I為高且信號Φ 2為低(B卩，晶體管310.31和310.32打開，以及晶體管310.33和310.34關(guān)閉)時(shí)，跨導(dǎo)放大器Gml 310.1的輸出信號可以被存儲在電容器CS2 310.35上。在下一個(gè)時(shí)鐘周期中，信號Φ2可為高以及信號Φ1可為低(B卩，晶體管310.33和310.34打開，以及晶體管310.21和310.22關(guān)閉)。在這種方式下，存儲在電容器CS2 310.35上的輸出信號可以被轉(zhuǎn)移到跨導(dǎo)放大器Gm2 320.1 (在節(jié)點(diǎn)in2)的輸入端。
[0036]該消除切換電容電路310.6電路可包括電容器Cs3310.65和一組四個(gè)晶體管(或開關(guān))310.61-310.64。晶體管310.61的第一端子可稱合到所述輸入信號Vin,晶體管310.61的第二端子可耦合到電容器Cs3 310.65的第一端子，以及晶體管310.61的第三端子可耦合到所述第一控制信號Φ I。晶體管310.62的第一端子可耦合到電容器Cs3 310.65的第二端子，晶體管310.62的第二端子可以耦合到地，以及晶體管310.62的第三端子可耦合到所述第一控制信號Φ1。晶體管310.63的第一端子可稱合到電容器Cs3 310.65的第二端子，晶體管310.63的第二端子可耦合到所述跨導(dǎo)放大器Gm2 320.1的輸入端，以及晶體管310.63的第三端子可耦合到第二控制信號Φ2。晶體管310.64的第一端子可耦合到電容器Cs3 310.65的第一端子，晶體管310.64的第二端子可以耦合到地，以及晶體管310.64的第三端子可耦合到所述第二控制信號Φ2。消除開關(guān)電容電路310.6可具有阻抗Zc，其可基于電容器的CS3 310.65的值和晶體管310.61-310.64的屬性。晶體管310.61-310.64可以是金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)或可以應(yīng)用于切換電容電路的其它合適類型的晶體管。
[0037]晶體管310.61和310.62可由第一控制信號Φ1控制，以及晶體管310.63和310.64可由第二控制信號Φ2控制。該信號可以相對于彼此是外相位的(如圖3所示)。因此，對于給定的時(shí)鐘周期，當(dāng)一個(gè)信號具有高值時(shí)，其它信號可以具有低值。在操作過程中，若信號Φ I為高且信號Φ2為低(S卩，晶體管310.61和310.62打開，以及晶體管310.63和310.64關(guān)閉)，所述第一消除信號-Vin可被存儲在電容器Cs3 310.65上。在下一個(gè)時(shí)鐘周期，信號Φ2可為高以及信號Φ1可為低(B卩，晶體管310.63和310.64打開，以及晶體管310.61和360.22關(guān)閉)。在這種方式下，存儲在電容器Cs3 310.65上的電壓-Vin可以被轉(zhuǎn)移到跨導(dǎo)放大器Gm2 320.1 (在節(jié)點(diǎn)in2)的輸入端。
[0038]在操作期間，第一前饋信號Sigl可通過節(jié)點(diǎn)in2(即，第二級的輸入端320)的消除切換電容電路被注入到第一消除路徑310.8。開關(guān)電容電路310.6的阻抗Zc可平衡DAC2320.3的電流。因此，可降低在節(jié)點(diǎn)outl ( S卩，跨導(dǎo)放大器Gml 310.1的輸出端)的電壓擺動。盡管前饋補(bǔ)償路徑310.8通過消除開關(guān)電容電路310.6可不影響第一級310的噪聲傳遞功能(NTF)，但因?yàn)檩斎胄盘朧in正經(jīng)歷回路濾波器300中的多條路徑，信號傳遞功能(STF)可受到影響。
[0039]第二前饋信號SIG2也可以通過消除電容器Ce 310.7、反饋電容器Cl 310.4和輸出切換電容電路310.3(或Zout)注入到第二消除路徑310.9。第二前饋信號SIG2 (通過消除電容器Ce 310.7、反饋電容310.4和輸出切換電容器電路310.3)可以與第一前饋信號Sigl (通過消除切換電容電路310.6)是大小相等、極性相反的。如果根據(jù)下面的公式設(shè)置Ce、Cl、Cs2和Cs3的值，前饋信號Sigl和Sig2可被消除:
[0040]Cs2 = Cs3*Cl/Cc 等式(3)
[0041]因此，由于兩個(gè)注銷路徑310.8和310.9流入到第二階段320 (節(jié)點(diǎn)in2)的凈電流可大幅減少。因此，因?yàn)锳DC根本看不到兩個(gè)注入的信號，環(huán)路濾波器300的SFT可以實(shí)質(zhì)上保持不變。
[0042]該環(huán)路濾波器300的第一級310可包括緩沖器330 (以虛線示出作為選項(xiàng))。緩沖器330可耦合在輸入電壓信號Vin和消除電容Ce 310.7之間。緩沖器330可以減少環(huán)路濾波器300被集成到其中的CTSD ADC的前端的負(fù)荷。緩沖器330的帶內(nèi)噪聲和失真貢獻(xiàn)可以以和注入信號Vin類似的方式被消除。延遲也可以被添加到緩沖器330以匹配STF延遲，用于優(yōu)化第一級310的輸出擺動減小。
[0043]雖然以上參考圖3描述的實(shí)施例可以使用兩個(gè)消除路徑310.8及310.9降低多級環(huán)路濾波器300的第一積分器310的輸出擺動，相同的技術(shù)可以被擴(kuò)展到第二積分器320以及多級環(huán)路濾波器300的剩余階段(未示出)
[0044]雖然上述技術(shù)已參照具體實(shí)施例在上面描述，但本發(fā)明并不限于在附圖中所示的上述實(shí)施例和具體結(jié)構(gòu)。例如，示出的一些部件可以彼此組合作為一個(gè)實(shí)施例，或一個(gè)元件可以被分成幾個(gè)子部件，或任何其它已知的或可用的組件可以被加入。本領(lǐng)域技術(shù)人員將認(rèn)識到，這些技術(shù)可以在不脫離本發(fā)明的精神和實(shí)質(zhì)特征的情況下以其它方式實(shí)施。因此，本實(shí)施例應(yīng)被認(rèn)為在各方面均是說明性的而不是限制性的。
【權(quán)利要求】
1.一種集成電路，包括: 以級聯(lián)提供的第一和第二積分器，所述第一積分器具有用于接收輸入信號的輸入端以及包括在所述積分器的輸出端和所述積分器的輸入端之間的反饋?zhàn)杩沟姆答伮窂剑? 數(shù)字到模擬轉(zhuǎn)換器，耦合到所述第二積分器的輸入端； 在從所述第一積分器的輸出端到所述第二積分器的輸入端的輸出路徑中提供的輸出阻抗； 耦合到第二積分器的輸入端并由第一消除信號驅(qū)動的第一消除阻抗，其中，所述第一消除阻抗具有與所述輸出阻抗的相同類型；以及 耦合到第一積分器的反饋路徑并由第二消除信號驅(qū)動的第二消除阻抗，其中，所述第二消除阻抗具有與所述反饋?zhàn)杩沟南嗤愋汀?br> 2.根據(jù)權(quán)利要求1所述的集成電路，其中: 所述第一消除信號向著第二積分器的輸入端被注入到所述第一消除阻抗，以減少所述第一積分器的輸出擺動；以及 所述第二消除信號向著第一積分器的反饋路徑被注入到所述第二消除阻抗，以減少由所述第一消除信號引起的所述第一積分器的信號傳遞功能的變化。
3.根據(jù)權(quán)利要求1所述的集成電路，其中，所述輸出阻抗包括第一電阻，所述第一消除阻抗包括第二電阻，所述反饋?zhàn)杩拱ǖ谝浑娙萜?，以及所述第二消除阻抗包括第二電容器?br> 4.根據(jù)權(quán)利要求1所述的集成電路，其中，所述輸出阻抗包括第一切換電容電路，所述第一消除阻抗包括第二切換電容電路，所述反饋?zhàn)杩拱ǖ谝浑娙萜?，以及所述第二消除阻抗包括第二電容器?br> 5.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一和第二消除信號從所述第一積分器的輸入端前饋。
6.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括耦合到所述第二消除阻抗的緩沖器。
7.一種方法，用于在環(huán)路濾波器中使用級聯(lián)配置的一對積分器，其中，輸出阻抗耦合在第一積分器的輸出端和第二積分器的輸入端之間，包括: 將第一消除信號注入到耦合到所述第二積分器的輸入端的第一消除路徑，所述第一消除路徑包含和所述輸出阻抗具有相同類型的第一阻抗；以及 將第二消除信號注入到耦合到所述第一積分器的反饋路徑的第二消除路徑，所述第二消除路徑包含和所述反饋路徑的反饋?zhàn)杩咕哂邢嗤愋偷牡诙杩埂?br> 8.根據(jù)權(quán)利要求7所述的方法，其中，所述第一阻抗包括電阻，以及第二阻抗包括電容器。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述第一阻抗包括切換電容電路，以及所述第二阻抗包括電容器。
10.根據(jù)權(quán)利要求7所述的方法，其中所述第一和第二消除信號從所述第一積分器的輸入端前饋。
11.根據(jù)權(quán)利要求7所述的方法，其中，所述第一消除信號降低所述第一積分器的輸出擺動。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述第二消除信號減小由所述第一消除信號引起的第一積分器的信號傳遞功能的變化。
13.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括將所述第一輸入信號注入到耦合到所述第一消除路徑的緩沖器。
14.一種多級環(huán)路濾波器，包括: 以級聯(lián)結(jié)構(gòu)連接的多個(gè)積分器，每個(gè)積分器包括: 用于接收輸入信號的輸入端以及包括在所述積分器的輸出端和所述積分器的輸入端之間的反饋?zhàn)杩沟姆答伮窂剑? 在從積分器的輸出端到隨后積分器的輸入端的輸出路徑中提供的輸出阻抗； 數(shù)字到模擬轉(zhuǎn)換器，耦合到所述隨后積分器的輸入端； 耦合到隨后積分器的輸入端并由第一消除信號驅(qū)動的第一消除阻抗，其中，所述第一消除阻抗具有和所述輸出阻抗的相同類型；以及 耦合到第一積分器的反饋路徑并由第二消除信號驅(qū)動的第二消除阻抗，其中，所述第二消除阻抗具有和反饋?zhàn)杩沟南嗤愋汀?br> 15.根據(jù)權(quán)利要求14所述的環(huán)路濾波器，其中: 所述第一消除信號向著所述隨后積分器的輸入端被注入到所述第一消除阻抗，以減少所述積分器的輸出擺動；和 所述第二消除信號向著所述第一積分器的反饋路徑被注入到所述第二消除阻抗，以減少由所述第一消除信號引起的積分器的信號傳遞功能的變化。
16.根據(jù)權(quán)利要求14所述的環(huán)路濾波器，其中，輸出阻抗包括第一電阻，所述第一消除阻抗包括第二電阻，所述反饋路徑包括第一電容器，以及所述第二消除阻抗包括第二電容。
17.根據(jù)權(quán)利要求14所述的環(huán)路濾波器，其中，所述輸出阻抗包括第一切換電容電路，所述第一消除阻抗包括第二切換電容電路，所述反饋路徑包括第一電容器，以及所述第二消除阻抗包括第二電容器。
18.根據(jù)權(quán)利要求14所述的環(huán)路濾波器，其中，所述第一和第二消除信號從積分器的輸入端前饋。
19.根據(jù)權(quán)利要求14所述的環(huán)路濾波器，進(jìn)一步包括耦合到所述第二消除阻抗的緩沖器。
【文檔編號】H03M1/52GK104283564SQ201410324552
【公開日】2015年1月14日 申請日期:2014年7月9日 優(yōu)先權(quán)日:2013年7月9日
【發(fā)明者】李紀(jì)鵬 申請人:美國亞德諾半導(dǎo)體公司