電壓電平轉(zhuǎn)換電路和包括該電壓電平轉(zhuǎn)換電路的顯示設(shè)備的制作方法
【專利摘要】一種電壓電平轉(zhuǎn)換電路包括電壓開關(guān)電路和電平移位電路。所述電壓開關(guān)電路被配置成響應(yīng)于開關(guān)信號而順序地輸出中間電壓以及轉(zhuǎn)換電壓。所述電平移位電路被配置成使用所述中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用所述轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號。
【專利說明】電壓電平轉(zhuǎn)換電路和包括該電壓電平轉(zhuǎn)換電路的顯示設(shè)備
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2013年2月25日向韓國知識產(chǎn)權(quán)局(KIPO)提交的韓國專利申請第10-2013-0019749號的優(yōu)先權(quán)，通過引用將其全部內(nèi)容結(jié)合于此。
【技術(shù)領(lǐng)域】
[0003]示例實施例一般地涉及半導(dǎo)體集成電路，并且更具體地，涉及電壓電平轉(zhuǎn)換電路和/或包括該電壓電平轉(zhuǎn)換電路的顯示設(shè)備。
【背景技術(shù)】
[0004]半導(dǎo)體集成電路可以包括基于不同電壓操作的多個功能塊。例如，需要較高操作速度的核心塊可以由較低電壓驅(qū)動，并且輸入/輸出塊可以由較高電壓驅(qū)動。電平移位器(level shifter)可以用來轉(zhuǎn)換在由不同電壓驅(qū)動的電路之間傳送的信號的電壓電平。
[0005]所述電平移位器可以包括電壓下轉(zhuǎn)換器，以用于生成與輸入信號相比具有減小的幅度的輸出信號，但是一般地，所述電平移位器指示具有增加的幅度的電壓上轉(zhuǎn)換器。隨著輸入信號和輸出信號之間的幅度差或者電壓電平差的增加，電平移位器的驅(qū)動能力可能不足以將輸入信號的躍變(transition)反映到輸出信號的躍變。例如，電平移位器可以在內(nèi)部電流路徑上包括電阻器，以補償不足的驅(qū)動能力。在這種情況下，該額外的電阻器會大大地增加電平移位器的大小以及功耗。

【發(fā)明內(nèi)容】

[0006]發(fā)明構(gòu)思的示例實施例提供了能夠執(zhí)行更穩(wěn)定的電平移位操作、減小占用面積和/或減小功耗的電壓電平轉(zhuǎn)換電路。
[0007]發(fā)明構(gòu)思的示例實施例提供了包括電壓電平轉(zhuǎn)換電路的顯示設(shè)備，所述電壓電平轉(zhuǎn)換電路能夠執(zhí)行更穩(wěn)定的電平移位操作、減小占用面積和/或減小功耗。
[0008]根據(jù)示例實施例，電壓電平轉(zhuǎn)換電路包括電壓開關(guān)電路和電平移位電路。所述電壓開關(guān)電路被配置成響應(yīng)于開關(guān)信號而順序地輸出中間電壓以及轉(zhuǎn)換電壓。所述電平移位電路被配置成使用所述中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用所述轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號。
[0009]所述電壓電平轉(zhuǎn)換電路還可以包括開關(guān)信號生成器，所述開關(guān)信號生成器被配置成基于指示輸入信號的躍變定時的輸入控制信號來生成開關(guān)信號。
[0010]所述開關(guān)信號可以響應(yīng)于所述輸入控制信號而躍變到第一開關(guān)電壓，并且在鎖存時間間隔之后躍變到第二開關(guān)電壓。
[0011]所述輸入信號可以在第一電壓和高于第一電壓的第二電壓之間躍變，并且所述輸出信號可以在所述第一電壓和高于所述第二電壓的轉(zhuǎn)換電壓之間躍變。
[0012]所述電壓開關(guān)電路可以包括第一(例如，P型金屬氧化物半導(dǎo)體(p-typemetal-oxide semiconductor, PMOS))晶體管和第二 (例如，PM0S)晶體管。所述第一(例如，PMOS)晶體管可以被耦接在所述中間電壓和電壓節(jié)點之間，并且第一(例如，PM0S)晶體管的柵極被配置成接收所述開關(guān)信號。所述第二(例如，PM0S)晶體管可以被耦接在所述轉(zhuǎn)換電壓和所述電壓節(jié)點之間，并且第二(例如，PMOS)晶體管的柵極被配置成接收所述開關(guān)信號的反相版本。
[0013]所述電平移位電路可以包括:第三(例如，PM0S)晶體管，其被耦接在所述電壓節(jié)點和第一節(jié)點之間，所述第三(例如，PMOS)晶體管的柵極可以被耦接到輸出所述輸出信號的第二節(jié)點；第四(例如，PMOS)晶體管，其被耦接在所述電壓節(jié)點和所述第二節(jié)點之間，所述第四(例如，PMOS)晶體管的柵極可以被耦接到所述第一節(jié)點；第五(例如，N型金屬氧化物半導(dǎo)體(N-type metal-oxide semiconductor, NMOS))晶體管，其被稱接在所述第一節(jié)點和所述第一電壓之間，所述第五(例如，NM0S)晶體管的柵極被配置成接收所述輸入信號；以及第六(例如，NM0S)晶體管，其被耦接在所述第二節(jié)點和所述第一電壓之間，所述第六(例如，NM0S)晶體管的柵極被配置成接收所述輸入信號的反相版本。
[0014]所述中間電壓可以包括第一中間電壓和高于所述第一中間電壓的第二中間電壓。所述轉(zhuǎn)換電壓可以包括低于第一中間電壓的第一轉(zhuǎn)換電壓和高于第二中間電壓的第二轉(zhuǎn)換電壓。所述輸入信號可以在第一電壓和高于所述第一電壓的第二電壓之間躍變，并且所述輸出信號可以在低于所述第一電壓的第一轉(zhuǎn)換電壓和高于所述第二電壓的第二轉(zhuǎn)換電壓之間躍變。
[0015]所述第一中間電壓可以等于或者基本上等于所述第一電壓，并且所述第二中間電壓可以等于或者基本上等于所述第二電壓。
[0016]所述電壓開關(guān)電路可以包括:第一電壓開關(guān)電路，其被配置成響應(yīng)于所述開關(guān)信號而向第一電壓節(jié)點順序地輸出第一中間電壓和低于第一中間電壓的第一轉(zhuǎn)換電壓；以及第二電壓開關(guān)電路，其被配置成響應(yīng)于所述開關(guān)信號而向第二電壓節(jié)點順序地輸出第二中間電壓和高于第二中間電壓的第二轉(zhuǎn)換電壓。
[0017]所述第一電壓開關(guān)電路可以包括:第一(例如，NM0S)晶體管，其被耦接在第一中間電壓和所述第一電壓節(jié)點之間，第一(例如，?OS)晶體管的柵極被配置成接收所述開關(guān)信號的反相版本；以及第二(例如，NM0S)晶體管，其被耦接在所述第一轉(zhuǎn)換電壓和所述第一電壓節(jié)點之間，第二 (例如，NMOS)晶體管的柵極被配置成接收所述開關(guān)信號。
[0018]所述第二電壓開關(guān)電路可以包括:第三(例如，PM0S)晶體管，其被耦接在所述第二中間電壓和所述第二電壓節(jié)點之間，所述第三(例如，PMOS)晶體管的柵極被配置成接收所述開關(guān)信號；以及第四(例如，PM0S)晶體管，其被耦接在所述第二轉(zhuǎn)換電壓和所述第二電壓節(jié)點之間，所述第四(例如，PMOS)晶體管的柵極被配置成接收所述開關(guān)信號的反相版本。
[0019]所述電平移位電路可以包括:第一電平移位電路，其被耦接在第一電壓節(jié)點和第二中間電壓之間，所述第一電平移位電路被配置成使用第一中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用第二中間電壓和第一轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成在第二中間電壓和第一轉(zhuǎn) 換電壓之間躍變的中間信號；以及第二電平移位電路，其被耦接在第二電壓節(jié)點和第一轉(zhuǎn)換電壓之間，所述第二電平移位電路被配置成使用第二中間電壓鎖存與中間信號相對應(yīng)的電壓電平，并且使用第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的與中間信號相對應(yīng)的電壓電平以生成在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間躍變的輸出信號。
[0020]所述電平移位電路可以包括:第一電平移位電路，其被耦接在第一電壓節(jié)點和第二中間電壓之間，所述第一電平移位電路被配置成使用第一中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用第二中間電壓和第一轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成在第二中間電壓和第一轉(zhuǎn)換電壓之間躍變的第一中間信號；第二電平移位電路，其被耦接在第二電壓節(jié)點和第一中間電壓之間，所述第二電平移位電路被配置成使用第二中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用第一中間電壓和第二轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成在第一中間電壓和第二轉(zhuǎn)換電壓之間躍變的第二中間信號；以及緩沖電路，其被率禹接在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間，所述緩沖電路被配置成響應(yīng)于第一中間信號和第二中間信號而生成在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間躍變的輸出信號。
[0021]根據(jù)示例實施例，一種顯示設(shè)備包括:顯示面板，其包括耦接到多條源極線和多條柵極線的多個像素；源極驅(qū)動器，其被配置成驅(qū)動多條源極線；柵極驅(qū)動器，其被配置成驅(qū)動多條柵極線；以及定時控制器，其被配置成控制所述顯示面板、所述源極驅(qū)動器和所述柵極驅(qū)動器。源極驅(qū)動器和柵極驅(qū)動器中的至少一個包括電壓電平轉(zhuǎn)換電路。所述電壓電平轉(zhuǎn)換電路包括:電壓開關(guān)電路，其被配置成響應(yīng)于開關(guān)信號順序地輸出中間電壓和轉(zhuǎn)換電壓；以及電平移位電路，其被配置成使用中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用所述轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號。
[0022]所述電壓電平轉(zhuǎn)換電路還可以包括開關(guān)信號生成器，所述開關(guān)信號生成器被配置成基于輸入信號的躍變定時來生成開關(guān)信號。
[0023]所述顯示設(shè)備可以包括共同耦接到單一電壓開關(guān)電路的多個電平移位電路。
[0024]示例實施例提供一種電壓電平轉(zhuǎn)換電路，其包括:電平移位電路，其被配置成在鎖存時段期間響應(yīng)于輸入信號鎖存中間電壓，所述電平移位電路還被配置成在鎖存時段滿期之后通過將所鎖存的中間電壓電平移位到轉(zhuǎn)換電壓來生成輸出信號，所述轉(zhuǎn)換電壓的幅度大于中間電壓的幅度。
[0025]所述電壓電平轉(zhuǎn)換電路還可以包括:電壓開關(guān)電路，其被配置成響應(yīng)于開關(guān)信號而順序地輸出中間電壓和轉(zhuǎn)換電壓。
[0026]所述電壓電平轉(zhuǎn)換電路還可以包括:開關(guān)信號生成器，其被配置成基于指示輸入信號的躍變定時的輸入控制信號來生成開關(guān)信號。
[0027]示例實施例提供了一種顯示設(shè)備，其包括:顯示面板，其包括耦接到多條源極線和多條柵極線的多個像素；源極驅(qū)動器，其被配置成驅(qū)動多條源極線；柵極驅(qū)動器，其被配置成驅(qū)動多條柵極線；以及定時控制器，其被配置成控制所述顯示面板、所述源極驅(qū)動器和所述柵極驅(qū)動器。所述源極驅(qū)動器和所述柵極驅(qū)動器中的至少一個包括一種電壓電平轉(zhuǎn)換電路，所述電壓電平轉(zhuǎn)換電路包括:電平移位電路，其被配置成在鎖存時段期間響應(yīng)于輸入信號而鎖存中間電壓，所述電平移位電路還被配置成在鎖存時段滿期之后通過將所鎖存的中間電壓電平移位到轉(zhuǎn)換電壓來生成輸出信號，所述轉(zhuǎn)換電壓的幅度大于中間電壓的幅度。
【專利附圖】

【附圖說明】
[0028]從下列結(jié)合附圖的詳細描述將更清楚地理解發(fā)明構(gòu)思的示例實施例。
[0029]圖1是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0030]圖2是圖示圖1的電壓電平轉(zhuǎn)換電路中的開關(guān)信號生成器的示例實施例的電路圖。
[0031]圖3是圖示圖2的開關(guān)信號生成器的示例操作的時序圖。
[0032]圖4是圖示圖1的電壓電平轉(zhuǎn)換電路中的電平移位器的示例實施例的電路圖。
[0033]圖5是圖示圖4的電平移位器的操作的時序圖。
[0034]圖6是用于描述根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的示例工作電流的示圖。
[0035]圖7是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0036]圖8是圖示圖7的電壓電平轉(zhuǎn)換電路中的電平移位器的示例實施例的電路圖。
[0037]圖9是圖示圖8的電平移位器的示例操作的時序圖。
[0038]圖10是圖示圖7的電壓電平轉(zhuǎn)換電路中的電平移位器的另一個示例實施例的電路圖。
[0039]圖11是圖示圖10的電平移位器的示例操作的時序圖。
[0040]圖12是圖示圖7的電壓電平轉(zhuǎn)換電路中的電平移位器的又一個示例實施例的電路圖。
[0041]圖13是圖示圖12的電平移位器的示例操作的時序圖。
[0042]圖14是圖示根據(jù)示例實施例的顯示設(shè)備的框圖。
[0043]圖15是圖示圖14的顯示設(shè)備中的源極驅(qū)動器的示例的框圖。
[0044]圖16是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0045]圖17是圖示圖14的顯示設(shè)備中的柵極驅(qū)動器的示例的框圖。
[0046]圖18是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0047]圖19是圖示圖18的電壓電平轉(zhuǎn)換電路中的開關(guān)信號生成器的示例的電路圖。
[0048]圖20是圖示圖19的開關(guān)信號生成器的示例操作的時序圖。
[0049]圖21是圖示包括根據(jù)示例實施例的顯示設(shè)備的計算系統(tǒng)的框圖。
[0050]圖22是圖示可在圖21的計算系統(tǒng)中使用的接口的框圖。
【具體實施方式】
[0051]以下將參照附圖更充分地描述各種示例實施例，附圖中示出了一些示例實施例。然而，發(fā)明構(gòu)思可以以許多不同的形式來具體實現(xiàn)，并不應(yīng)被解釋為局限于這里闡述的示例實施例。相反，提供這些示例實施例是為了使本公開全面和完整，并向本領(lǐng)域技術(shù)人員充分傳達發(fā)明構(gòu)思的范圍。附圖中，為清楚起見，可能夸大了層和區(qū)域的大小及相對大小。相同的標記始終指代相同的元件。
[0052]將會理解，雖然這里可能使用術(shù)語“第一”、“第二”、“第三”等等來描述各種元件，但這些元件不應(yīng)受到這些術(shù)語的限制。這些述語僅僅用于將一個元件與另一個元件區(qū)分開來。因此，下面論述的第一元件可以被稱為第二元件而不脫離發(fā)明構(gòu)思的教導(dǎo)。這里使用的術(shù)語“和/或”包括關(guān)聯(lián)列出項目中的一個或多個的任意一個及所有組合。
[0053]將會理解，當一個元件被稱為“連接”或“耦接”到另一元件時，它可以直接連接或耦接到所述另一元件，或者也可以存在居間的元件。相反，當一個元件被稱為“直接連接”或“直接耦接”到另一元件時，不存在居間的元件。其它用于描述元件之間關(guān)系的詞語應(yīng)以類似方式解釋(例如，“在…之間”與“直接在…之間”、“相鄰”與“直接相鄰”等等)。
[0054]這里使用的術(shù)語僅僅是為了描述特定示例實施例，并非意圖限制發(fā)明構(gòu)思。這里使用的單數(shù)形式“一”、“一個”和“該”意圖也包括復(fù)數(shù)形式，除非上下文另外清楚地指示。還將理解，當在本說明書中使用術(shù)語“包括”和/或“包含”時，表明存在所描述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0055]除非另外定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)所具有的含義與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還將理解，術(shù)語，比如通常使用的詞典中定義的那些術(shù)語，應(yīng)該被解釋為所具有的含義與它們在相關(guān)領(lǐng)域上下文中的含義一致，而不應(yīng)理想化地或過分形式化地對其進行解釋，除非這里明確地如此定義。
[0056]圖1是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0057]參照圖1，電壓電平轉(zhuǎn)換電路100可以包括電壓開關(guān)電路400和電平移位電路500。電壓開關(guān)電路400和電平移位電路500可以被稱為電平移位器300。
[0058]電壓開關(guān)電路400可以響應(yīng)于開關(guān)信號SW而向電平移位電路500順序地提供中間電壓VGM和轉(zhuǎn)換電壓VGG。中間電壓VGM和轉(zhuǎn)換電壓VGG根據(jù)示例實施例可以是正電壓或者負電壓。在正電壓的情況下，中間電壓VGM高于地電壓，S卩，0V，并且轉(zhuǎn)換電壓VGG高于中間電壓VGM。在負電壓的情況下，中間電壓VGM低于地電壓且轉(zhuǎn)換電壓VGG低于中間電壓VGM。
[0059]在將參照圖7到圖13描述的一些示例實施例中，所述中間電壓可以包括第一中間電壓VEM和第二中間電壓VGM，并且所述轉(zhuǎn)換電壓可以包括第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓 VGG。
[0060]電平移位電路500從電壓開關(guān)電路400順序地接收中間電壓VGM和轉(zhuǎn)換電壓VGG。電平移位電路500可以使用中間電壓VGM鎖存與輸入信號VI相對應(yīng)的電壓電平，然后，使用轉(zhuǎn)換電壓VGG轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號V0。換句話說，電平移位電路500可以首先基于中間電壓VGM執(zhí)行對于輸入信號VI的鎖存操作,然后基于轉(zhuǎn)換電壓VGM執(zhí)行對于鎖存的電壓電平的電平移位操作。
[0061]如圖1中所示，電壓電平轉(zhuǎn)換電路100還可以包括開關(guān)信號生成器200，所述開關(guān)信號生成器200基于輸入控制信號TIN來生成開關(guān)信號SW。輸入控制信號TIN可以指不輸入信號VI的躍變定時。根據(jù)示例實施例，輸入控制信號TIN可以是與輸入信號VI不同的信號，或者輸入信號VI本身可以被用作輸入控制信號TIN。
[0062]圖2是圖示圖1的電壓電平轉(zhuǎn)換電路中的開關(guān)信號生成器的示例實施例的電路圖，并且圖3是圖示圖2的開關(guān)信號生成器的操作的時序圖。
[0063]參照圖2，開關(guān)信號生成器200可以包括第一反相器201、延遲元件(DLY) 202、邏輯門203和第二反相器204。第一反相器201將輸入控制信號TIN反相，并且延遲元件202將第一反相器201的輸出信號延遲給定的、期望的或預(yù)定的延遲時間以輸出延遲信號DEL。邏輯門203可以利用對輸入控制信號TIN和延遲信號DEL執(zhí)行與(AND)邏輯以輸出脈沖信號的與邏輯門來實現(xiàn)。第二反相器204將邏輯門203的輸出脈沖信號反相并且輸出開關(guān)信號Sff0
[0064]參照圖3，輸入控制信號TIN可以在第一電壓VSS和第二電壓VDD之間躍變。第一電壓VSS和第二電壓VDD可以是提供輸入信號VI和輸入控制信號TIN的電路塊或者設(shè)備的地電壓和電源電壓。[0065]開關(guān)信號SW可以在輸入控制信號TIN的上升沿處躍變到第一開關(guān)電壓VSl并且在延遲時間tD之后躍變到第二開關(guān)電壓VS2。延遲時間tD可以通過調(diào)整延遲元件202的延遲量來確定，并且所述延遲時間tD可以對應(yīng)于下面將描述的鎖存時間。開關(guān)信號SW的電壓電平VSl和VS2可以通過將開關(guān)信號生成器200的工作電壓設(shè)置成第一開關(guān)電壓VSl和第二開關(guān)電壓VS2來確定。第一開關(guān)電壓VSl可以是地電壓或者第一電壓VSS，并且第二開關(guān)電壓VS2可以是中間電壓VGM或者轉(zhuǎn)換電壓VGG。
[0066]因而，通過如圖2中圖示的開關(guān)信號生成器200的示例配置，開關(guān)信號SW可以響應(yīng)于輸入控制信號TIN而躍變到第一開關(guān)電壓VSl，然后，在鎖存時間tD之后躍變到第二開關(guān)電壓VS2。
[0067]下文中，參照圖4和圖5,針對輸入信號VI在第一電壓VSS和高于第一電壓VSS的第二電壓VDD之間躍變，并且輸出信號VO在第一電壓VSS和高于第二電壓VDD的轉(zhuǎn)換電壓VGG之間躍變的情況，描述電壓電平轉(zhuǎn)換電路100的示例實施例。在這種情況下，輸入信號VI和輸出信號VO的低電壓電平被固定為第一電壓VSS,并且高電壓電平從輸入信號VI的第二電壓VDD移位到輸出信號VO的轉(zhuǎn)換電壓VGG。第一電壓VSS和第二電壓VDD可以是提供輸入信號VI的電路塊的電源電壓，并且第一電壓VSS可以是地電壓。
[0068]圖4是圖示圖1的電壓電平轉(zhuǎn)換電路中的電平移位器的示例實施例的電路圖。
[0069]參照圖4，電平移位器301可以包括:電壓開關(guān)電路401，其被耦接在電壓節(jié)點nP、中間電壓VGM和轉(zhuǎn)換電壓VGG之間；以及電平移位電路501，其被耦接在所述電壓節(jié)點nP和第一電壓VSS之間。
[0070]電壓開關(guān)電路401可以包括第一 P型金屬氧化物半導(dǎo)體(PMOS)晶體管Pl和第二PMOS晶體管P2。第一 PMOS晶體管Pl被耦接在中間電壓VGM和電壓節(jié)點nP之間，并且第
一PMOS晶體管Pl的柵極接收開關(guān)信號SW。第二 PMOS晶體管P2被耦接在所述轉(zhuǎn)換電壓VGG和所述電壓節(jié)點nP之間，并且第二 PMOS晶體管P2的柵極接收開關(guān)信號SW的反相信號SWb。電壓開關(guān)電路401還可以包括反相器INVl以用于通過將開關(guān)信號SW反相來提供反相信號SWb。
[0071]開關(guān)信號SW在鎖存時間tD期間具有相對較低的電壓電平，例如，第一開關(guān)電壓VSl，從而第一 PMOS晶體管Pl可以被導(dǎo)通并且第二 PMOS晶體管P2可以被截止。結(jié)果，中間電壓VGM在鎖存時間tD期間可以被施加到所述電壓節(jié)點nP。在鎖存時間tD之后，開關(guān)信號SW躍變到相對較高的電壓電平，例如，第二開關(guān)電壓VS2，從而第二 PMOS晶體管P2可以被導(dǎo)通并且第一 PMOS晶體管Pl可以被截止。結(jié)果，轉(zhuǎn)換電壓VGG在鎖存時間tD之后可以被施加到所述電壓節(jié)點nP。因而，電壓開關(guān)電路401可以通過第一 PMOS晶體管Pl和第
二PMOS晶體管P2的互補開關(guān)操作來順序地提供中間電壓VGM和轉(zhuǎn)換電壓VGG。
[0072]電平移位電路501可以包括第三PMOS晶體管P3、第四PMOS晶體管P4、第一 N型金屬氧化物半導(dǎo)體(NMOS)晶體管NI以及第二 NMOS晶體管N4。
[0073]第三PMOS晶體管P3被耦接在所述電壓節(jié)點nP和第一節(jié)點nl之間，并且第三PMOS晶體管P3的柵極被耦接到第二節(jié)點n2。第四PMOS晶體管P4被耦接在所述電壓節(jié)點nP和第二節(jié)點n2之間，并且第四PMOS晶體管P4的柵極被耦接到第一節(jié)點nl。第一 NMOS晶體管NI被耦接在第一節(jié)點nl和第一電壓VSS之間，并且第一 NMOS晶體管NI的柵極接收輸入信號VI。第二 NMOS晶體管N2被耦接在第二節(jié)點n2和第一電壓VSS之間，并且第二NMOS晶體管N2的柵極接收輸入信號VI的反相信號VIb?？梢栽诘诙?jié)點n2處生成輸出信號VO并且可以在第一節(jié)點nl處生成反相輸出信號VOb。電平移位電路501還可以包括反相器INV2以用于通過將輸入信號VI反相來提供反相信號VIb。
[0074]圖5是圖示圖4的電平移位器的操作的時序圖。
[0075]參照圖4和圖5，輸入控制信號TIN可以是當輸入信號VI躍變時在時間點tl和t3處激活的脈沖信號。開關(guān)信號SW可以與輸入控制信號TIN的上升沿同步地從第二開關(guān)電壓VS2躍變到第一開關(guān)電壓VSl并且在鎖存時間tD期間保持第一電壓VS1。
[0076]在時間點tl處，開關(guān)信號SW響應(yīng)于輸入控制信號TIN而從第二開關(guān)電壓VS2躍變到第一開關(guān)電壓VSl。第一 PMOS晶體管Pl被導(dǎo)通，第二 PMOS晶體管P2被截止，從而中間電壓VGM被施加到所述電壓節(jié)點nP。第二開關(guān)電壓VS2可以對應(yīng)于轉(zhuǎn)換電壓VGG，并且第二開關(guān)電壓VSl可以考慮到電壓開關(guān)電路401中的PMOS晶體管Pl和P2的閾值電壓Vth而被確定為適當電壓電平。
[0077]在時間間隔tl到t2期間，電平移位電路501基于中間電壓VGM對于輸入信號VI執(zhí)行鎖存操作。例如，電平移位電路501鎖存與輸入信號VI的電壓電平相對應(yīng)的邏輯高值。結(jié)果，在鎖存時間tD，S卩，時間間隔tl到t2期間，輸出信號VO躍變到中間電壓VGM并保持中間電壓VGM，并且反相輸出信號VOb躍變到第一電壓VSS并保持第一電壓VSS。
[0078]在鎖存時間tD之后的時間點t2處，開關(guān)信號SW從第一開關(guān)電壓VSl躍變到第二開關(guān)電壓VS2。第一 PMOS晶體管Pl被截止，第二 PMOS晶體管P2被導(dǎo)通，從而轉(zhuǎn)換電壓VGG被施加到電壓節(jié)點nP。
[0079]在時間點t2之后，電平移位電路501基于鎖存的電壓電平和轉(zhuǎn)換電壓VGG執(zhí)行電平移位操作。輸出信號VO從中間電壓VGM躍變到轉(zhuǎn)換電壓VGG，并且反相輸出信號VOb保持第一電壓VSS。
[0080]在時間點t3處，開關(guān)信號SW響應(yīng)于輸入控制信號TIN而從第二開關(guān)電壓VS2躍變到第一開關(guān)電壓VSl。第一 PMOS晶體管Pl被導(dǎo)通，第二 PMOS晶體管P2被截止，從而中間電壓VGM被施加到所述電壓節(jié)點nP。
[0081]在時間間隔t3到t4期間，電平移位電路501基于中間電壓VGM對于輸入信號VI執(zhí)行鎖存操作。例如，電平移位電路501鎖存與輸入信號VI的電壓電平相對應(yīng)的邏輯低值。結(jié)果，在鎖存時間tD期間，輸出信號VO躍變到第一電壓VSS并保持第一電壓VSS，并且反相輸出信號VOb躍變到中間電壓VGM并保持中間電壓VGM。
[0082]在鎖存時間tD之后的時間點t4處，開關(guān)信號SW從第一開關(guān)電壓VSl躍變到第二開關(guān)電壓VS2。第一 PMOS晶體管Pl被截止，第二 PMOS晶體管P2被導(dǎo)通，從而轉(zhuǎn)換電壓VGG被施加到電壓節(jié)點nP。
[0083]在時間點t4之后，電平移位電路501基于鎖存的電壓電平和轉(zhuǎn)換電壓VGG執(zhí)行電平移位操作。輸出信號VO保持第一電壓VSS，并且反相輸出信號VOb從中間電壓VGM躍變到轉(zhuǎn)換電壓VGG。
[0084]因而，電壓電平轉(zhuǎn)換電路100可以基于中間電壓VGM在鎖存時間tD，即，時間間隔tl到t2和t3到t4期間，執(zhí)行鎖存操作，并且在鎖存時間tD之后，電壓電平轉(zhuǎn)換電路100可以基于轉(zhuǎn)換電壓VGG執(zhí)行電平移位操作。
[0085]通過這樣的逐步轉(zhuǎn)換，即，順序的鎖存和電平移位操作，輸入信號VI的第二電壓VDD可以經(jīng)由中間電壓VGM穩(wěn)定地移位到輸出信號VO的轉(zhuǎn)換電壓VGG。在傳統(tǒng)方案中用于增加電壓轉(zhuǎn)換范圍的電阻器可以用更小尺寸的電壓開關(guān)電路401代替，從而可以減少電壓電平轉(zhuǎn)換電路100的占用面積。
[0086]圖6是用于描述根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的工作電流的示圖。
[0087]圖6圖示了根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路100的輸出信號VO和工作電流I以及傳統(tǒng)的電平移位器的輸出信號VOc和工作電流Ic。
[0088]參照圖6，電壓電平轉(zhuǎn)換電路100生成順序地躍變到中間電壓VGM然后躍變到轉(zhuǎn)換電壓VGG的輸出信號V0,而傳統(tǒng)的電平移位器生成直接躍變到轉(zhuǎn)換電壓VGG的輸出信號VOc。從而電壓電平轉(zhuǎn)換電路100中的工作電流I的峰值Ip小于傳統(tǒng)的電平移位器中的工作電流Ic的峰值Ipc。通過峰值的減小，在電壓電平轉(zhuǎn)換電路100以及使用電壓電平轉(zhuǎn)換電路100的設(shè)備中，可以減少功耗。此外,峰值的減小可以通過防止工作電壓被過大的峰值電流干擾來減少輸出信號VO的噪聲。
[0089]下文中，參照圖7到圖13，針對輸入信號VI在第一電壓VSS和高于第一電壓VSS的第二電壓VDD之間躍變，并且輸出信號VO在低于第一電壓VSS的第一轉(zhuǎn)換電壓VEE和高于第二電壓VDD的第二轉(zhuǎn)換電壓VGG之間躍變的情況，描述電壓電平轉(zhuǎn)換電路100的示例實施例。在該情況下，上面提及的中間電壓包括第一中間電壓VEM和高于第一中間電壓VGM的第二中間電壓VGM，并且上面提及的轉(zhuǎn)換電壓包括低于第一中間電壓VEM的第一轉(zhuǎn)換電壓VEE和高于第二中間電壓VGM的第二轉(zhuǎn)換電壓VGG。第一電壓VSS和第二電壓VDD可以是提供輸入信號VI的電路塊的電源電壓。第一中間電壓VEM可以等于或者低于第一電壓VSS,并且第二中間電壓VGM可以等于或者高于第二電壓VDD。第一電壓VSS可以是地電壓(即，0V)，并且第一轉(zhuǎn)換電壓VEE可以是負電壓。在示例實施例中，第一中間電壓可以是作為第一電壓的地電壓，并且第二中間電壓VGM可以是作為第二電壓VDD的電源電壓。
[0090]圖7是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0091]參照圖7，電壓電平轉(zhuǎn)換電路IOOa可以包括電壓開關(guān)電路(LSC)400a以及電平移位電路500a。電壓開關(guān)電路400a和電平移位電路500a可以被稱為電平移位器300a。
[0092]電壓開關(guān)電路400a可以包括第一電壓開關(guān)電路VSCl和第二電壓開關(guān)電路VSC2。第一電壓開關(guān)電路VSCl可以響應(yīng)于開關(guān)信號SW而向第一電壓節(jié)點nPl順序地提供第一中間電壓VBl和低于第一中間電壓VEM的第一轉(zhuǎn)換電壓VEE。第二電壓開關(guān)電路VSC2可以響應(yīng)于開關(guān)信號SW而向第二電壓節(jié)點nP2順序地提供第二中間電壓VGM和高于第二中間電壓VGM的第二轉(zhuǎn)換電壓VGG。
[0093]電平移位電路500a從電壓開關(guān)電路400a順序地接收中間電壓VEM和VGM以及轉(zhuǎn)換電壓VEE和VGG。電平移位電路500可以使用中間電壓VEM和VGM鎖存與輸入信號VI相對應(yīng)的電壓電平，然后使用轉(zhuǎn)換電壓VEE和VGG來轉(zhuǎn)換鎖存的電壓電平以生成輸出信號VO。換句話說，電平移位電路500a可以首先基于中間電壓VEM和VGM對于輸入信號VI執(zhí)行鎖存操作，然后基于轉(zhuǎn)換電壓VEE和VGM對于鎖存的電壓電平執(zhí)行電平移位操作。
[0094]如圖7中圖示，電壓電平轉(zhuǎn)換電路IOOa還可以包括開關(guān)信號生成器200，所述開關(guān)信號生成器200基于輸入控制信號TIN來生成開關(guān)信號SW。輸入控制信號TIN可以指不輸入信號VI的躍變定時。
[0095]圖8是圖示圖7的電壓電平轉(zhuǎn)換電路中的電平移位器的示例實施例的電路圖。[0096]參照圖8，電平移位器310可以包括第一電壓開關(guān)電路411、第二電壓開關(guān)電路412、第一電平移位電路511以及第二電平移位電路512。
[0097]第一電壓開關(guān)電路411可以包括第一 NMOS晶體管NI和第二 NMOS晶體管N2。第一 NMOS晶體管NI被耦接在第一中間電壓VEM和第一電壓節(jié)點nPl之間，并且第一 NMOS晶體管NI的柵極接收開關(guān)信號SW的反相信號SWb。第二 NMOS晶體管N2被耦接在第一轉(zhuǎn)換電壓VEE和第一電壓節(jié)點nPl之間，并且第二 NMOS晶體管N2的柵極接收開關(guān)信號SW。
[0098]第二電壓開關(guān)電路412可以包括第一 PMOS晶體管Pl和第二 PMOS晶體管P2。第一 PMOS晶體管Pl被耦接在第二中間電壓VGM和第二電壓節(jié)點nP2之間，并且第一 PMOS晶體管Pl的柵極接收開關(guān)信號SW。第二 PMOS晶體管P2被耦接在第二轉(zhuǎn)換電壓VGG和第二電壓節(jié)點nP2之間，并且第二 PMOS晶體管P2的柵級接收開關(guān)信號SW的反相信號SWb。
[0099]第一電平移位電路511被耦接在第一電壓節(jié)點nPl和第二中間電壓VGM之間。第一電平移位電路可以包括第三NMOS晶體管N3、第四NMOS晶體管N4、第三PMOS晶體管P3以及第四PMOS晶體管P4。
[0100]第三NMOS晶體管N3被耦接在第一電壓節(jié)點nPl和第一節(jié)點NI之間，并且第三NMOS晶體管N3的柵極被耦接到第二節(jié)點n2。第四NMOS晶體管N4被耦接在第一電壓節(jié)點nPl和第二節(jié)點n2之間，并且第四NMOS晶體管N4的柵極被耦接到第一節(jié)點nl。第三PMOS晶體管P3被耦接在第一節(jié)點nl和第二中間電壓VGM之間，并且第三PMOS晶體管P3的柵極接收輸入信號VI。第四PMOS晶體管P4被耦接在第二節(jié)點n2和第二中間電壓VGM之間，并且第四PMOS晶體管P4的柵極接收輸入信號VI的反相信號VIb。在第一節(jié)點nl處生成正的中間信號VP，并且在第二節(jié)點n2處生成負的中間信號VN。
[0101]第二電平移 位電路512被耦接在第二電壓節(jié)點nP2和第一轉(zhuǎn)換電壓VEE之間。第二電平移位電路512可以包括第五PMOS晶體管P5、第六PMOS晶體管P6、第五NMOS晶體管N5以及第六NMOS晶體管N6。
[0102]第五PMOS晶體管P5被耦接在第二電壓節(jié)點nP2和第三節(jié)點n3之間，并且第五PMOS晶體管P5的柵極被耦接到第四節(jié)點n4。第六PMOS晶體管P6被耦接在第二電壓節(jié)點nP2和第四節(jié)點n4之間，并且第六PMOS晶體管P6的柵極被耦接到第三節(jié)點n3。第五NMOS晶體管N5被耦接在第三節(jié)點n3和第一轉(zhuǎn)換電壓VEE之間，并且第五NMOS晶體管N5的柵極接收負的中間電壓VN。第六NMOS晶體管N6被耦接在第四節(jié)點n4和第一轉(zhuǎn)換電壓VEE之間，并且第六NMOS晶體管N6的柵極接收正的中間信號VP。在第四節(jié)點n4處生成輸出信號V0。
[0103]第一電平移位電路511使用第一中間電壓VEM鎖存與輸入信號VI相對應(yīng)的電壓電平，然后使用第二中間電壓VGM和第一轉(zhuǎn)換電壓VEE轉(zhuǎn)換所鎖存的電壓電平以生成在第二中間電壓VGM和第一轉(zhuǎn)換電壓VEE之間躍變的中間信號VP和VN。第二電平移位電路512使用第二中間電壓VGM鎖存與中間信號VP和VN相對應(yīng)的電壓電平，然后使用第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓VGG轉(zhuǎn)換所鎖存的電壓電平以生成在第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓VGG之間躍變的輸出信號VO。
[0104]圖9是圖示圖8的電平移位器的操作的時序圖。
[0105]參照圖8和圖9，開關(guān)信號SW可以與輸入信號VI的躍變定時同步地從第二開關(guān)電壓VS2躍變到第一開關(guān)電壓VSl并且在鎖存時間tD期間保持第一電壓VS1。[0106]在時間點tl處，開關(guān)信號SW從第二開關(guān)電壓VS2躍變到第一開關(guān)電壓VSl。第一NMOS晶體管NI被導(dǎo)通，第二 NMOS晶體管N2被截止，從而第一中間電壓VEM被施加到第一電壓節(jié)點nPl。同時，第一 PMOS晶體管Pl被導(dǎo)通，第二 PMOS晶體管P2被截止，從而第二中間電壓VGM被施加到第二電壓節(jié)點nP2。
[0107]在時間間隔tl到t2期間，第一電平移位電路511基于第一中間電壓VEM對于輸入信號VI執(zhí)行鎖存操作,并且第二電平移位電路512基于第二中間電壓VGM對于中間信號VP和VN執(zhí)行鎖存操作。例如，第一電平移位電路511鎖存與輸入信號VI的電壓電平相對應(yīng)的邏輯高值，并且第二電平移位電路512鎖存與中間信號VP和VN相對應(yīng)的電壓電平。結(jié)果，在鎖存時間tD，S卩，時間間隔tl到t2期間，正的中間信號VP躍變到第一中間電壓VEM并保持第一中間電壓VEM，負的中間信號VN躍變到第二中間電壓VGM并保持第二中間電壓VGM,并且輸出信號VO躍變到第二中間電壓VGM并保持第二中間電壓VGM。
[0108]在鎖存時間tD之后的時間點t2處，開關(guān)信號SW從第一開關(guān)電壓VSl躍變到第二開關(guān)電壓VS2。第一 NMOS晶體管NI被截止，第二 NMOS晶體管N2被導(dǎo)通，從而第一轉(zhuǎn)換電壓VEE被施加到第一電壓節(jié)點nP I。同時，第一 PMOS晶體管PI被截止，第二 PMOS晶體管P2被導(dǎo)通，從而第二轉(zhuǎn)換電壓VGG被施加到第二電壓節(jié)點nP2。
[0109]在時間點t2之后,第一電平移位電路511基于其鎖存值和第一轉(zhuǎn)換電壓VEE來執(zhí)行電平移位操作，并且第二電平移位電路512基于其鎖存值和第二轉(zhuǎn)換電壓VGG來執(zhí)行電平移位操作。結(jié)果，正的中間信號VP躍變到第一轉(zhuǎn)換電壓VEE并保持第一轉(zhuǎn)換電壓VEE，負的中間信號VN躍變到第二中間電壓VGM并保持第二中間電壓VGM，并且輸出信號VO從第二中間電壓VGM躍變到第二轉(zhuǎn)換電壓VGG。
[0110]在時間點t3處，開關(guān)信號SW從第二開關(guān)電壓VS2躍變到第一開關(guān)電壓VS1。第一NMOS晶體管NI被導(dǎo)通，第二 NMOS晶體管N2被截止，從而第一中間電壓VEM被施加到第一電壓節(jié)點nPl。同時，第一 PMOS晶體管Pl被導(dǎo)通，第二 PMOS晶體管P2被截止，從而第二中間電壓VGM被施加到第二電壓節(jié)點nP2。
[0111]在時間間隔t3到t4期間，第一電平移位電路511基于第一中間電壓VEM對于輸入信號VI執(zhí)行鎖存操作,并且第二電平移位電路512基于第二中間電壓VGM對于中間信號VP和VN執(zhí)行鎖存操作。結(jié)果，在鎖存時間tD，S卩，時間間隔t3到t4期間，正的中間信號VP躍變到第二中間電壓VGM并保持第二中間電壓VGM，負的中間信號VN躍變到第一中間電壓VEM并保持第一中間電壓VEM，并且輸出信號VO躍變到第一中間電壓VEM并保持第一中間電壓VHM。
[0112]在鎖存時間tD之后的時間點t4處，開關(guān)信號SW從第一開關(guān)電壓VSl躍變到第二開關(guān)電壓VS2。第一 NMOS晶體管NI被截止，第二 NMOS晶體管N2被導(dǎo)通，從而第一轉(zhuǎn)換電壓VEE被施加到第一電壓節(jié)點nP I。同時，第一 PMOS晶體管PI被截止，第二 PMOS晶體管P2被導(dǎo)通，從而第二轉(zhuǎn)換電壓VGG被施加到第二電壓節(jié)點nP2。
[0113]在時間點t4之后,第一電平移位電路511基于其鎖存值和第一轉(zhuǎn)換電壓VEE來執(zhí)行電平移位操作，并且第二電平移位電路512基于其鎖存值和第二轉(zhuǎn)換電壓VGG來執(zhí)行電平移位操作。結(jié)果，正的中間信號VP保持第二中間電壓VGM，負的中間信號VN躍變到第一轉(zhuǎn)換電壓VEE并保持第一轉(zhuǎn)換電壓VEE，并且輸出信號VO從第一中間電壓VEM躍變到第一轉(zhuǎn)換電壓VEE。[0114]因而，電平移位器310可以在鎖存時間tD，即，時間間隔tl到t2和t3到t4期間，基于中間電壓VEM和VGM執(zhí)行鎖存操作，并且在鎖存時間tD之后，電平移位器310可以基于轉(zhuǎn)換電壓VEE和VGG執(zhí)行電平移位操作。
[0115]通過這樣的逐步轉(zhuǎn)換，S卩，順序的鎖存和電平移位操作，輸入信號VI的電壓電平VSS和VDD可以經(jīng)由中間電壓VEM和VGM穩(wěn)定地移位到輸出信號VO的轉(zhuǎn)換電壓VEE和VGG。在傳統(tǒng)方案中用于增加電壓轉(zhuǎn)換范圍的電阻器可以用更小尺寸的電壓開關(guān)電路411和412代替，從而可以減少電壓電平轉(zhuǎn)換電路IOOa的占用面積。
[0116]圖10是圖示圖7的電壓電平轉(zhuǎn)換電路中的電平移位器的另一個示例實施例的電路圖，并且圖11是圖示圖10的電平移位器的操作的時序圖?？梢允÷耘c圖8和圖9重復(fù)的描述。
[0117]參照圖10，電平移位器320可以包括第一電壓開關(guān)電路421、第二電壓開關(guān)電路422、第一電平移位電路521、第二電平移位電路522以及緩沖電路620。
[0118]電壓開關(guān)電路421和422的配置和操作與參照圖8和圖9所述地相同。與圖8中的電平移位電路511和512相比，圖10中的電平移位電路521和522還包括二極管耦合的晶體管 ND1、ND2、PDl 和 PD2。
[0119]所述緩沖電路可以包括基于第一信號Vl和V2生成輸出信號VO的第一反相器P7和N7以及第二反相器P8和N8。
[0120]參照圖10和圖11，如上所述，電平移位器320可以在鎖存時間tD，S卩，時間間隔tl到t2和t3到t4期間，基于中間電壓VEM和VGM執(zhí)行鎖存操作，并且在鎖存時間tD之后，電平移位器320可以基于轉(zhuǎn)換電壓VEE和VGG執(zhí)行電平移位操作。
[0121]第一信號Vl對應(yīng)于二極管耦接PMOS晶體管PD2的漏電壓，并且第二信號V2對應(yīng)于二極管耦接的PMOS晶體管TO2的源電壓。第一信號Vl不完全躍變到第二轉(zhuǎn)換電壓VGG并且第一信號Vl的最高電壓電平被限制在較低電壓VGG — Vth，其中，Vth是二極管耦接的PMOS晶體管PD2的閾值電壓。此外，第二信號V2不完全躍變到第一轉(zhuǎn)換電壓VEE并且第二信號V2的最小電壓電平被限制在較高電壓VEE+Vth。
[0122]緩沖電路620還可以放大擺幅范圍減少的第一信號Vl和第二信號V2，以生成在第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓VGG之間完全躍變的輸出信號V0。電平移位器320的峰值電流值還可以使用擺幅范圍減少的中間信號Vl和V2來進一步減小。
[0123]圖12是圖示圖7的電壓電平轉(zhuǎn)換電路中的電平移位器的又一個示例實施例的電路圖，并且圖13是圖示圖12的電平移位器的操作的時序圖。
[0124]參照圖12，電平移位器330可以包括第一電壓開關(guān)電路431、第二電壓開關(guān)電路432、第一電平移位電路531、第二電平移位電路532以及緩沖電路630。
[0125]電壓開關(guān)電路421和422的配置和操作與參照圖8和圖9所述的相同。與圖8中的第二電平移位電路512相比，圖12中的第二電平移位電路532被耦接到第一中間電壓VEM而非第一轉(zhuǎn)換電壓VEE并且接收輸入信號VI和反相輸入信號VIb而非正的中間信號VP和負的中間信號VN。
[0126]第一電平移位電路531被耦接在第一電壓節(jié)點nPl和第二中間電壓VGM之間。第二電平移位電路532被耦接在第二電壓節(jié)點nP2和第一中間電壓VEM之間。第一電平移位電路531使用第一中間電壓VEM鎖存與輸入信號VI相對應(yīng)的電壓電平，然后使用第二中間電壓VGM和第一轉(zhuǎn)換電壓VEE轉(zhuǎn)換所鎖存的電壓電平以生成在第二中間電壓VGM和第一轉(zhuǎn)換電壓VEE之間躍變的第一中間信號Vl I。第二電平移位電路532使用第二中間電壓VGM鎖存與輸入信號VI相對應(yīng)的電壓電平,然后使用第一中間電壓VEM和第二轉(zhuǎn)換電壓VGG轉(zhuǎn)換所鎖存的電壓電平以生成在第一中間電壓VEM和第二轉(zhuǎn)換電壓VGG之間躍變的第二中間信號V12。
[0127]緩沖電路630被耦接在第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓VGG之間。緩沖電路630還可以放大擺幅范圍減少的第一中間信號Vll和第二中間信號V12，以生成在第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓VGG之間完全躍變的輸出信號V0。所述緩沖電路可以包括第一反相器P7和N7以及第二反相器P8和N8。
[0128]參照圖12和圖13，如上所述，電平移位器330可以在鎖存時間tD，S卩，時間間隔tl到t2和t3到t4期間，基于中間電壓VEM和VGM執(zhí)行鎖存操作，并且在鎖存時間tD之后，電平移位器330可以基于轉(zhuǎn)換電壓VEE和VGG執(zhí)行電平移位操作。
[0129]第一中間信號Vll在第一轉(zhuǎn)換電壓VEE和第二中間電壓VGM之間躍變。第二中間信號V12在第一中間電壓VEM和第二轉(zhuǎn)換電壓VGM之間躍變。
[0130]緩沖電路630還可以放大擺幅范圍減少的第一中間信號Vll和第二中間信號V12，以生成在第一轉(zhuǎn)換電壓VEE和第二轉(zhuǎn)換電壓VGG之間完全躍變的輸出信號V0。
[0131]圖14是圖示根據(jù)示例實施例的顯示設(shè)備的框圖。
[0132]參照圖14,顯示設(shè)備900可以包括顯示面板910、源極驅(qū)動器(SD)920、柵極驅(qū)動器(⑶)930和定時控制器(CNTR) 950。在一些示例實施例中，顯示設(shè)備900還可以包括電壓生成器(VGEN) 940以用于基于電源電壓生成高電壓和/或負電壓。在其它示例實施例中，可以省略電壓生成器940并且可以從外部設(shè)備提供必要的電壓。
[0133]顯示面板910可以包括耦接到多條源極線SLl到SLm以及多條柵極線GLl到GLn的多個像素。例如，每一個像素911可以包括薄膜晶體管(TFT) 912、液晶913和存儲電容器914，如圖14中圖示。
[0134]源極驅(qū)動器920驅(qū)動源極線SLl到SLm，并且柵極驅(qū)動器930驅(qū)動?xùn)艠O線GLl到GLn。定時控制器950控制顯示面板910、源極驅(qū)動器920以及柵極驅(qū)動器930。
[0135]源極驅(qū)動器920和柵極驅(qū)動器930中的至少一個可以包括根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路。如上所述，電壓電平轉(zhuǎn)換電路可以包括:電壓開關(guān)電路，其被配置成響應(yīng)于開關(guān)信號順序地提供中間電壓和轉(zhuǎn)換電壓；以及電平移位電路，其被配置成使用中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，
[0136]然后使用所述轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號。
[0137]圖15是圖示圖14的顯示設(shè)備中的源極驅(qū)動器的示例的框圖。
[0138]參照圖15，源極驅(qū)動器920可以包括移位寄存器(S/R)921、數(shù)據(jù)緩沖器(D/B)922、鎖存器塊(LAT)923、電平移位器塊(L/S)924、數(shù)模轉(zhuǎn)換器塊(DAC)925和輸出緩沖器(0/B)926。
[0139]移位寄存器921響應(yīng)于開始脈沖信號SSP和時鐘信號CLK而生成順序地激活的控制信號。數(shù)據(jù)緩沖器922與所述控制信號同步地存儲數(shù)字圖像數(shù)據(jù)MDT。鎖存器塊923從數(shù)據(jù)緩沖器922接收數(shù)據(jù)比特并對其進行鎖存，并且響應(yīng)于鎖存輸出脈沖信號LOP而向電平移位器塊924提供所鎖存的數(shù)據(jù)比特DIl到Dim。電平移位器塊924基于輸入數(shù)據(jù)DIl到DIm和鎖存輸出脈沖信號LOP來提供經(jīng)電平移位的輸出數(shù)據(jù)DOl到DOm。DAC塊924使用灰階電壓VG將輸出數(shù)據(jù)DOl到DOm轉(zhuǎn)換成模擬信號。輸出緩沖器926緩沖DAC塊924的輸出并且生成用于驅(qū)動源極線SLl到SLm的模擬信號ANDT。
[0140]圖16是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0141]圖16中的電壓電平轉(zhuǎn)換電路924可以對應(yīng)于圖15中的電平移位器塊。參照圖16，電壓電平轉(zhuǎn)換電路924可以包括開關(guān)信號生成器(SffGEN) 250、電壓開關(guān)電路(VSC) 450以及多個電平移位電路551、552和553。
[0142]開關(guān)信號生成器250可以基于鎖存輸出脈沖信號LOP來生成開關(guān)信號SW。鎖存輸出脈沖信號LOP可以指示輸入信號DIl到DIm的躍變定時。鎖存輸出脈沖信號LOP可以對應(yīng)于上面提及的輸入控制信號TIN。
[0143]電壓開關(guān)電路450可以響應(yīng)于開關(guān)信號SW而向電壓節(jié)點nP順序地提供中間電壓VGM和轉(zhuǎn)換電壓VGG。 [0144]多個電平移位電路551、552和553可以被共同耦接到電壓節(jié)點nP以順序地接收中間電壓VGM和轉(zhuǎn)換電壓VGG。如上所述，電平移位電路551、552和553中的每一個可以使用中間電壓VGM來鎖存與輸入信號DIl到DIm中的每一個相對應(yīng)的電壓電平，然后使用轉(zhuǎn)換電壓VGG轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號DOl到DOm中的每一個。
[0145]電壓電平轉(zhuǎn)換電路924的占用面積可以通過將多個電平移位電路551、552和553共同耦接到單一電壓開關(guān)電路450來進一步減少。
[0146]圖17是圖示圖14的顯示設(shè)備中的柵極驅(qū)動器的示例的框圖。
[0147]參照圖17，柵極驅(qū)動器930可以包括移位寄存器(S/R) 931、電平移位器塊(L/S)932以及輸出緩沖器(0/B) 933。
[0148]移位寄存器931響應(yīng)于開始脈沖信號GSP和時鐘信號CLK而生成順序地激活的輸入信號GIl到Gin。電平移位器塊932提供根據(jù)輸入信號GIl到GIm被電平移位的輸出信號GOl到GOm。輸出緩沖器933緩沖電平移位器塊932的輸出信號GOl到GOn并且生成用于驅(qū)動?xùn)艠O線GLl到GLn的柵極信號Gl到Gn。
[0149]圖18是圖示根據(jù)示例實施例的電壓電平轉(zhuǎn)換電路的框圖。
[0150]圖18中的電壓電平轉(zhuǎn)換電路932可以對應(yīng)于圖17中的電平移位器塊。
[0151]參照圖18，電壓電平轉(zhuǎn)換電路932可以包括多個轉(zhuǎn)換單元151、152和153。轉(zhuǎn)換單元151、152和153分別轉(zhuǎn)換輸入信號GIl到GIn的電壓電平以生成輸出信號GOl到GOn。轉(zhuǎn)換單元151、152和153中的每一個可以包括如上所述的開關(guān)信號生成器SWGEN、電壓開關(guān)電路VSC以及電平移位電路LCS。
[0152]開關(guān)信號生成器SWGEN可以接收對應(yīng)輸入信號GIi (i=l，2，…，η)并且基于輸入信號GIi的躍變定時來生成相應(yīng)的開關(guān)信號SWi。在這種情況下，輸入信號GIi本身可以對應(yīng)于上面提及的輸入控制信號TIN。
[0153]圖19是圖示圖18的電壓電平轉(zhuǎn)換電路中的開關(guān)信號生成器的示例的電路圖，并且圖20是圖示圖19的開關(guān)信號生成器的操作的時序圖。
[0154]參照圖19，開關(guān)信號生成器SWGEN可以包括如圖19中圖示地耦接的反相器211、214,215和218、延遲元件212和216、與門213和217以及或(OR)門219。
[0155]參照圖19和圖20,第一與門213對輸入信號GIi和第一延遲信號DELl執(zhí)行與邏輯運算，并且反相器214將第一與門214的輸出反相以生成第一脈沖信號PLl。第二與門217對反相輸入信號IGIi和第二延遲信號DEL2執(zhí)行與邏輯運算，并且反相器218將第二與門217的輸出反相以生成第二脈沖信號PL2。第一脈沖信號PLl與輸入信號GIi的上升沿同步地躍變，并且第二脈沖信號PL2與輸入信號GIi的下降沿同步地躍變?；蜷T219對第一脈沖信號PLl和第二脈沖信號PL2執(zhí)行或邏輯操作以生成開關(guān)信號SWi。結(jié)果，開關(guān)信號Sffi可以與輸入信號GI i的躍變定時同步地躍變到相對較低的電壓電平，并且開關(guān)信號SWi的較低電壓電平可以被保持達對應(yīng)于延遲元件212和216的延遲時間的鎖存時間tD。如上所述，響應(yīng)于開關(guān)信號SWi，對應(yīng)的電平移位電路LSC可以在時間間隔tl到t2和t3到t4期間，即，在鎖存時間tD期間，執(zhí)行鎖存操作，然后執(zhí)行電平移位操作。通過這樣的逐步轉(zhuǎn)換，可以穩(wěn)定地擴大電壓電平轉(zhuǎn)換范圍并且可以減少功耗。
[0156]圖21是圖示根據(jù)示例實施例的包括顯示設(shè)備的計算系統(tǒng)的框圖。
[0157]參照圖21，計算系統(tǒng)1000可以包括處理器1010、存儲器設(shè)備1020、存儲設(shè)備1030、顯示設(shè)備1040、電源1050和圖像傳感器1060。雖然圖21中未圖示，但計算系統(tǒng)1000還可以包括與視頻卡、聲卡、存儲卡、USB設(shè)備、其它電子設(shè)備等等通信的端口。
[0158]處理器1010可以執(zhí)行各種計算或者任務(wù)。根據(jù)實施例，處理器1010可以是微處理器或者CPU。處理器1010可以經(jīng)由地址總線、控制總線和/或數(shù)據(jù)總線與存儲器設(shè)備1020、存儲設(shè)備1030和顯示設(shè)備1040通信。在一些實施例中，處理器1010可以耦接到擴展總線，比如外圍組件互聯(lián)(peripheral component interconnection,PCI)總線。存儲器設(shè)備1020可以存儲用于操作計算系統(tǒng)2000的數(shù)據(jù)。例如，存儲器設(shè)備1020可以利用動態(tài)隨機存取存儲器(DRAM)設(shè)備、移動DRAM設(shè)備、靜態(tài)隨機存取存儲器(SRAM)設(shè)備、相變隨機存取存儲器(PRAM)設(shè)備、鐵電隨機存取存儲器(FRAM)設(shè)備、電阻式隨機存取存儲器(RRAM)設(shè)備和/或磁性隨機存取存儲器(MRAM)設(shè)備來實現(xiàn)。存儲設(shè)備1030可以包括固態(tài)驅(qū)動器(SSD)、硬盤驅(qū)動器(HDD)、⑶-ROM等等。計算系統(tǒng)1000還可以包括輸入設(shè)備，比如觸摸屏、鍵盤、鍵區(qū)、鼠標等等；以及輸出設(shè)備，比如打印機、顯示設(shè)備等等。電源1050為計算系統(tǒng)2000供應(yīng)工作電壓。
[0159]圖像傳感器1060可以經(jīng)由總線或者其它通信鏈路與處理器1010通信。圖像傳感器1060可以與處理器1010集成在一個芯片中，或者圖像傳感器1060和處理器1010可以被實現(xiàn)為單獨的芯片。
[0160]計算系統(tǒng)1000的至少一部分可以以各種形式封裝，比如層疊封裝(package onpackage, PoP)、球棚陣列(ball grid array, BGA)、芯片尺寸封裝(chip scale package,CSP)、塑料帶引線芯片載體(plastic leaded chip carrier, PLCC)、塑料雙列直插封裝(plastic dual in-line package, FOIP)、疊片內(nèi)裸片封裝(die in waffle pack)、晶片內(nèi)裸片形式(die in wafer form)、板上芯片(chip on board, COB)、陶瓷雙列直插式封裝(ceramic dual in-line package, CERDIP)、塑料標準四邊扁平封裝(plastic metricquad flat pack,MQFP)、薄型四邊扁平封裝(thin quad flat pack,TQFP)、小外型集成電路(small outline IC, S0IC)、縮小型小外型封裝(shrink small outline package, SSOP)>薄型小外型封裝(thin small outline package,TS0P)、系統(tǒng)級封裝(system in package,SIP)、多芯片封裝(multi chip package,MCP)、晶片級結(jié)構(gòu)封裝(wafer-level fabricatedpackage,WFP)或晶片級處理堆疊封裝(wafer-level processed stack package,WSP)。計算系統(tǒng)1000可以是使用數(shù)據(jù)加載電路的計算系統(tǒng)，例如，數(shù)碼相機、移動電話、智能電話、便攜式多媒體播放器(PMP)、個人數(shù)字助理(PDA)、計算機等等。
[0161]圖22是圖示可在圖21的計算系統(tǒng)中使用的接口的框圖。
[0162]參照圖22，計算系統(tǒng)1100可以由使用或者支持移動行業(yè)處理器接口(mobileindustry processor interface,MIPI)接口的數(shù)據(jù)處理設(shè)備來實現(xiàn)。計算系統(tǒng)1100可以包括應(yīng)用處理器1110、圖像傳感器1140、顯示設(shè)備1150等等。應(yīng)用處理器1110的CSI主機1112可以經(jīng)由照相機串行接口(camera serial interface, CSI)執(zhí)行與圖像傳感器1140的CSI設(shè)備1141的串行通信。在一些實施例中，CSI主機1112可以包括解串器(DES)，并且CSI設(shè)備1141可以包括串行器(SER)。應(yīng)用處理器1110的DSI主機1111可以經(jīng)由顯示器串行接口(display serial interface, DSI)執(zhí)行與顯示裝置1150的DSI設(shè)備1151的串行通信。
[0163]在一些實施例中，DSI主機1111可以包括串行器(SER)，并且DSI設(shè)備1151可以包括解串器(DES)。計算系統(tǒng)1100還可以包括執(zhí)行與應(yīng)用處理器1110的通信的射頻(RF)芯片1160。計算系統(tǒng)1100的物理層(PHY) 1113和RF芯片1160的物理層(PHY) 1161可以基于MIPI DigRF執(zhí)行數(shù)據(jù)通信。應(yīng)用處理器1110還可以包括控制PHY1161的數(shù)據(jù)通信的DigRF 主裝置(MASTER) 1114。
[0164]計算系統(tǒng)1100還可以包括全球定位系統(tǒng)(GPS) 1120、存儲裝置1170、MIC1180、DRAM設(shè)備1185和揚聲器1190。此外，計算系統(tǒng)1100可以使用超寬帶(UWB) 1120、無線局域網(wǎng)(WLAN) 1220、全球微波互聯(lián)接入(WIMAX) 1130等等來執(zhí)行通信。也可以使用電子設(shè)備1000的其它結(jié)構(gòu)和接口。
[0165]可以在各種包括基于不同電壓操作的電路塊的集成電路中應(yīng)用根據(jù)發(fā)明構(gòu)思的示例實施例的電壓電平轉(zhuǎn)換電路。具體地，電壓電平轉(zhuǎn)換電路還可以有用地應(yīng)用于需要大量的電平移位器的比如顯示設(shè)備的設(shè)備和/或系統(tǒng)。
[0166]以上是對示例實施例的舉例說明，不應(yīng)被解釋為對示例實施例的限制。雖然已經(jīng)描述了若干示例實施例，但本領(lǐng)域技術(shù)人員將容易理解，可以對示例實施例做出許多修改，而不會實質(zhì)性地偏離發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點。因此，意圖將所有這樣的修改都包括在權(quán)利要求所限定的發(fā)明構(gòu)思的范圍之內(nèi)。因此，將會理解，以上是對各種示例實施例的舉例說明，不應(yīng)被解釋為局限于所公開的特定示例實施例，并且意圖將對所公開的示例實施例的修改以及其它實施例都包括在權(quán)利要求的范圍之內(nèi)。
【權(quán)利要求】
1.一種電壓電平轉(zhuǎn)換電路,包括: 電壓開關(guān)電路，其被配置成響應(yīng)于開關(guān)信號而順序地輸出中間電壓以及轉(zhuǎn)換電壓；以及 電平移位電路，其被配置成使用所述中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用所述轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號。
2.如權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，還包括: 開關(guān)信號生成器，其被配置成基于指示輸入信號的躍變定時的輸入控制信號來生成開關(guān)信號。
3.如權(quán)利要求2所述的電壓電平轉(zhuǎn)換電路，其中，所述開關(guān)信號生成器被配置成響應(yīng)于所述輸入控制信號而將所述開關(guān)信號躍變到第一開關(guān)電壓，并且在鎖存時間間隔之后躍變到第二開關(guān)電壓。
4.如權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，其中，所述輸入信號在第一電壓和高于第一電壓的第二電壓之間躍變，并且所述電平移位電路被配置成將輸出信號在所述第一電壓和高于所述第二電壓的轉(zhuǎn)換電壓之間躍變。
5.如權(quán)利要求4所述的電壓電平轉(zhuǎn)換電路，其中，所述電壓開關(guān)電路包括: 第一晶體管，其被 耦接在所述中間電壓和電壓節(jié)點之間，所述第一晶體管的柵極被配置成接收所述開關(guān)信號；以及 第二晶體管，其被耦接在所述轉(zhuǎn)換電壓和所述電壓節(jié)點之間，所述第二晶體管的柵極被配置成接收所述開關(guān)信號的反相版本。
6.如權(quán)利要求5所述的電壓電平轉(zhuǎn)換電路，其中，所述電平移位電路還包括: 第三晶體管，其被耦接在所述電壓節(jié)點和第一節(jié)點之間，所述第三晶體管的柵極被耦接到第二節(jié)點，所述第二節(jié)點被配置成輸出所述輸出信號； 第四晶體管，其被耦接在所述電壓節(jié)點和所述第二節(jié)點之間，所述第四晶體管的柵極可以被耦接到所述第一節(jié)點； 第五晶體管，其被耦接在所述第一節(jié)點和所述第一電壓之間，所述第五晶體管的柵極被配置成接收所述輸入信號；以及 第六晶體管，其被耦接在所述第二節(jié)點和所述第一電壓之間，所述第六晶體管的柵極被配置成接收所述輸入信號的反相版本。
7.如權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，其中，所述中間電壓包括第一中間電壓和高于所述第一中間電壓的第二中間電壓，所述轉(zhuǎn)換電壓包括低于第一中間電壓的第一轉(zhuǎn)換電壓和高于第二中間電壓的第二轉(zhuǎn)換電壓，并且其中，所述輸入信號在第一電壓和高于所述第一電壓的第二電壓之間躍變，并且所述電平移位電路還被配置成將輸出信號在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間躍變。
8.如權(quán)利要求7所述的電壓電平轉(zhuǎn)換電路，其中，所述第一中間電壓等于所述第一電壓，并且所述第二中間電壓等于所述第二電壓。
9.如權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，其中，所述電壓開關(guān)電路包括: 第一電壓開關(guān)電路，其被配置成響應(yīng)于所述開關(guān)信號而向第一電壓節(jié)點順序地輸出第一中間電壓和低于第一中間電壓的第一轉(zhuǎn)換電壓；以及 第二電壓開關(guān)電路，其被配置成響應(yīng)于所述開關(guān)信號而向第二電壓節(jié)點順序地輸出第二中間電壓和高于第二中間電壓的第二轉(zhuǎn)換電壓。
10.如權(quán)利要求9所述的電壓電平轉(zhuǎn)換電路，其中，所述第一電壓開關(guān)電路包括: 第一晶體管，其被耦接在第一中間電壓和第一電壓節(jié)點之間，所述第一晶體管的柵極被配置成接收所述開關(guān)信號的反相版本；以及 第二晶體管，其被耦接在所述第一轉(zhuǎn)換電壓和所述第一電壓節(jié)點之間，所述第二晶體管的柵極被配置成接收所述開關(guān)信號。
11.如權(quán)利要求10所述的電壓電平轉(zhuǎn)換電路，其中，所述第二電壓開關(guān)電路包括: 第三晶體管，其被耦接在所述第二中間電壓和所述第二電壓節(jié)點之間，所述第三晶體管的柵極被配置成接收所述開關(guān)信號；以及 第四晶體管，其被耦接在所述第二轉(zhuǎn)換電壓和所述第二電壓節(jié)點之間，所述第四晶體管的柵極被配置成接收所述開關(guān)信號的反相版本。
12.如權(quán)利要求9所述的電壓電平轉(zhuǎn)換電路，其中，所述電平移位電路包括: 第一電平移位電路，其被耦接在第一電壓節(jié)點和第二中間電壓之間，所述第一電平移位電路被配置成使用第 一中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用第二中間電壓和第一轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的與輸入信號相對應(yīng)的電壓電平以生成在第二中間電壓和第一轉(zhuǎn)換電壓之間躍變的中間信號；以及 第二電平移位電路，其被耦接在第二電壓節(jié)點和第一轉(zhuǎn)換電壓之間，所述第二電平移位電路被配置成使用第二中間電壓鎖存與中間信號相對應(yīng)的電壓電平，并且使用第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的與中間信號相對應(yīng)的電壓電平以生成在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間躍變的輸出信號。
13.如權(quán)利要求9所述的電壓電平轉(zhuǎn)換電路，其中，所述電平移位電路包括: 第一電平移位電路，其被耦接在第一電壓節(jié)點和第二中間電壓之間，所述第一電平移位電路被配置成使用第一中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用第二中間電壓和第一轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成在第二中間電壓和第一轉(zhuǎn)換電壓之間躍變的第一中間信號； 第二電平移位電路，其被耦接在第二電壓節(jié)點和第一中間電壓之間，所述第二電平移位電路被配置成使用第二中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用第一中間電壓和第二轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成在第一中間電壓和第二轉(zhuǎn)換電壓之間躍變的第二中間信號；以及 緩沖電路，其被耦接在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間，所述緩沖電路被配置成響應(yīng)于第一中間信號和第二中間信號而生成在第一轉(zhuǎn)換電壓和第二轉(zhuǎn)換電壓之間躍變的輸出信號。
14.一種顯示設(shè)備，包括: 顯示面板，其包括耦接到多條源極線和多條柵極線的多個像素； 源極驅(qū)動器，其被配置成驅(qū)動多條源極線； 柵極驅(qū)動器，其被配置成驅(qū)動多條柵極線；以及 定時控制器，其被配置成控制所述顯示面板、所述源極驅(qū)動器和所述柵極驅(qū)動器， 所述源極驅(qū)動器和所述柵極驅(qū)動器中的至少一個包括電壓電平轉(zhuǎn)換電路，所述電壓電平轉(zhuǎn)換電路包括:電壓開關(guān)電路，其被配置成響應(yīng)于開關(guān)信號順序地輸出中間電壓和轉(zhuǎn)換電壓；以及電平移位電路，其被配置成使用中間電壓鎖存與輸入信號相對應(yīng)的電壓電平，并且使用所述轉(zhuǎn)換電壓轉(zhuǎn)換所鎖存的電壓電平以生成輸出信號。
15.如權(quán)利要求14所述的顯示設(shè)備，其中，所述電壓電平轉(zhuǎn)換電路還包括: 開關(guān)信號生成器，其被配置成基于輸入信號的躍變定時來生成開關(guān)信號。
16.如權(quán)利要求14所述的顯示設(shè)備，還包括: 共同耦接到所述電壓開關(guān)電路的多個電平移位電路。
17.—種電壓電平轉(zhuǎn)換電路,包括: 電平移位電路，其被配置成在鎖存時段期間響應(yīng)于輸入信號而鎖存中間電壓，所述電平移位電路還被配置成在鎖存時段滿期之后通過將所鎖存的中間電壓電平移位到轉(zhuǎn)換電壓來生成輸出信號，所述轉(zhuǎn)換電壓的幅度大于中間電壓的幅度。
18.如權(quán)利要求17所述的電壓電平轉(zhuǎn)換電路，還包括: 電壓開關(guān)電路，其被配置成響應(yīng)于開關(guān)信號而順序地輸出中間電壓以及轉(zhuǎn)換電壓。
19.如權(quán)利要求18所述的電壓電平轉(zhuǎn)換電路，還包括: 開關(guān)信號生成器，其被配置成基于指示輸入信號的躍變定時的輸入控制信號來生成開關(guān)信號。
20.—種顯不設(shè)備,包括: 顯示面板，其包括耦接到多條源極線和多條柵極線的多個像素； 源極驅(qū)動器，其被配置成驅(qū)動多條源極線； 柵極驅(qū)動器，其被配置成驅(qū)動多條柵極線；以及 定時控制器，其被配置成控制所述顯示面板、所述源極驅(qū)動器和所述柵極驅(qū)動器， 其中所述源極驅(qū)動器和所述柵極驅(qū)動器中的至少一個包括權(quán)利要求17的電壓電平轉(zhuǎn)換電路。
【文檔編號】H03K19/0185GK104009751SQ201410064642
【公開日】2014年8月27日 申請日期:2014年2月25日 優(yōu)先權(quán)日:2013年2月25日
【發(fā)明者】金炯泰, 鄭地云 申請人:三星電子株式會社