一種熔絲修調(diào)電路的制作方法
【專利摘要】本發(fā)明公開了一種熔絲修調(diào)電路，包括開關(guān)控制模塊、修調(diào)值載入模塊、熔絲熔斷控制模塊以及修調(diào)模塊，修調(diào)模塊包括PMOS管、第一電阻、熔絲、NMOS管、第二電阻以及D觸發(fā)器，其中：PMOS管的源極與穩(wěn)壓電源連接，PMOS管的柵極與開關(guān)控制模塊連接，PMOS管的漏極與第一電阻的一端連接，第一電阻的另一端與熔絲的一端連接，熔絲的另一端與NMOS管的源極連接，NMOS管的柵極與熔絲熔斷控制模塊連接，NMOS管的漏極接地，第二電阻的一端與NMOS管的源極連接，第二電阻的另一端接地，D觸發(fā)器的CP端口與修調(diào)值載入模塊連接，D端口與NMOS管的源極連接。通過以上公開內(nèi)容，本發(fā)明能夠在晶圓封裝好后再進(jìn)行修調(diào)，從而降低成本，并提高修調(diào)精度。
【專利說明】—種熔絲修調(diào)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，特別是涉及一種熔絲修調(diào)電路。
【背景技術(shù)】
[0002]帶基準(zhǔn)的模擬芯片，通常都需要在生產(chǎn)出來后進(jìn)行精確修調(diào)。修調(diào)就是根據(jù)客戶的需要選擇并固化芯片設(shè)計(jì)時(shí)集成的多個(gè)選項(xiàng)之一，通常是在晶元分割、封裝前進(jìn)行。
[0003]在晶圓封裝前進(jìn)行精確的修調(diào)需要使用昂貴的機(jī)臺(tái)，并且修調(diào)需要較長的時(shí)間找到最優(yōu)值，成本很高。尤其當(dāng)芯片需要修調(diào)的值各不相同，封裝前修調(diào)會(huì)造成很大的庫存成本。
[0004]另外，在晶圓封裝時(shí)，芯片切割和封裝會(huì)對芯片的物理特性產(chǎn)生影響，造成修調(diào)好的基準(zhǔn)在封裝后會(huì)有偏差，達(dá)不到所要求的精度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明主要解決的技術(shù)問題是提供一種熔絲修調(diào)電路，能夠在晶圓封裝好后再進(jìn)行修調(diào)，從而降低成本，并提高修調(diào)精度。
[0006]本發(fā)明為解決技術(shù)問題而采用的一個(gè)技術(shù)方案是:提供一種熔絲修調(diào)電路，包括開關(guān)控制模塊、修調(diào)值載入模塊、熔絲熔斷控制模塊以及修調(diào)模塊，修調(diào)模塊包括PMOS管、第一電阻、熔絲、?OS管 、第二電阻以及D觸發(fā)器，其中:PM0S管的源極與穩(wěn)壓電源連接，PMOS管的柵極與開關(guān)控制模塊連接，PMOS管的漏極與第一電阻的一端連接，第一電阻的另一端與熔絲的一端連接，熔絲的另一端與NMOS管的源極連接，NMOS管的柵極與熔絲熔斷控制模塊連接，NMOS管的漏極接地，第二電阻的一端與NMOS管的源極連接，第二電阻的另一端接地，D觸發(fā)器的CP端口與修調(diào)值載入模塊連接，D端口與NMOS管的源極連接；在開關(guān)控制模塊輸出第一控制信號(hào)控制PMOS管的源極與漏極連接時(shí):熔絲熔斷控制模塊輸出第二控制信號(hào)控制NMOS管的源極與漏極連接，其中穩(wěn)壓電源的電壓值以及第一電阻的電阻值設(shè)置為令熔絲燒斷；或熔絲熔斷控制模塊輸出第三控制信號(hào)控制NMOS管的源極與漏極斷開，其中穩(wěn)壓電源的電壓值、第一電阻的電阻值以及第二電阻的電阻值設(shè)置為令熔絲保持連通。
[0007]其中，在開關(guān)控制模塊在開始輸出第一控制信號(hào)控制PMOS管的源極與漏極連接時(shí)，修調(diào)值載入模塊延遲一預(yù)定時(shí)間后輸入具有上升沿的TTL脈沖信號(hào)至CP端口。
[0008]其中，第一控制信號(hào)、第二控制信號(hào)為TTL高電平，第三控制信號(hào)為TTL低電平。
[0009]其中，開關(guān)控制模塊、修調(diào)值載入模塊、熔絲熔斷控制模塊以及修調(diào)模塊封裝于同一芯片中。
[0010]其中，熔絲為多晶熔絲。
[0011]其中，第一電阻的電阻值為100歐姆，第二電阻的電阻值為2000歐姆。
[0012]本發(fā)明的有益效果是:區(qū)別于現(xiàn)有技術(shù)，本發(fā)明所提供的熔絲修調(diào)電路通過設(shè)置具有特定電路連接關(guān)系的開關(guān)控制模塊、修調(diào)值載入模塊、熔絲熔斷控制模塊以及修調(diào)模塊，并通過限定各模塊的信號(hào)輸入或輸出并進(jìn)行相應(yīng)處理，使得熔絲修調(diào)電路可在晶圓封裝后進(jìn)行修調(diào)，從而避免了在晶圓封裝前進(jìn)行調(diào)修，可有效降低成本，并提高修調(diào)精度。
【專利附圖】

【附圖說明】
[0013]圖1是根據(jù)本發(fā)明一優(yōu)選實(shí)施例的熔絲修調(diào)電路的電路結(jié)構(gòu)圖；
[0014]圖2是在本發(fā)明優(yōu)選實(shí)施例中第一控制信號(hào)與TTL脈沖信號(hào)的時(shí)序關(guān)系圖。
【具體實(shí)施方式】
[0015]請參見圖1，圖1是根據(jù)本發(fā)明一優(yōu)選實(shí)施例的熔絲修調(diào)電路的電路結(jié)構(gòu)圖。
[0016]如圖1所示，本發(fā)明的熔絲修調(diào)電路包括開關(guān)控制模塊20、修調(diào)值載入模塊30、熔絲熔斷控制模塊40以及修調(diào)模塊10。其中，修調(diào)模塊10包括PMOS (positive channelMetal Oxide Semiconductor,P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管)管P1、第一電阻R1、溶絲 103、NMOS (Negative channel Metal Oxide Semiconductor, N 溝道金屬氧化物半導(dǎo)體)管N1、第二電阻R2以及D觸發(fā)器101。
[0017]以上各模塊的電路連接方式如下:PM0S管Pl的源極與穩(wěn)壓電源(未標(biāo)示)連接，PMOS管Pl的柵極與開關(guān)控制模塊20連接，PMOS管Pl的漏極與第一電阻Rl的一端連接，第一電阻Rl的另一端與熔絲103的一端連接，熔絲103的另一端與NMOS管NI的源極連接，NMOS管NI的柵極與熔絲熔斷控制模塊40連接，NMOS管NI的漏極接地，第二電阻R2的一端與NMOS管NI的源極連接，第二電阻R2的另一端接地，D觸發(fā)器101的CP端口與修調(diào)值載入模塊30連接，D端口與NMOS管NI的源極連接。
[0018]以下將結(jié)合圖1在上述的電路架構(gòu)的基礎(chǔ)上對本發(fā)明的修調(diào)方法作出具體介紹。
[0019]請進(jìn)一步參見圖1,如圖1所示:
[0020]在處于調(diào)修狀態(tài)時(shí)，開關(guān)控制模塊20輸出第一控制信號(hào)控制PMOS管Pl的源極與漏極連接，此時(shí)熔絲熔斷控制模塊40可選擇性地輸出第二控制信號(hào)控制NMOS管NI的源極與漏極連接，或選擇性地輸出第三控制信號(hào)控制NMOS管NI的源極與漏極斷開。
[0021]在NMOS管NI的源極與漏極連接時(shí)，穩(wěn)壓電源的電壓值以及第一電阻Rl的電阻值設(shè)置為令熔絲103燒斷。
[0022]在NMOS管NI的源極與漏極斷開時(shí)，穩(wěn)壓電源的電壓值、第一電阻Rl的電阻值以及第二電阻R2的電阻值設(shè)置為令熔絲103保持連通。
[0023]值得注意的是，為了獲得上述的技術(shù)效果，第一電阻Rl的電阻值一般設(shè)置為較小值，例如在幾十到幾百歐姆之間，第二電阻R2的電阻值一般設(shè)置為較大值，例如在一千歐姆以上。優(yōu)選地，第一電阻Rl的電阻值為100歐姆，第二電阻R2的電阻值為2000歐姆。
[0024]因此在熔絲熔斷控制模塊40可選擇性地輸出第一控制信號(hào)或第二控制信號(hào)中的一者后，熔絲103燒斷或保持連通。修調(diào)狀態(tài)結(jié)束。此后一直屏蔽熔絲熔斷控制模塊40，使其不再輸出第一控制信號(hào)或第二控制信號(hào)。
[0025]在處于正常工作狀態(tài)時(shí)，假設(shè)熔絲103燒斷，那么在開關(guān)控制模塊20輸出第一控制信號(hào)控制PMOS管Pl的源極與漏極連接時(shí)，D觸發(fā)器101的D端口通過第二電阻R2接地，此時(shí)D端口獲取到低電平。
[0026]假設(shè)熔絲103保持連接，此時(shí)PMOS管P1、第一電阻R1、熔絲103以及第二電阻R2形成回路，由于第二電阻R2為大電阻值電阻，因此，經(jīng)過分壓后，D端口獲取到高電平。
[0027]因此，請參見圖2，圖2是本發(fā)明優(yōu)選實(shí)施例中第一控制信號(hào)與TTL脈沖信號(hào)的時(shí)序關(guān)系圖。如圖2所示，開關(guān)控制模塊20在開始輸出第一控制信號(hào)控制PMOS管Pl的源極與漏極連接時(shí)，修調(diào)值載入模塊30可設(shè)置為延遲一預(yù)定時(shí)間T后輸入具有上升沿的TTL(transistor-transistor logic,晶體管-晶體管邏輯集成電路)脈沖信號(hào)至CP端口。此時(shí)，經(jīng)D觸發(fā)器101的處理后，Q端口可獲取到對應(yīng)的TTL電平，其中該TTL電平即為目標(biāo)修調(diào)值。
[0028]其中，設(shè)置預(yù)設(shè)時(shí)間T是為了保證在PMOS管Pl打開以使得D端口獲取到電平值時(shí)TTL脈沖信號(hào)的上升沿才傳輸?shù)紻端口。從而保證Q端口獲取到的TTL電平的準(zhǔn)確性。
[0029]值得注意的是，上述的第一控制信號(hào)、第二控制信號(hào)為TTL高電平，第三控制信號(hào)為TTL低電平。上述的熔絲103可優(yōu)選為多晶熔絲103。
[0030]并且，在本發(fā)明的優(yōu)選實(shí)施例中，開關(guān)控制模塊20、修調(diào)值載入模塊30、熔絲熔斷控制模塊40以及修調(diào)模塊10可封裝于同一芯片中。
[0031]由于本發(fā)明所提供的熔絲修調(diào)電路通過設(shè)置具有特定電路連接關(guān)系的開關(guān)控制模塊20、修調(diào)值載入模塊30、熔絲熔斷控制模塊40以及修調(diào)模塊10，并通過限定各模塊的信號(hào)輸入或輸出并進(jìn)行相應(yīng)處理，使得熔絲修調(diào)電路可在晶圓封裝后進(jìn)行修調(diào)，從而避免了在晶圓封裝前進(jìn)行調(diào)修，可有效降低成本，并提高修調(diào)精度。
[0032]以上僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種熔絲修調(diào)電路，其特征在于，包括開關(guān)控制模塊、修調(diào)值載入模塊、熔絲熔斷控制模塊以及修調(diào)模塊，所述修調(diào)模塊包括PMOS管、第一電阻、熔絲、NMOS管、第二電阻以及D觸發(fā)器，其中: 所述PMOS管的源極與穩(wěn)壓電源連接，所述PMOS管的柵極與所述開關(guān)控制模塊連接，所述PMOS管的漏極與所述第一電阻的一端連接，所述第一電阻的另一端與所述熔絲的一端連接，所述熔絲的另一端與所述NMOS管的源極連接，所述NMOS管的柵極與所述熔絲熔斷控制模塊連接，所述NMOS管的漏極接地，所述第二電阻的一端與所述NMOS管的源極連接，所述第二電阻的另一端接地，所述D觸發(fā)器的CP端口與所述修調(diào)值載入模塊連接，D端口與所述NMOS管的源極連接； 在所述開關(guān)控制模塊輸出第一控制信號(hào)控制所述PMOS管的源極與漏極連接時(shí):所述熔絲熔斷控制模塊輸出第二控制信號(hào)控制所述PMOS管的源極與漏極連接，其中所述穩(wěn)壓電源的電壓值以及所述第一電阻的電阻值設(shè)置為令所述熔絲燒斷；或所述熔絲熔斷控制模塊輸出第三控制信號(hào)控制所述PMOS管的源極與漏極斷開，其中所述穩(wěn)壓電源的電壓值、所述第一電阻的電阻值以及所述第二電阻的電阻值設(shè)置為令所述熔絲保持連通。
2.根據(jù)權(quán)利要求1所述的熔絲修調(diào)電路，其特征在于，在所述開關(guān)控制模塊在開始輸出所述第一控制信號(hào)控制所述PMOS管的源極與漏極連接時(shí)，所述修調(diào)值載入模塊延遲一預(yù)定時(shí)間后輸入具有上升沿的TTL脈沖信號(hào)至所述CP端口。
3.根據(jù)權(quán)利要求1所述的熔絲修調(diào)電路，其特征在于，所述第一控制信號(hào)、所述第二控制信號(hào)為TTL高電平，所述第三控制信號(hào)為TTL低電平。
4.根據(jù)權(quán)利要求1所述的熔絲修調(diào)電路，其特征在于，所述開關(guān)控制模塊、所述修調(diào)值載入模塊、所述熔絲熔斷控制模塊以及所述修調(diào)模塊封裝于同一芯片中。
5.根據(jù)權(quán)利要求1所述的熔絲修調(diào)電路，其特征在于，所述熔絲為多晶熔絲。
6.根據(jù)權(quán)利要求1所述的熔絲修調(diào)電路，其特征在于，所述第一電阻的電阻值為100歐姆，所述第二電阻的電阻值為2000歐姆。
【文檔編號(hào)】H03K19/094GK103825601SQ201310567758
【公開日】2014年5月28日 申請日期:2013年11月14日 優(yōu)先權(quán)日:2012年11月15日
【發(fā)明者】楊健, 趙建華 申請人:東莞賽微微電子有限公司