低噪聲放大器的制造方法
【專利摘要】本發(fā)明公開了一種低噪聲放大器，其包括輸入阻抗匹配電路、放大電路和輸出阻抗匹配電路，其中所述輸入阻抗匹配電路，其包含有源電感電路，用于匹配不同頻率下的輸入阻抗，其包括：第一NMOS管，其源極連接第三電流源，漏極接電壓源；第二NMOS管，其漏極連接第二電流源及第一NMOS管的柵極；第三NMOS晶體管，其漏極與第二NMOS管的源極相連，柵極與第一NMOS管的源極相連，源極接地；以及第四NMOS管，其漏極與第二NMOS管的柵極以及第一電流源相連，柵極與第三NMOS管源極相連，漏極接地；放大電路與有源電感電路及輸出阻抗匹配電路相連。本發(fā)明的低噪聲放大器可在不同頻率下，實(shí)現(xiàn)信號(hào)放大。
【專利說明】低噪聲放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，特別涉及一種低噪聲放大器。
【背景技術(shù)】
[0002]低噪聲放大器是射頻收發(fā)機(jī)中的重要模塊之一，主要用于通訊系統(tǒng)中將接收自天線的信號(hào)放大，以便于后級(jí)的接收機(jī)電路處理。
[0003]由于來自天線的信號(hào)一般都非常微弱，低噪聲放大器一般情況下均位于非常靠近天線的部位以減小信號(hào)損耗。正是由于噪聲放大器位于整個(gè)接收機(jī)緊鄰天線的最先一級(jí)，它的特性直接影響著整個(gè)接收機(jī)接收信號(hào)的質(zhì)量。為了確保天線接收的信號(hào)能夠在接收機(jī)的最后一級(jí)被正確的恢復(fù)，一個(gè)好的低噪聲放大器需要在放大信號(hào)的同時(shí)產(chǎn)生盡可能低的噪音以及失真。
[0004]隨著現(xiàn)代移動(dòng)通訊的發(fā)展，低噪聲放大器要求能夠適用于各種頻率和協(xié)議的應(yīng)用，因此對(duì)LNA的電感提出了更高的要求，尤其是要求LNA的電感可變，滿足各種頻率和協(xié)議應(yīng)用的需要，從而使整個(gè)接收機(jī)成為一個(gè)寬帶的接收機(jī)。輸入端的阻抗匹配和噪聲匹配是實(shí)現(xiàn)高增益和低噪聲的關(guān)鍵，對(duì)輸入端的阻抗匹配和噪聲匹配影響最關(guān)鍵的是LNA的電感。
[0005]通常來說，用于輸入匹配的低噪聲放大器電感是由無源器件所構(gòu)成，這不僅要求集成電路制造工藝中支持電感工藝，即頂層和次頂層金屬厚度非常大，而且由于電感占據(jù)了版圖很多資源使得整個(gè)低噪聲放大器的成本較高。
[0006]因此，如果能夠擺脫無源器件對(duì)工藝的專門要求、利用一種面積較小的有源電路來實(shí)現(xiàn)電感功能，將會(huì)對(duì)整個(gè)低噪聲放大器的設(shè)計(jì)帶來很大益處。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種具有較小面積的低噪聲放大器。
[0008]為達(dá)成上述目的，本發(fā)明提供一種低噪聲放大器，其包括輸入阻抗匹配電路、放大電路和輸出阻抗匹配電路，其中所述輸入阻抗匹配電路包含有源電感電路，用于匹配不同頻率下的輸入阻抗，所述有源電感電路包括:第一 NMOS晶體管，其源極連接第三電流源，漏極接電壓源；第二 NMOS晶體管，其漏極連接第二電流源及所述第一 NMOS晶體管的柵極；第
三NMOS晶體管，其漏極與所述第二 NMOS晶體管的源極相連，柵極與所述第一 NMOS晶體管的源極相連，源極接地；以及第四NMOS晶體管，其漏極與所述第二 NMOS晶體管的柵極以及第一電流源相連，柵極與所述第三NMOS晶體管的源極相連，漏極接地；所述放大電路與所述有源電感電路及所述輸出阻抗匹配電路相連，其包含共源共柵結(jié)構(gòu)的第五NMOS晶體管和第六NMOS晶體管，所述第五NMOS晶體管的柵極接所述低噪聲放大器的信號(hào)輸入端，所述第六NMOS晶體管的漏極接所述第一NMOS晶體管的源極及所述輸出阻抗匹配電路的輸入端以及第四電流源。[0009]優(yōu)選的，所述輸入阻抗匹配電路還包含串聯(lián)的第一電容與第一電阻，所述第六NMOS晶體管的漏極通過所述第一電容和所述第一電阻連接于所述第一 NMOS晶體管的源極。
[0010]優(yōu)選的，所述輸入阻抗匹配電路還包含并聯(lián)的第二電容和第二電阻，以及第七NMOS晶體管；其中所述第二電容和第二電阻連接于所述第五NMOS晶體管的柵極與所述第七NMOS晶體管的源極之間；所述第七NMOS晶體管的柵極與所述第六NMOS晶體管的漏極相連，源極連接第五電流源，漏極連接所述電壓源。
[0011 ] 優(yōu)選的，所述輸出阻抗匹配電路包含第八NMOS晶體管，其柵極與所述第六NMOS晶體管的漏極相連，漏極接所述電壓源，源極連接第六電流源及所述低噪聲放大器的信號(hào)輸出端。
[0012]優(yōu)選的，通過調(diào)節(jié)所述第二電流源和第三電流源改變所述有源電感電路的等效電感值，以匹配不同頻率下的輸入阻抗。
[0013]本發(fā)明的有益效果在于采用有源電感電路，使低噪聲放大器具有低功耗、小面積、低成本等優(yōu)點(diǎn)，此外，低噪聲放大器的輸入阻抗匹配電路通過利用偏置電流來調(diào)節(jié)晶體管的柵源寄生電容，即可改變有源電感電路的等效電感值，從而實(shí)現(xiàn)在寬頻率范圍內(nèi)輸入阻抗的匹配。
【專利附圖】

【附圖說明】
[0014]圖1為本發(fā)明一實(shí)施例低噪聲放大器的電路不意圖；
[0015]圖2為本發(fā)明一實(shí)施例低噪聲放大器的有源電感電路的等效電路示意圖；
[0016]圖3為本發(fā)明一實(shí)施例低噪聲放大器的輸入匹配參數(shù)與頻率關(guān)系的曲線圖；
[0017]圖4為本發(fā)明一實(shí)施例低噪聲放大器的輸入匹配增益與頻率關(guān)系的曲線圖；
[0018]圖5為本發(fā)明一實(shí)施例低噪聲放大器的噪聲系數(shù)與頻率關(guān)系的曲線圖。
【具體實(shí)施方式】
[0019]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0020]在本說明書中及在權(quán)利要求書中，應(yīng)理解當(dāng)一元件被稱為“連接”到另一元件或與另一元件“相連”時(shí)，其可直接連接，或可存在介入元件。
[0021]本發(fā)明的低噪聲放大器包括輸入阻抗匹配電路、放大電路和輸出阻抗匹配電路，放大電路構(gòu)成低噪聲放大器的輸入級(jí)，輸出阻抗匹配電路構(gòu)成低噪聲放大器的輸出級(jí)，輸入阻抗匹配電路包括有源電感電路，其具有面積小、品質(zhì)因子高、可控性好等特點(diǎn)。進(jìn)一步的，本發(fā)明中，該有源電感電路的等效電感值可控，從而通過調(diào)節(jié)有源電感電路的等效電感值，就可以方便地調(diào)節(jié)該低噪聲放大器的輸入匹配，以使輸入阻抗匹配電路實(shí)現(xiàn)低噪聲放大器在不同工作頻率下的輸入阻抗均滿足50歐姆的匹配要求。
[0022]具體來說，請(qǐng)參考圖1，該低噪聲放大器的放大電路包括一對(duì)共源共柵(Cascode )結(jié)構(gòu)的NMOS晶體管M5和NMOS晶體管M6，NM0S晶體管M5的柵極接信號(hào)輸入端，NMOS晶體管M6的漏極接電流源14，因此該共源共柵結(jié)構(gòu)的偏置電流通過電流源14來提供。[0023]輸出阻抗匹配電路包括NMOS晶體管M8，其柵極連接NMOS晶體管M6的漏極，也即是放大電路的輸出端，漏極接電壓源VDD，源極接電流源16以及信號(hào)輸出端，電流源16為NMOS晶體管M8提供所需要的電流偏置。由圖可知，輸入的射頻信號(hào)RFin通過低噪聲放大器的輸入級(jí)(即放大電路)放大以后，通過共源共柵晶體管M6的漏極將放大后的信號(hào)傳輸給NMOS晶體管M8的柵極，通過NMOS晶體管M8將信號(hào)進(jìn)一步放大和緩沖之后，最終形成輸出信號(hào)RFout。同時(shí)，由于該低噪聲放大器的輸出級(jí)為共漏結(jié)構(gòu)，可以同時(shí)起到緩沖級(jí)的作用，低噪聲放大器的輸出匹配則通過調(diào)節(jié)NMOS晶體管M8的跨導(dǎo)gm和輸出阻抗ro來實(shí)現(xiàn)。
[0024]輸入阻抗匹配電路中，有源電感電路包括NMOS晶體管MUNMOS晶體管M2、NM0S晶體管M3、NM0S晶體管M4、電流源I1、電流源12、電流源13。其中，NMOS晶體管Ml源極連接電流源13，漏極接電壓源VDD ；NM0S晶體管M2漏極連接電流源12及NMOS晶體管Ml的柵極；NM0S晶體管M3漏極與NMOS晶體管M2的源極相連，柵極與NMOS晶體管Ml的源極相連，源極接地；NM0S晶體管M4的漏極與NMOS晶體管M2的柵極及電流源Il相連，柵極與NMOS晶體管M3的源極相連，漏極接地。電流源Il連接電壓源VDD，提供NMOS晶體管M4的偏置電流；電流源12連接電壓源VDD，提供NMOS晶體管M2及M3的偏置電流；而電流源13接地，提供NMOS晶體管Ml的偏置電流。有源電感電路接在電壓源VDD和地之間，NMOS晶體管Ml的源極為該有源電感電路的輸入端，將其轉(zhuǎn)換為圖2所示的有源電感電路的等效電路圖，從該輸入端看到的阻抗即是這個(gè)有源電感電路的對(duì)地輸入阻抗，為:
【權(quán)利要求】
1.一種基于有源電感的低噪聲放大器，其包括輸入阻抗匹配電路、放大電路和輸出阻抗匹配電路，其特征在于， 所述輸入阻抗匹配電路包含有源電感電路，用于匹配不同頻率下的輸入阻抗，所述有源電感電路包括: 第一 NMOS晶體管，其源極連接第三電流源，漏極接電壓源； 第二 NMOS晶體管，其漏極連接第二電流源及所述第一 NMOS晶體管的柵極； 第三NMOS晶體管，其漏極與所述第二 NMOS晶體管的源極相連，柵極與所述第一 NMOS晶體管的源極相連，源極接地；以及 第四NMOS晶體管，其漏極與所述第二NMOS晶體管的柵極以及第一電流源相連，柵極與所述第三NMOS晶體管的源極相連，漏極接地； 所述放大電路與所述有源電感電路及所述輸出阻抗匹配電路相連，其包含共源共柵結(jié)構(gòu)的第五NMOS晶體管和第六NMOS晶體管，所述第五NMOS晶體管的柵極接所述低噪聲放大器的信號(hào)輸入端，所述第六NMOS晶體管的漏極接所述第一 NMOS晶體管的源極及所述輸出阻抗匹配電路的輸入端以及第四電流源。
2.根據(jù)權(quán)利要求1所述的低噪聲放大器，其特征在于，所述輸入阻抗匹配電路還包含串聯(lián)的第一電容與第一電阻，所述第六NMOS晶體管的漏極通過所述第一電容和所述第一電阻連接于所述第一 NMOS晶體管的源極。
3.根據(jù)權(quán)利要求2所述的低噪聲放大器，其特征在于，所述輸入阻抗匹配電路還包含并聯(lián)的第二電容和第二電阻，以及第七NMOS晶體管；其中所述第二電容和第二電阻連接于所述第五NMOS晶體管的柵極與所述第七NMOS晶體管的源極之間；所述第七NMOS晶體管的柵極與所述第六NMOS晶體管的漏極相連，源極連接第五電流源，漏極連接所述電壓源。
4.根據(jù)權(quán)利要求3所述的低噪聲放大器，其特征在于，所述輸出阻抗匹配電路包含第八NMOS晶體管，其柵極與所述第六NMOS晶體管的漏極相連，漏極接所述電壓源，源極連接第六電流源及所述低噪聲放大器的信號(hào)輸出端。
5.根據(jù)權(quán)利要求1所述的低噪聲放大器，其特征在于，通過調(diào)節(jié)所述第二電流源和第三電流源改變所述有源電感電路的等效電感值，以匹配不同頻率下的輸入阻抗。
【文檔編號(hào)】H03F1/26GK103475314SQ201310419522
【公開日】2013年12月25日 申請(qǐng)日期:2013年9月13日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】李琛, 蔣宇, 呂本強(qiáng) 申請(qǐng)人:上海集成電路研發(fā)中心有限公司