無(wú)振蕩晶體usb3.0時(shí)鐘產(chǎn)生裝置制造方法
【專利摘要】本發(fā)明是有關(guān)于一種無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置，其包括振蕩電路單元、數(shù)值預(yù)設(shè)電路、差和調(diào)變電路、及除頻電路單元。在本發(fā)明的無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置中，移除了一般USB3.0裝置使用的石英振蕩晶體，而以包含振蕩電路單元、數(shù)值預(yù)設(shè)電路、差和調(diào)變電路、及除頻電路單元取代，并能提供USB3.0需要的準(zhǔn)確時(shí)鐘信號(hào)。
【專利說(shuō)明】無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種USB3.0時(shí)鐘產(chǎn)生裝置，特別是涉及一種完全利用電子電路元件所開發(fā)制造，頻率精準(zhǔn)且容易量產(chǎn)的無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置。
【背景技術(shù)】
[0002]為了使USB3.0裝置(USB-Universal Serial Bus通用串行總線)能正常運(yùn)作，并且使各USB3.0裝置間能正常地互相連接，現(xiàn)有習(xí)知的USB3.0裝置都設(shè)置有一個(gè)或一個(gè)以上的石英振蕩晶體(crystal oscillator)，在USB3.0控制器(一般為USB3.0控制晶片或IC)操作及USB資料傳輸時(shí)，提供時(shí)鐘信號(hào)。
[0003]然而，由于使用于USB3.0裝置的石英振蕩晶體通常價(jià)錢甚高而且體積龐大，價(jià)格的昂貴及產(chǎn)品過(guò)大的體積，經(jīng)常成為USB3.0裝置大量應(yīng)用的一大阻礙。
[0004]舉一個(gè)USB筆式驅(qū)動(dòng)器(USB Pen Drive)的例子來(lái)說(shuō)，石英振蕩晶體的成本就約占了電路成本的百分之八十(電路成本不包含USB筆式驅(qū)動(dòng)器使用的flash存儲(chǔ)芯片的成本，為USB筆式驅(qū)動(dòng)器產(chǎn)業(yè)現(xiàn)有習(xí)知的計(jì)算方式，且存儲(chǔ)芯片的成本隨產(chǎn)品提供的存儲(chǔ)容量改變)。就占用體積來(lái)說(shuō)，石英振蕩晶體及其必要的被動(dòng)元件，通常需使用USB筆式驅(qū)動(dòng)器雙面電路板中的一整面，因而只剩下電路板的另一面可以裝設(shè)存儲(chǔ)芯片。如此，整體存儲(chǔ)容量便遭受很大的限制，若要提高存儲(chǔ)容量就必須增加電路板大小，USB筆式驅(qū)動(dòng)器的整體尺寸便不得不跟著增加。
[0005]因此，在大量提高應(yīng)用普遍性及有效降低制造與使用成本的前提下，如何提供一個(gè)高信賴性、高穩(wěn)定性、整體體積大幅減小，且成本大幅降低的USB3.0裝置便迫切的亟待發(fā)明。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為一種無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置，其包括振蕩電路單元、數(shù)值預(yù)設(shè)電路、差和調(diào)變電路、及除頻電路單元。在本發(fā)明的無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置中，移除了一般USB3.0裝置使用的石英振蕩晶體，而以包含振蕩電路單元、數(shù)值預(yù)設(shè)電路、差和調(diào)變電路、及除頻電路單元取代，并能提供USB3.0需要的準(zhǔn)確時(shí)鐘信號(hào)。
[0007]本發(fā)明提供一種無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置，包括:振蕩電路單元，用以輸出基本頻率波形；數(shù)值預(yù)設(shè)電路，用以輸出預(yù)設(shè)數(shù)值；差和調(diào)變電路，用以輸入誤差信號(hào)及預(yù)設(shè)數(shù)值，并輸出除數(shù)；以及除頻電路單元，用以輸入除數(shù)及基本頻率波形，并輸出準(zhǔn)確頻率波形。
[0008]藉由本發(fā)明的實(shí)施，至少可以達(dá)到下列進(jìn)步功效:
[0009]一、使USB3.0裝置不須使用石英振蕩晶體；
[0010]二、降低整體元件成本，并減小電路復(fù)雜度；及
[0011]三、減小電路板尺寸，使小型化應(yīng)用裝置成為可能。
[0012]為了使任何熟習(xí)相關(guān)技藝者了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說(shuō)明書所揭露的內(nèi)容、申請(qǐng)專利范圍及圖式，任何熟習(xí)相關(guān)技藝者可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)，因此將在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)。
【專利附圖】

【附圖說(shuō)明】
[0013]圖1為本發(fā)明實(shí)施例的一種無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置方塊圖；
[0014]圖2為使用本發(fā)明的一種USB3.0時(shí)鐘產(chǎn)生裝置的一種無(wú)振蕩晶體USB3.0裝置實(shí)施例方塊圖；及
[0015]圖3為本發(fā)明實(shí)施例的一種USB3.0時(shí)鐘產(chǎn)生裝置的產(chǎn)生時(shí)鐘步驟流程圖。
[0016]【符號(hào)說(shuō)明】
[0017]100無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置
[0018]10振蕩電路單元20 數(shù)值預(yù)設(shè)電路
[0019]30差和調(diào)變電路40 除頻電路單元
[0020]50 USB3.0超高速鎖相回路 60 USB3.0超高速實(shí)體層
[0021]70頻率計(jì)數(shù)器DIV_N 除數(shù)
[0022]ERR_N 誤差信號(hào)PRE_N 預(yù)設(shè)數(shù)值
[0023]REFI基本頻率波形REFO 準(zhǔn)確頻率波形
[0024]SS_CK 穩(wěn)定時(shí)鐘SS_PCLK第一頻率信號(hào)
[0025]SS_RCLK第二頻率信號(hào)SS_RX USB輸入信號(hào)
[0026]SS_TX USB 輸出信號(hào)
【具體實(shí)施方式】
[0027]為進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段以及其功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置的【具體實(shí)施方式】、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
[0028]如圖1所示，為一種無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置100方塊圖，圖中的USB3.0時(shí)鐘產(chǎn)生裝置100即為取代時(shí)下USB裝置中的石英振蕩晶體。其中，USB3.0時(shí)鐘產(chǎn)生裝置100包括:振蕩電路單元10、數(shù)值預(yù)設(shè)電路20、差和調(diào)變電路30及除頻電路單元40。
[0029]如圖1所示，振蕩電路單元10用以輸出基本頻率波形REFI。振蕩電路單元10可以為環(huán)式振蕩器電路(ROSC ring oscillator circuit),或者是電感電容式振蕩器電路(LCOSC, inductor-capacitor oscillator circuit),或是任何可以輸出穩(wěn)定的使用頻率信號(hào)波形的振蕩器電路。
[0030]如圖1所示，數(shù)值預(yù)設(shè)電路20，用以輸出PRE_N。數(shù)值預(yù)設(shè)電路20可以是一種可程序化的數(shù)值產(chǎn)生電路，或者是一個(gè)純粹硬件線路組成的數(shù)值產(chǎn)生電路。
[0031]如圖1所示，差和調(diào)變電路30，則用以自數(shù)值預(yù)設(shè)電路20輸入預(yù)設(shè)數(shù)值PRE_N，又輸入誤差信號(hào)ERR_N，并在對(duì)誤差信號(hào)ERR_N及預(yù)設(shè)數(shù)值PRE_N進(jìn)行差和運(yùn)算(Delta-SigmaCalculation)后，輸出除數(shù) DIV_N。
[0032]如圖1所示，除頻電路單元40，用以自差和調(diào)變電路30輸入除數(shù)DIV_N，及自振蕩電路單元10輸入基本頻率波形REFI，并在將基本頻率波形REFI依照除數(shù)DIV_N的大小進(jìn)行除頻(frequency dividing)后,輸出準(zhǔn)確頻率波形REFO。[0033]如圖2所示為使用本發(fā)明的一種USB3.0時(shí)鐘產(chǎn)生裝置100的一種無(wú)振蕩晶體USB3.0裝置實(shí)施例圖。如圖2所示，USB3.0時(shí)鐘產(chǎn)生裝置100，可進(jìn)一步包括USB3.0超高速鎖相回路50、USB3.0超高速實(shí)體層60及頻率計(jì)數(shù)器70，其中USB3.0超高速鎖相回路50分別與USB3.0超高速實(shí)體層60、頻率計(jì)數(shù)器70及除頻電路單元40信號(hào)相連接，且頻率計(jì)數(shù)器70又分別與USB3.0超高速實(shí)體層60及差和調(diào)變電路30信號(hào)相連接。
[0034]如圖2所示，USB3.0超高速鎖相回路50為電路結(jié)構(gòu)，用以自除頻電路單元40輸入準(zhǔn)確頻率波形REF0，并輸出穩(wěn)定時(shí)鐘SS_CK及第一頻率信號(hào)SS_PCLK。USB3.0超高速鎖相回路50必須選擇為可提供USB3.0使用頻率范圍的鎖相回路。
[0035]如圖2所示的USB3.0超高速實(shí)體層60為電路結(jié)構(gòu)，其可用以在USB傳輸端輸出USB輸出信號(hào)SS_TX，及輸入U(xiǎn)SB輸入信號(hào)SS_RX，以執(zhí)行資料的雙向傳輸。并可自USB3.0超高速鎖相回路50輸入穩(wěn)定時(shí)鐘SS_CK，又USB3.0超高速實(shí)體層60可輸出一個(gè)第二頻率信號(hào) SS_RCLK。
[0036]如圖2所示，頻率計(jì)數(shù)器70亦為電路結(jié)構(gòu)，用以自USB3.0超高速鎖相回路50輸入第一頻率信號(hào)SS_PCLK，及自USB3.0超高速實(shí)體層60輸入第二頻率信號(hào)SS_RCLK，并在對(duì)第一頻率信號(hào)SS_PCLK及第二頻率信號(hào)SS_RCLK進(jìn)行差頻動(dòng)作后，輸出第一頻率信號(hào)SS_PCLK及第二頻率信號(hào)SS_RCLK間的誤差信號(hào)ERR_N。
[0037]如圖3所示，為本發(fā)明的一種USB3.0時(shí)鐘產(chǎn)生裝置100的產(chǎn)生時(shí)鐘步驟流程200實(shí)施例圖，USB3.0時(shí)鐘產(chǎn)生裝置100的產(chǎn)生時(shí)鐘步驟流程200包括:啟動(dòng)振蕩電路單元、除頻電路單元、差和調(diào)變電路(st印210)，啟動(dòng)數(shù)值預(yù)設(shè)電路并將預(yù)設(shè)數(shù)值輸入差和調(diào)變電路(step220)，啟動(dòng)USB3.0超高速鎖相回路(step230)，等待第一頻率信號(hào)穩(wěn)定并將穩(wěn)定時(shí)鐘輸出至USB3.0超高速實(shí)體層(st印240)，等待至USB輸入信號(hào)進(jìn)入5Gbps模式(st印250)，產(chǎn)生穩(wěn)定的第二頻率信號(hào)(step260)，頻率計(jì)數(shù)器執(zhí)行第一頻率信號(hào)及第二頻率信號(hào)差頻并輸出誤差信號(hào)(st印270)，將誤差信號(hào)輸入差和調(diào)變電路(st印280)，差和調(diào)變電路及除頻電路單元共同微調(diào)準(zhǔn)確頻率波形(st印290)，等待至第一頻率信號(hào)穩(wěn)定(st印295)，以及跳回至st印270 (st印299)，并繼續(xù)執(zhí)行。
[0038]如圖1至圖3所示，為了使如圖1至圖2所示的電路能穩(wěn)定輸出穩(wěn)定時(shí)鐘SS_CK，振蕩電路單元10、除頻電路單元40及差和調(diào)變電路30必須首先啟動(dòng)(執(zhí)行Step210)，接著啟動(dòng)數(shù)值預(yù)設(shè)電路20并將預(yù)設(shè)數(shù)值PRE_N輸入差和調(diào)變電路30 (執(zhí)行step220)。
[0039]同樣如圖3所示，接著便啟動(dòng)USB3.0超高速鎖相回路(執(zhí)行st印230)，等待第一頻率信號(hào)SS_PCLK穩(wěn)定并將穩(wěn)定時(shí)鐘SS_CK輸出至USB3.0超高速實(shí)體層60(執(zhí)行st印240)。在等待至USB輸入信號(hào)SS_RX進(jìn)入5Gbps模式(執(zhí)行st印250)后，由USB3.0超高速實(shí)體層60處理及讀取5Gbps (Giga-bit-per-second)的USB輸入信號(hào)SS_RX,并進(jìn)行產(chǎn)生穩(wěn)定的第二頻率信號(hào)SS_RCLK(執(zhí)行st印260)。
[0040]再如圖3所示，接著便重復(fù)進(jìn)行下列步驟:頻率計(jì)數(shù)器70執(zhí)行第一頻率信號(hào)SS_PCLK及第二頻率信號(hào)SS_RCLK差頻并輸出誤差信號(hào)ERR_N(執(zhí)行st印270)，將誤差信號(hào)ERR_N輸入差和調(diào)變電路30 (執(zhí)行step280)，差和調(diào)變電路30及除頻電路單元40共同微調(diào)準(zhǔn)確頻率波形REFO (執(zhí)行st印290)，等待至第一頻率信號(hào)SS_PCLK穩(wěn)定(執(zhí)行st印295)，跳回至step270并繼續(xù)執(zhí)行(執(zhí)行step299)等步驟，以進(jìn)行對(duì)穩(wěn)定時(shí)鐘SS_CK及第一頻率信號(hào)SS_PCLK的微調(diào)，最后使第一頻率信號(hào)SS_PCLK及第二頻率信號(hào)SS_RCLK的頻率完全相同，以達(dá)到并符合USB3.0規(guī)范對(duì)資料傳輸?shù)臅r(shí)鐘頻率的要求。
[0041]為使熟習(xí)該技術(shù)者能更了解本發(fā)明的內(nèi)容，茲舉一實(shí)施范例如下:
[0042]1.將基本頻率波形REFI的頻率設(shè)定為318.15MHz，并將預(yù)設(shè)數(shù)值PRE_N設(shè)定為10又1/2，又將USB3.0超高速鎖相回路50中的相乘參數(shù)設(shè)定為8又1/3。請(qǐng)參考圖2，由于電路剛啟動(dòng)，并無(wú)誤差信號(hào)ERR_N輸入，由于差和調(diào)變電路30輸出的除數(shù)DIV_N的值等于預(yù)設(shè)數(shù)值PRE_N減去誤差信號(hào)ERR_N，此時(shí)除數(shù)DIV_N便等于10又1/2，而且因?yàn)槌l電路單元40輸出的準(zhǔn)確頻率波形REFO為基本頻率波形REFI除以除數(shù)DIV_N，因此準(zhǔn)確頻率波形REFO的頻率成為318.15MHz除以10又1/2，等于30.3MHz。又USB3.0超高速鎖相回路50將準(zhǔn)確頻率波形REFO乘以相乘參數(shù)來(lái)得到第一頻率信號(hào)SS_PCLK，因此第一頻率信號(hào)SS_PCLK 成為 30.3MHz 乘以 8 又 1/3，等于 252.5MHz。
[0043]2.由于USB3.0規(guī)范訂定USB輸入信號(hào)SS_RX的資料速度為5Gbps，因此由USB3.0超高速實(shí)體層60輸出的第二頻率信號(hào)SS_RCLK固定在頻率為250MHz。
[0044]3.頻率計(jì)數(shù)器70比較第一頻率信號(hào)SS_PCLK及第二頻率信號(hào)SS_RCLK，并求得其差頻并進(jìn)行運(yùn)算后輸出誤差信號(hào)ERR_N的值為21/200。
[0045]4.接著差和調(diào)變電路30對(duì)誤差信號(hào)ERR_N及預(yù)設(shè)數(shù)值PRE_N進(jìn)行差和運(yùn)算并且輸出除數(shù)DIV_N，此時(shí)除數(shù)DIV_N的值為10又121/200。
[0046]5.除頻電路單元40輸出的準(zhǔn)確頻率波形REFO的頻率便成為318.15MHz除以10又 121/200，等于 30MHz ο
[0047]6.最后，USB3.0超高速鎖相回路50將準(zhǔn)確頻率波形REFO的頻率30MHz乘以相乘參數(shù)8又1/3而得到新的第一頻率信號(hào)SS_PCLK，此時(shí)第一頻率信號(hào)SS_PCLK的頻率成為30MHz乘以8又1/3，等于250MHz。于是第一頻率信號(hào)SS_PCLK的頻率便等于第二頻率信號(hào)SS_RCLK的頻率，正確的時(shí)鐘信號(hào)便由此產(chǎn)生。
[0048]以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭示如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種無(wú)振蕩晶體USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于，包括: 振蕩電路單元，輸出基本頻率波形； 數(shù)值預(yù)設(shè)電路，輸出預(yù)設(shè)數(shù)值； 差和調(diào)變電路，輸入誤差信號(hào)及該預(yù)設(shè)數(shù)值，并輸出除數(shù)；以及 除頻電路單元，輸入該除數(shù)及該基本頻率波形，并輸出準(zhǔn)確頻率波形。
2.如權(quán)利要求1所述的USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于進(jìn)一步包括USB3.0超高速鎖相回路、USB3.0超高速實(shí)體層及頻率計(jì)數(shù)器，其中該USB3.0超高速鎖相回路分別與該USB3.0超高速實(shí)體層、該頻率計(jì)數(shù)器及該除頻電路單元信號(hào)相連接，且該頻率計(jì)數(shù)器又分別與該USB3.0超高速實(shí)體層及該差和調(diào)變電路信號(hào)相連接。
3.如權(quán)利要求2所述的USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于其中該USB3.0超高速鎖相回路為電路結(jié)構(gòu)，輸入該準(zhǔn)確頻率波形，并輸出穩(wěn)定時(shí)鐘及第一頻率信號(hào)。
4.如權(quán)利要求3所述的USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于其中該USB3.0超高速實(shí)體層為電路結(jié)構(gòu)，輸出USB輸出信號(hào)及輸入U(xiǎn)SB輸入信號(hào),并輸入該穩(wěn)定時(shí)鐘且輸出第二頻率信號(hào)。
5.如權(quán)利要求4所述的USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于其中該頻率計(jì)數(shù)器為電路結(jié)構(gòu)，輸入該第一頻率信號(hào)及該第二頻率信號(hào)，并輸出該誤差信號(hào)。
6.如權(quán)利要求1或2所述的USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于其中該振蕩電路單元為環(huán)式振蕩器電路ROSC。
7.如權(quán)利要求1或2所述的USB3.0時(shí)鐘產(chǎn)生裝置，其特征在于其中該振蕩電路單元為電感電容式振蕩器電路LCOSC。
【文檔編號(hào)】H03L7/08GK103684429SQ201310125450
【公開日】2014年3月26日 申請(qǐng)日期:2013年4月11日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】李鐏镮, 林家駿, 詹勝杰 申請(qǐng)人:安格科技股份有限公司