專利名稱：低噪聲放大器的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種低噪聲放大器的封裝結(jié)構(gòu)，尤指一種利用電路板配合芯片設(shè)置電容或電感的低噪聲放大器的封裝結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)有的低噪聲放大器通常需在芯片中設(shè)置低壓降穩(wěn)壓器、輸出電感、輸出電容、NMOS晶體管及退耦電感等等元件，造成芯片所需的面積較大，其制作成本也較高。而且，由于芯片材質(zhì)的限制，其品質(zhì)因數(shù)較低，導(dǎo)致信號(hào)在芯片中傳遞時(shí)具有較高的損耗，對(duì)芯片的效能造成影響。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種低噪聲放大器的封裝結(jié)構(gòu)，可利用電路板上的空間進(jìn)行電容或電感的匹配，減少芯片所需的面積、降低芯片的生產(chǎn)成本。為達(dá)成上述目的，本實(shí)用新型提供一種低噪聲放大器的封裝結(jié)構(gòu)，包含有:一芯片，該芯片中設(shè)有一第一電感、二 N型金氧半晶體管(N型金屬氧化物半導(dǎo)體晶體管)及一第二電感，并設(shè)有多個(gè)接點(diǎn)；一電路板，布設(shè)有多個(gè)接點(diǎn)及一線電感；及多個(gè)連接線，分別連接芯片的接點(diǎn)與對(duì)應(yīng)的電路板接點(diǎn)；該線電感連接芯片的第二電感，形成一退耦電感。其中，該電路板為一單層電路板。其中，該封裝結(jié)構(gòu)為一小型封裝結(jié)構(gòu)，該電路板具有較小的面積，其尺寸為1.0mmX0.6mm 至 1.2mmX 0.8mm。其中，該電路板的多個(gè)接點(diǎn)中包含有一輸出接點(diǎn)，連接該芯片的一輸出接點(diǎn)，該電路板的輸出接點(diǎn)連接一延伸區(qū)，形成一匹配電容。其中，該封裝結(jié)構(gòu)為一大型封裝結(jié)構(gòu)，該電路板具有較大的面積，其尺寸為
1.4mmX 0.9mm 至 1.6mmX 1.1mm。其中，該電路板的多個(gè)接點(diǎn)中包含有一輸出接點(diǎn)，連接該芯片的一輸出接點(diǎn)，該電路板的輸出接點(diǎn)連接一匹配線電感的一端。其中，該匹配線電感的另一端以一連接線連接該芯片的輸出接點(diǎn)。其中，該電路板具有較高的品質(zhì)因數(shù)。其中，該芯片中設(shè)有一電源模塊。其中，該電源模塊可選擇為一低壓降穩(wěn)壓器、一電阻及其組合的其中之一。本實(shí)用新型提供一種低噪聲放大器的封裝結(jié)構(gòu)，尤指一種利用電路板配合芯片設(shè)置電容或電感的低噪聲放大器的封裝結(jié)構(gòu)，其主要于電路板上設(shè)置一線電感，可連接芯片的電感而形成一退耦電感，其可利用電路板上的空間進(jìn)行電容或電感的匹配。利用本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)，可于電路板上布設(shè)電容或電感，配合芯片的設(shè)置而形成退耦電感、匹配電容或匹配電感等，可減少芯片所需的面積、降低芯片的生產(chǎn)成本，并可依需求而選擇大型封裝或小型封裝而無(wú)需改變芯片的設(shè)計(jì)。[0016]
以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)描述，但不作為對(duì)本實(shí)用新型的限定。

圖1為本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)一實(shí)施例的示意圖。圖2為本實(shí)用新型低噪聲放大器一實(shí)施例的電路圖。圖3為本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)另一實(shí)施例的示意圖。圖4為本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)又一實(shí)施例的示意圖。其中，附圖標(biāo)記:10:低噪聲放大器封裝結(jié)構(gòu)12:芯片121:第一電感123:第二電感125:接點(diǎn)127:輸出接點(diǎn)14:電路板141:接點(diǎn)143:線電感145:輸出接點(diǎn)16:連接線161:連接線20:低噪聲放 大器21:電阻22:低壓降穩(wěn)壓器221:誤差放大器223:反相輸入端225:非反相輸入端227:PM0S 晶體管23:電容24:第一電感25:第一 NMOS晶體管26:第二 NMOS晶體管261:信號(hào)輸入端27:退耦電感29:信號(hào)輸出端30:低噪聲放大器封裝結(jié)構(gòu)34:電路板341:接點(diǎn)343:線電感345:輸出接點(diǎn)38:延伸區(qū)40:低噪聲放大器封裝結(jié)構(gòu)44:電路板441:接點(diǎn)443:線電感445:輸出接點(diǎn)46:連接線461:連接線48:匹配線電感
具體實(shí)施方式
請(qǐng)參考圖1及圖2,分別為本實(shí)用新型低噪聲放大器(Low Noise Amplifier, LNA)的封裝結(jié)構(gòu)一實(shí)施例的示意圖及本實(shí)用新型低噪聲放大器一實(shí)施例的電路圖。如圖所示，本實(shí)用新型低噪聲放大器封裝結(jié)構(gòu)10包含有一芯片12及一電路板14。其中，芯片12中設(shè)有一第一電感(121、24)、一第一 NMOS晶體管25、一第二 NMOS晶體管26、一第二電感123及多個(gè)接點(diǎn)125。電路板14布設(shè)有多個(gè)接點(diǎn)141及一線電感143。電路板14的多個(gè)接點(diǎn)141分別以連接線16連接芯片12上對(duì)應(yīng)的接點(diǎn)125。在本實(shí)用新型的一實(shí)施例中，尚可于芯片12中設(shè)置一電源模塊。電源模塊可選擇為一低壓降穩(wěn)壓器(Low Dropout Regulator, LD0) 22、一電阻21或低壓降穩(wěn)壓器22與電阻21的組合，或可直接連接到電源VCC。其中，低壓降穩(wěn)壓器22的其中一種態(tài)樣包含一誤差放大器221及一 PMOS晶體管227。該P(yáng)MOS晶體管227連接于一電源VCC與信號(hào)輸出端29之間。誤差放大器221的反相輸入端223連接一參考電壓Vref，非反相輸出端225連接該信號(hào)輸出端29，誤差放大器221的輸出端則連接PMOS晶體管227的閘極。若電源模塊選擇包含電阻21，則該電阻21串接于電源VCC與信號(hào)輸出端29之間。芯片12的輸出接點(diǎn)127連接電路板14的輸出接點(diǎn)145，由于輸出接點(diǎn)145具有一面積，于射頻電路上形成一電容23，連接于信號(hào)輸出端29與地電位之間。在芯片12中，第一電感(121、24)的一端連接至信號(hào)輸出端29,第一 NMOS晶體管25、第二 NMOS晶體管26與第二電感123依序串接于第一電感(121、24)的另一端。第二電感123的另一端以一連接線161連接到電路板14上的線電感143，形成一退耦電感(degenerated inductor) 27。第二 NMOS晶體管26的閘極則形成信號(hào)輸入端261。利用本實(shí)用新型的低噪聲放大器的封裝結(jié)構(gòu)，可減少芯片12所需的面積。在本實(shí)用新型的一實(shí)施例中，該電路板14具有較高的品質(zhì)因數(shù)(QualityFactor, Q-value)。因此,在電路板14上布設(shè)線電感143取代部分的退稱電感,除了可減少芯片12的面積之外，尚可降低信號(hào)的損耗。在本實(shí)用新型的一實(shí)施例中，該電路板14為一單層電路板。請(qǐng)參考圖3，為本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)另一實(shí)施例的示意圖。本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)30可依需求選擇大型封裝或小型封裝。使用同一顆芯片時(shí)，其輸入及輸出阻抗會(huì)因封裝而有差異，為節(jié)省芯片重新設(shè)計(jì)及開光掩膜的成本，而借由封裝時(shí)的設(shè)計(jì)以達(dá)到阻抗匹配的效果。本實(shí)施例以小型封裝為例進(jìn)行說(shuō)明。由于小型封裝使用的電路板34面積較小,其尺寸為1.0mmX0.6mm至1.2mmX0.8mm,電路板34上布設(shè)的接點(diǎn)341面積也較小。為補(bǔ)償輸出接點(diǎn)345較小的面積，可于輸出接點(diǎn)345連接設(shè)置一延伸區(qū)38，借以形成一匹配電容。電路板34上的線電感343同樣以連接線161連接芯片12上的第二電感123，借以形成完整的退稱電感。請(qǐng)參考圖4，為本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)又一實(shí)施例的示意圖。本實(shí)施例低噪聲放大器的封裝結(jié)構(gòu)40以大型封裝為例進(jìn)行說(shuō)明。由于大型封裝使用的電路板44面積較大，其尺寸為1.4mmX0.9mm至1.6mmX 1.1mm,電路板44上布設(shè)的接點(diǎn)441間距較大，各接點(diǎn)441的面積也較大。為補(bǔ)償輸出接點(diǎn)445較大的面積所形成較大的輸出電容，可于輸出接點(diǎn)445連接設(shè)置一匹配線電感48，并將匹配線電感48的另一端以一連接線46連接至芯片12的輸出接點(diǎn)127。其中，電路板44上的線電感443以一連接線461連接芯片12上的第二電感123，借以形成完整的退I禹電感。利用本實(shí)用新型低噪聲放大器的封裝結(jié)構(gòu)，可于電路板上布設(shè)電容或電感，配合芯片的設(shè)置而形成退耦電感、匹配電容或匹配電感等，可減少芯片所需的面積、降低芯片的生產(chǎn)成本，并可依需求而選擇大型封裝或小型封裝而無(wú)需改變芯片的設(shè)計(jì)。當(dāng)然，本實(shí)用新型還可有其它多種實(shí)施例，在不背離本實(shí)用新型精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員可根據(jù)本實(shí)用新型作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本實(shí)用新型權(quán)利要求的保護(hù)范圍。
權(quán)利要求1.一種低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，包含有: 一芯片，該芯片中設(shè)有一第一電感、二 N型金氧半晶體管及一第二電感，并設(shè)有多個(gè)接占.一電路板，布設(shè)有多個(gè)接點(diǎn)及一線電感；及 多個(gè)連接線，分別連接芯片的接點(diǎn)與對(duì)應(yīng)的電路板接點(diǎn)； 其中，該線電感連接芯片的第二電感，形成一退稱電感。
2.根據(jù)權(quán)利要求1所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該電路板為一單層電路板。
3.根據(jù)權(quán)利要求1所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該封裝結(jié)構(gòu)為一小型封裝結(jié)構(gòu)，該電路板尺寸為1.0mmX0.6mm至1.2mmX0.8mm。
4.根據(jù)權(quán)利要求3所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該電路板的多個(gè)接點(diǎn)中包含有一輸出接點(diǎn)，連接該芯片的一輸出接點(diǎn)，該電路板的輸出接點(diǎn)連接一延伸區(qū)，形成一匹配電容。
5.根據(jù)權(quán)利要求1所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該封裝結(jié)構(gòu)為一大型封裝結(jié)構(gòu)，該電路板尺寸為1.4mmX0.9mm至1.6mmX 1.1mm。
6.根據(jù)權(quán)利要求5所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該電路板的多個(gè)接點(diǎn)中包含有一輸出接點(diǎn)，連接該芯片的一輸出接點(diǎn)，該電路板的輸出接點(diǎn)連接一匹配線電感的一端。
7.根據(jù)權(quán)利要求6所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該匹配線電感的另一端以一連接線連接該芯片的輸出接點(diǎn)。
8.根據(jù)權(quán)利要求1所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，芯片中設(shè)有一電源模塊。
9.根據(jù)權(quán)利要求8所述的低噪聲放大器的封裝結(jié)構(gòu)，其特征在于，該電源模塊為一低壓降穩(wěn)壓器、一電阻及其組合的其中之一。
專利摘要本實(shí)用新型公開一種低噪聲放大器的封裝結(jié)構(gòu)，尤指一種利用電路板配合芯片設(shè)置電容或電感的低噪聲放大器的封裝結(jié)構(gòu)，包含有一芯片及一電路板。其中，芯片中設(shè)有第一電感、N型金氧半晶體管及一第二電感，并設(shè)有多個(gè)接點(diǎn)。電路板布設(shè)有多個(gè)接點(diǎn)及一線電感，各接點(diǎn)分別與芯片對(duì)應(yīng)的接點(diǎn)連接。其中，線電感連接芯片的第二電感，形成一退耦電感。本實(shí)用新型的低噪聲放大器的封裝結(jié)構(gòu)，可利用電路板上的空間進(jìn)行電容或電感的匹配，減少芯片所需的面積、降低芯片的生產(chǎn)成本。
文檔編號(hào)H03F1/26GK203014745SQ20122072200
公開日2013年6月19日 申請(qǐng)日期2012年12月25日 優(yōu)先權(quán)日2012年12月25日
發(fā)明者劉宇華, 黃亭堯 申請(qǐng)人:絡(luò)達(dá)科技股份有限公司