專利名稱：新型數(shù)字化mcpfsk信號產(chǎn)生器的制作方法
技術(shù)領域：
新型數(shù)字化MCPFSK信號產(chǎn)生器
技術(shù)領域：
本實用新型是關(guān)于一種信號產(chǎn)生器，特別是指一種新型數(shù)字化MCPFSK信號產(chǎn)生器。
背景技術(shù)：
MCPFSK (Multiple Continuous Phase Frequency Shift Keying,多個連續(xù)相位頻移鍵控，MCPFSK)調(diào)制信號因具有正交性、最小頻差、包絡恒定、頻譜雜擾成分少和相鄰符號交界處相位連續(xù)等優(yōu)點，在通信領域得到越來越廣泛的應用。經(jīng)查詢，目前尚無MCPFSK信號產(chǎn)生器的相關(guān)文獻，僅有一篇文獻“采用MCS_51單片機實現(xiàn)CPFSKXContinuous Phase Frequency Shift Keying,連續(xù)相位頻移鍵控，CPFSK) 調(diào)制”利用單片機進行CPFSK調(diào)制，該方式首先產(chǎn)生方波再利用方波分割成正弦波，波形幅度和頻率精度不高，且幅度和速率不可調(diào)，而且為固定二進制。

發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題在于提供一種可實時改變I/Q調(diào)制信號的進制、幅度、相位和數(shù)據(jù)速率以滿足實際應用的新型數(shù)字化MCPFSK信號產(chǎn)生器。本實用新型是通過以下技術(shù)方案解決上述技術(shù)問題的一種新型數(shù)字化MCPFSK信號產(chǎn)生器，包括FPGA電路、信號處理電路，以及信號轉(zhuǎn)換電路，所述FPGA電路包括FPGA、FPGA配置電路、晶體振蕩電路、電平轉(zhuǎn)換電路，所述FPGA配置電路、晶體振蕩電路、電平轉(zhuǎn)換電路均連接到FPGA，其中電平轉(zhuǎn)換電路具有控制接口，所述信號處理電路包括四路D/A電路及四路放大電路，每一路D/A電路后連接一路放大電路，F(xiàn)PGA的輸出端分別連接至每路D/A電路及放大電路，所述信號轉(zhuǎn)換電路有兩個，分別是第一信號轉(zhuǎn)換電路及第二信號轉(zhuǎn)換電路，其中兩路放大電路的輸出端連接到第一信號轉(zhuǎn)換電路的輸入端，另兩路放大電路的輸出端連接到第二信號轉(zhuǎn)換電路，第一信號轉(zhuǎn)換電路及第二信號轉(zhuǎn)換電路的輸出端作為該新型數(shù)字化MCPFSK信號產(chǎn)生器的輸出端。本實用新型可進一步具體為，所述電平轉(zhuǎn)換電路的控制接口是RS232接口。本實用新型可進一步具體為，所述第一信號轉(zhuǎn)換電路及第二信號轉(zhuǎn)換電路均是I :I變壓器。本實用新型新型數(shù)字化MCPFSK信號產(chǎn)生器的優(yōu)點在于該MCPFSK基帶調(diào)制信號產(chǎn)生器采用FPGA全數(shù)字化進行基帶調(diào)制信號設計，可實時改變I/Q調(diào)制信號的進制、幅度、相位和數(shù)據(jù)速率以滿足實際應用。輸出的I/Q調(diào)制信號可直接與射頻混頻電路進行調(diào)制處理，產(chǎn)生所需頻率的射頻信號。該產(chǎn)生器可廣泛應用于教學中調(diào)制信號的重現(xiàn)和模擬，科研中信號處理算法調(diào)試和優(yōu)化時信號的產(chǎn)生，以及實際通信設備調(diào)制信號的形成。

下面參照附圖結(jié)合實施例對本實用新型作進一步的描述。[0010]圖I是本實用新型新型數(shù)字化MCPFSK信號產(chǎn)生器的結(jié)構(gòu)框圖。圖2是使用該新型數(shù)字化MCPFSK信號產(chǎn)生器實現(xiàn)MCPFSK基帶數(shù)字信號產(chǎn)生的過程圖。
具體實施方式請同事參閱圖I，本實用新型新型數(shù)字化MCPFSK信號產(chǎn)生器包括FPGA電路I、信號處理電路2，以及信號轉(zhuǎn)換電路3。所述FPGA電路I包括FPGA (可編程門陣列)10UFPGA配置電路102、晶體振蕩電路103、電平轉(zhuǎn)換電路104。所述FPGA配置電路102、晶體振蕩電路103、電平轉(zhuǎn)換電路104均連接到FPGA 101，其中電平轉(zhuǎn)換電路104具有RS232接口。所述RS232接口提供外部控制接口，由外部設備根據(jù)實際需求向信號產(chǎn)生器下發(fā)輸出I/Q信號的幅度、進制、初始相位和數(shù)據(jù)速率等參數(shù)。電平轉(zhuǎn)換電路104實現(xiàn)RS232電平與CMOS電平之間的轉(zhuǎn)換。FPGA配置電路102存儲FPGA配置、初始化和運行程序。FPGA 101實現(xiàn)基帶數(shù)字信號的產(chǎn)生、D/`A電路和放大電路的控制。所述信號處理電路2包括四路D/A (模/數(shù)轉(zhuǎn)換)電路201、202、205、206及四路放大電路203、204、207、208，每一路D/A電路后連接一路放大電路。FPGA 101的輸出端分別連接至每路D/A電路及放大電路。所述信號轉(zhuǎn)換電路3有兩個，分別是第一信號轉(zhuǎn)換電路301及第二信號轉(zhuǎn)換電路302，其中兩路放大電路203、204的輸出端連接到第一信號轉(zhuǎn)換電路301的輸入端，另兩路放大電路207、208的輸出端連接到第二信號轉(zhuǎn)換電路302，第一信號轉(zhuǎn)換電路301及第二信號轉(zhuǎn)換電路302的輸出端作為該新型數(shù)字化MCPFSK信號產(chǎn)生器的輸出端。所述第一信號轉(zhuǎn)換電路301及第二信號轉(zhuǎn)換電路302均是I :1變壓器。請參照圖2所示，使用該新型數(shù)字化MCPFSK信號產(chǎn)生器實現(xiàn)MCPFSK基帶數(shù)字信號產(chǎn)生的過程如下所述FPGA電路I首先通過RS232接口獲取要產(chǎn)生的基帶信號的參數(shù)，并經(jīng)過電平轉(zhuǎn)換電路104的電平轉(zhuǎn)換后送入FPGA 101，要產(chǎn)生的基帶信號的參數(shù)包括碼元周期Tb、進制M、幅度A和相位0，然后根據(jù)進制M產(chǎn)生極性信號ak，根據(jù)碼元周期Tb經(jīng)過差分編碼得到差分序列bk。再對bk進行升采樣和高斯濾波，隨后進行相位旋轉(zhuǎn)，最后對生成的數(shù)據(jù)進行正、余弦運算。在FPGA 101中，正、余弦運算通過查表方式來實現(xiàn)，F(xiàn)PGA 101包含豐富的IP core資源，其中就有正弦和余弦查找表。通過正弦和余弦查找表計算得到了基帶數(shù)字I/Q差分調(diào)制信號Dq+、Dq_。FPGA 101輸出的基帶數(shù)字I/Q差分調(diào)制信號DI+、D1^ DQ+、DQ_，經(jīng)過四路D/A電路201、202、205、206進行數(shù)模轉(zhuǎn)換，即可得到MCPFSK基帶I/Q差分調(diào)制模擬信號S，I+、S’工_、S，q+、S，q_。MCPFSK基帶I/Q差分調(diào)制模擬信號S’ I+、S’ ^S’ Q+、S’ Q_分別通過放大電路203、204、207、208進行放大整形，放大系數(shù)由FPGA 101控制，得到I/Q兩路差分信號
SQ_。最后通過I :1變壓器將I/Q兩路差分信號SI+、S1^ Sq+、Sq_合并成一路信號Sp Sq,即可得到基帶I/Q調(diào)制模擬信號。雖然以上描述了本發(fā)明的具體實施方式
，但是熟悉本技術(shù)領域的技術(shù)人員應當理解，我們所描述的具體的實施例只是說明性的，而不 是用于對本發(fā)明的范圍的限定，熟悉本領域的技術(shù)人員在依照本發(fā)明的精神所作的等效的修飾以及變化，都應當涵蓋在本發(fā)明的權(quán)利要求所保護的范圍內(nèi)。
權(quán)利要求1.一種新型數(shù)字化MCPFSK信號產(chǎn)生器，其特征在于包括FPGA電路、信號處理電路，以及信號轉(zhuǎn)換電路，所述FPGA電路包括FPGA、FPGA配置電路、晶體振蕩電路、電平轉(zhuǎn)換電路，所述FPGA配置電路、晶體振蕩電路、電平轉(zhuǎn)換電路均連接到FPGA，其中電平轉(zhuǎn)換電路具有控制接口，所述信號處理電路包括四路D/A電路及四路放大電路，每一路D/A電路后連接一路放大電路，F(xiàn)PGA的輸出端分別連接至每路D/A電路及放大電路，所述信號轉(zhuǎn)換電路有兩個，分別是第一信號轉(zhuǎn)換電路及第二信號轉(zhuǎn) 換電路，其中兩路放大電路的輸出端連接到第一信號轉(zhuǎn)換電路的輸入端，另兩路放大電路的輸出端連接到第二信號轉(zhuǎn)換電路，第一信號轉(zhuǎn)換電路及第二信號轉(zhuǎn)換電路的輸出端作為該新型數(shù)字化MCPFSK信號產(chǎn)生器的輸出端。
2.如權(quán)利要求I所述的新型數(shù)字化MCPFSK信號產(chǎn)生器，其特征在于所述電平轉(zhuǎn)換電路的控制接口是RS232接口。
3.如權(quán)利要求I所述的新型數(shù)字化MCPFSK信號產(chǎn)生器，其特征在于所述第一信號轉(zhuǎn)換電路及第二信號轉(zhuǎn)換電路均是1:1變壓器。
專利摘要本實用新型提供一種新型數(shù)字化MCPFSK信號產(chǎn)生器，包括FPGA電路、信號處理電路，及信號轉(zhuǎn)換電路，F(xiàn)PGA電路包括FPGA、FPGA配置電路、晶體振蕩電路、電平轉(zhuǎn)換電路，F(xiàn)PGA配置電路、晶體振蕩電路、電平轉(zhuǎn)換電路均連接到FPGA，其中電平轉(zhuǎn)換電路具有控制接口，信號處理電路包括四路D/A電路及放大電路，每路D/A電路后連接一路放大電路，F(xiàn)PGA的輸出端分別連接每路D/A電路及放大電路，信號轉(zhuǎn)換電路有兩個，其中兩路放大電路的輸出端連接到其中一個信號轉(zhuǎn)換電路，另兩路放大電路的輸出端連接到另一信號轉(zhuǎn)換電路，第一及第二信號轉(zhuǎn)換電路的輸出端作為該新型數(shù)字化MCPFSK信號產(chǎn)生器的輸出端。本實用新型的優(yōu)點在于可實時改變I/Q調(diào)制信號的進制、幅度、相位和數(shù)據(jù)速率以滿足實際應用。
文檔編號H03K3/02GK202696557SQ20122029984
公開日2013年1月23日 申請日期2012年6月26日 優(yōu)先權(quán)日2012年6月26日
發(fā)明者王紅軍, 鐘子發(fā), 張旻, 宋常建, 蔣云霄 申請人:王紅軍