專利名稱：一種可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS集成電路設(shè)計技術(shù)領(lǐng)域，具體涉及一種基于標(biāo)準(zhǔn)CMOS工藝的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
隨著便攜電子產(chǎn)品和無線通信技術(shù)的發(fā)展，作為電子系統(tǒng)中不可缺少的模數(shù)轉(zhuǎn)換電路(ADC)，面臨越來越嚴(yán)苛的功耗和成本要求，其原因在于首先，采用電池供電的電子系統(tǒng)對功耗極為敏感，模數(shù)轉(zhuǎn)換功能不能消耗太多的功耗；其次，電子系統(tǒng)越來越多地表現(xiàn)為SoC形式，這一應(yīng)用環(huán)境要求嵌入的模數(shù)轉(zhuǎn)換功能在不過多消耗芯片面積和功耗的前提下，盡可能地提高單位面積和單位功耗的效率。從系統(tǒng)功耗管理的角度來說，降低功耗主要有以下措施第一，采用多通道處理技術(shù)，多通道轉(zhuǎn)換通過時分復(fù)用的辦法提高單位芯片面積和單位功耗的轉(zhuǎn)換效率，能最大限度挖掘ADC的轉(zhuǎn)換潛力；第二，采用SPI對模數(shù)轉(zhuǎn)換器進行配置和控制，提供高速和低速兩種工作模式，在低速狀態(tài)下，通過分離指令接收周期和轉(zhuǎn)換工作周期，可削減低速狀態(tài)下的功耗；第三，加入電路休眠與喚醒功能，即對整個轉(zhuǎn)換過程中的局部無關(guān)電路及時關(guān)閉，在需要工作時及時喚醒，這樣可以大大減少靜態(tài)功耗；第四，提高轉(zhuǎn)換處理速度，對于單通道的模數(shù)轉(zhuǎn)換核心電路，逐次逼近的工作過程需要通過至少M+N個工作時鐘周期才能完成一次完整的模數(shù)轉(zhuǎn)換，其中M為初始化和電容采樣需要消耗的時鐘周期，N為比較器的工作時鐘周期，系統(tǒng)的靜態(tài)功耗主要由在這N個時鐘周期工作的比較器決定，N等于轉(zhuǎn)換器的分辨率，無法改變，因此，盡可能縮減M，可以提高系統(tǒng)轉(zhuǎn)換速度，提高了單位功耗的轉(zhuǎn)換效率。除了功耗要求，可移植性成為ADC具備嵌入式應(yīng)用潛力的另一標(biāo)準(zhǔn)。由于標(biāo)準(zhǔn)CMOS工藝下不同廠商的工藝庫中提供的電容單元不具備通用性，例如不是所有的工藝庫中都支持PIP電容或者M頂電容，而且普通電容單元為了滿足ADC的精度要求，很可能需要占用過大的面積，因此，在保證精度要求的前提下，需要模ADC的設(shè)計兼容于各種標(biāo)準(zhǔn)CMOS工藝要求，使用MOM電容是解決這一問題的主要手段。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的是針對低功耗、SoC應(yīng)用要求，設(shè)計一種具有動態(tài)配置功能，可靈活選擇采樣通道，同時通過系統(tǒng)功耗管理技術(shù)和轉(zhuǎn)換周期的縮減，提高轉(zhuǎn)換效率，降低單位轉(zhuǎn)換過程平均功耗的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，并且保證電路具備可與多種標(biāo)準(zhǔn)CMOS工藝兼容的可移植性，以利于SoC應(yīng)用。( 二 )技術(shù)方案為達到以上目的，本發(fā)明提供了一種可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器包括模擬輸入多路選通電路100，其輸入端輸入模擬信號，其輸出端連接至逐次逼近模數(shù)轉(zhuǎn)換電路500，用于根據(jù)控制信號配置全差分模式與單端模式；SPI接口電路200，其輸入端輸入外部時鐘信號和串行數(shù)字輸入信號，其輸出端連接至控制邏輯電路，輸出串行數(shù)字輸出信號；控制邏輯電路300，其輸入端輸入片選信號與重啟信號，其輸出端分別連接至SPI接口電路200、模擬輸入多路選通電路100、基準(zhǔn)和偏置產(chǎn)生電路400及逐次逼近模數(shù)轉(zhuǎn)換電路500，通過SPI接口電路200與外部控制器進行通信，完成控制字的翻譯，動態(tài)調(diào)整該模數(shù)轉(zhuǎn)換器的工作狀態(tài)，并發(fā)出相應(yīng)的控制信號，控制模擬輸入多路選通電路100完成通道的選擇，通過基準(zhǔn)和偏置產(chǎn)生電路400控制基準(zhǔn)選擇；基準(zhǔn)和偏置產(chǎn)生電路400，其輸入端輸入外部控制信號、基準(zhǔn)選擇信號與外部基準(zhǔn)信號，其輸出端連接至逐次逼近模數(shù)轉(zhuǎn)換電路500，用于根據(jù)外部控制信號決定內(nèi)部基準(zhǔn)和外部基準(zhǔn)之間的切換；逐次逼近模數(shù)轉(zhuǎn)換電路500，其輸入端分別連接至控制邏輯電路300、模擬輸入多路選通電路100及基準(zhǔn)和偏置產(chǎn)生電路400，其輸出端輸出模數(shù)轉(zhuǎn)換后信號。上述方案中，所述模擬輸入多路選通電路100,其輸入端直接與模擬輸入信號相連，可分成偶數(shù)通道CHO-CH(2K)與奇數(shù)通道CH1-CH(2K+1)，K為大于O的自然數(shù)，其中偶數(shù)通道開關(guān)S0-S2k相互并聯(lián)，通過開關(guān)Spl輸出第一選通信號；奇數(shù)通道開關(guān)SI S2k+1相互并聯(lián)，通過開關(guān)Snl輸出第二選通信號；偶數(shù)通道通過開關(guān)S與奇數(shù)通道串接；信號通路一與信號通路二之間加入串接的兩個開關(guān)Spl與Snl，并輸出共模電平。上述方案中，在全差分模式下，該模數(shù)轉(zhuǎn)換器的輸入信號和基準(zhǔn)電壓輸入都為全差分形式，差分輸入信號的正負端分別接入奇偶通道，并通過開關(guān)SO S2k+1選擇通道編號，此時S、Sp2、Sn2斷開，Spl和Snl導(dǎo)通；在單端模式下，該模數(shù)轉(zhuǎn)換器的輸入信號和基準(zhǔn)電壓輸入都為單端模式，單端模式的量化范圍為全差分模式的一半，單端模式最大可用通道數(shù)為全差分模式的兩倍，通過開關(guān)SO S2k+1選擇輸入信號。上述方案中，所述SPI接口電路200是通過三根控制信號線與外部控制器相連，這三根控制信號線分別為SCLK、SD1、SD0，其中SCLK用于連接外部時鐘信號，SDI用于串行數(shù)字輸入，SDO用于串行數(shù)字輸出。上述方案中，所述控制邏輯電路300作為該模數(shù)轉(zhuǎn)換器的控制核心，通過片選信號CSN和重啟信號RST與外部控制信號相連，使內(nèi)部各部分能夠異步響應(yīng)片選信號和重啟信號。上述方案中，所述控制邏輯電路300用于完成逐次逼近邏輯的實現(xiàn)，并實現(xiàn)轉(zhuǎn)換結(jié)果的同步串行輸出，輸出結(jié)果發(fā)給SPI接口電路200，再通過SDO引腳輸出。上述方案中，所述基準(zhǔn)和偏置產(chǎn)生電路400由內(nèi)部基準(zhǔn)產(chǎn)生電路和基準(zhǔn)選擇電路構(gòu)成，內(nèi)部基準(zhǔn)產(chǎn)生電路能夠產(chǎn)生參考電壓和偏置電流，基準(zhǔn)選擇電路能夠根據(jù)外部控制信號決定內(nèi)部基準(zhǔn)和外部基準(zhǔn)之間的切換。上述方案中，所述逐次逼近模數(shù)轉(zhuǎn)換電路500包括電容陣列，其輸入端接收輸入電壓與參考電壓，其輸出端連接至全差分比較器；全差分比較器，其輸入端分別連接至電容陣列與第二控制邏輯電路，其輸出端連接至第二控制邏輯電路；非交疊時鐘產(chǎn)生與整形電路，其輸入端輸入時鐘信號，其輸出端分別連接至電容陣列與第二邏輯控制電路；第二邏輯控制電路，其輸入端連接至非交疊時鐘產(chǎn)生與整形電路，其輸出端分別連接至電容陣列與全差分比較器，并輸出模數(shù)轉(zhuǎn)換后信號。上述方案中，所述電容陣列為全差分結(jié)構(gòu)的分段電容陣列，對于分辨率為N的模數(shù)轉(zhuǎn)換器，電容陣列內(nèi)的電容分為K位和N-K位的兩段，其中低K位構(gòu)成第一段電容陣列，高N-K位構(gòu)成第二段電容陣列，每段電容陣列內(nèi)每一位電容相互并聯(lián),并通過控制開關(guān)Sc接入輔助電容Cp和Cn ;兩段電容陣列通過一個耦合單元電容Ce連接；高位段電容陣列頂端連接至比較器輸入，每段電容由按照權(quán)重排布的單元電容構(gòu)成，每一位的單元內(nèi)容數(shù)量為2m-l, K、N均為自然數(shù),且K < N, m為自然數(shù)且滿足O彡m彡N。上述方案中，所述電容陣列中所有電容均為大小一致的MOM電容，由兩層連線金屬交錯層疊構(gòu)成。(三)有益效果本發(fā)明所提出的這種可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，可通過SPI接口進行通道配置，SPI協(xié)議可以與大多數(shù)現(xiàn)有的控制系統(tǒng)接口直接相連，具有通用性，采樣通道數(shù)量和通道地址均可以通過配置任意設(shè)定，同時，模數(shù)轉(zhuǎn)換器可以提供多種工作模式，以減少功率消耗，同時，由于本發(fā)明采用了標(biāo)準(zhǔn)CMOS工藝和MOM電容陣列，保證了發(fā)明電路在標(biāo)準(zhǔn)CMOS工藝下具有可移植性，使得本發(fā)明尤其適合于SoC系統(tǒng)應(yīng)用。


結(jié)合相應(yīng)的附圖，下文對典型實施例的描述將使本發(fā)明的優(yōu)點顯而易見。圖1是依照本發(fā)明實施例的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；圖2是圖1中模擬輸入多路選通電路的示意圖；圖3是圖1中逐次逼近模數(shù)轉(zhuǎn)換電路的示意圖；圖4是圖1中逐次逼近模數(shù)轉(zhuǎn)換電路500的分段電容陣列結(jié)構(gòu)示意圖；圖5是本發(fā)明中的兩種工作時序和輸入與輸出信號時序不意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。電容陣列型逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換電路利用電容陣列的電荷轉(zhuǎn)移與再分配完成模數(shù)轉(zhuǎn)換的過程，不需要過多的靜態(tài)功耗，大部分工作由控制電路操作開關(guān)對電容進行充放電完成，在現(xiàn)有的各種模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中功耗最低。如圖1所示，圖1是依照本發(fā)明實施例的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖，該模數(shù)轉(zhuǎn)換器包括模擬輸入多路選通電路(Analog Input Mux) 100、SPI接口電路(SPI Interface) 200、控制邏輯電路(Control Logic) 300、基準(zhǔn)和偏置產(chǎn)生電路(Reference&Bias) 400、逐次逼近模數(shù)轉(zhuǎn)換電路(Successive Approximation A/DCore)500。模擬輸入多路選通電路100，如圖2所示，其輸入端輸入模擬信號，其輸出端連接 至逐次逼近模數(shù)轉(zhuǎn)換電路500，用于根據(jù)控制信號配置全差分模式與單端模式。模擬輸入多路選通電路100的輸入端可分成偶數(shù)通道CHO-CH (2K)與奇數(shù)通道CHl-CH (2K+1)，K為大于O的自然數(shù)，偶數(shù)通道開關(guān)S0-S2k相互并聯(lián)，通過開關(guān)Spl輸出第一選通信號；奇數(shù)通道開關(guān)SI S2k+1相互并聯(lián)，通過開關(guān)Snl輸出第二選通信號；偶數(shù)通道通過開關(guān)S與奇數(shù)通道相連接；信號通路一與信號通路二通過開關(guān)Spl與Snl相連，并輸出共模電平。在圖2中，選通電路直接與模擬輸入信號相連，可以根據(jù)控制信號配置成全差分模式與單端模式兩種輸入模式，全差分模式下，系統(tǒng)輸入信號和基準(zhǔn)電壓輸入都為全差分形式，差分輸入信號的正負端分別接入奇偶通道，并通過開關(guān)SO S2k+1選擇通道編號，此時S、Sp2、Sn2斷開，Spl和Snl導(dǎo)通；單端模式下，系統(tǒng)輸入信號和基準(zhǔn)電壓輸入都為單端模式，單端模式的量化范圍為全差分模式的一半，單端模式最大可用通道數(shù)為全差分模式的兩倍，通過開關(guān)SO S2k+1選擇輸入信號，同時根據(jù)控制信號配置差分或者單端模式，配置成單端模式時，Von通過開關(guān)Sn2與共模電平VCM相連，Vop與通過SO S2k+1選擇后的輸入信號相連，為了保持信號的對稱性，Vop在信號通路上加入與Snl相對應(yīng)的開關(guān)Spl，在與Vcm相連的結(jié)點上加入與Sn2相對應(yīng)的開關(guān)Sp2，并保持Spl導(dǎo)通Sp2斷開的狀態(tài)，以消 除共模干擾，此外，對于外部參考電壓進行差分或者單端配置的電路結(jié)構(gòu)與此結(jié)構(gòu)相同。在圖1所示的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖中，通道的配置主要通過模擬輸入多路選通電路100實現(xiàn)。對于差分輸入模式，輸入通道CHO-CHn可配置為n/2組差分通道，以η = 7為例，可配置最多4組差分通道，即CHO CH3分別為通道O 3的正輸入端，CH4 CH7分別為通道O 3的負輸入端，此時，基準(zhǔn)電壓也配置成為全差分形式。對于單端輸入模式，輸入通道CHO-CHn可配置為η組單端通道，可同時對η路信號進行采樣和模數(shù)轉(zhuǎn)換。SPI接口電路200，其通過三根控制信號線與外部控制器相連，這三根控制信號線分別為SCLK、SD1、SD0，其中SCLK用于連接外部時鐘信號，SDI用于串行數(shù)字輸入，SDO用于串行數(shù)字輸出。在實際應(yīng)用中，SCLK信號由外部控制器輸出，SDI輸入和SDO輸出均與SCLK信號同步。SPI接口電路200的輸入端輸入外部時鐘信號和串行數(shù)字輸入信號，輸出端連接至控制邏輯電路，輸出串行數(shù)字輸出信號?？刂七壿嬰娐?00作為該模數(shù)轉(zhuǎn)換器的控制核心，其輸入端輸入片選信號與重啟信號，其輸出端分別連接至SPI接口電路200、模擬輸入多路選通電路100、基準(zhǔn)和偏置產(chǎn)生電路400及逐次逼近模數(shù)轉(zhuǎn)換電路500，通過SPI接口電路200與外部控制器進行通信，完成控制字的翻譯，動態(tài)調(diào)整該模數(shù)轉(zhuǎn)換器的工作狀態(tài)，并發(fā)出相應(yīng)的控制信號，控制模擬輸入多路選通電路100完成通道的選擇，通過基準(zhǔn)和偏置產(chǎn)生電路400控制基準(zhǔn)選擇?？刂七壿嬰娐?00通過片選信號CSN和重啟信號RST與外部控制信號相連，使內(nèi)部各部分可以異步響應(yīng)片選信號和重啟信號。控制邏輯電路300主要完成逐次逼近邏輯的實現(xiàn)，并實現(xiàn)轉(zhuǎn)換結(jié)果的同步串行輸出，輸出結(jié)果發(fā)給SPI接口電路200，再通過SDO引腳輸出。以整個模數(shù)轉(zhuǎn)換器分辨率為IOBit為例，逐次逼近的全部邏輯由13個時鐘周期構(gòu)成，第一個時鐘周期為Reset，控制邏輯電路處于啟動和達到穩(wěn)定的過程中，第二個周期進行采樣，輸入信號對電容陣列充電，從第三個周期起，進入保持相位，進行逐次逼近，第四個周期開始，比較器結(jié)果穩(wěn)定同步輸出。對片外控制器來說，整個ADC的一個完整轉(zhuǎn)換周期占用14個SCLK周期，通過SPI的控制，將前13個時鐘跳變同步傳給控制電路邏輯模塊，控制電路在接受到SCLK信號后自動按照時序完成邏輯控制，在13個周期內(nèi)完成逐次逼近過程。對于ADC的轉(zhuǎn)換過程，從時鐘上升沿到比較器的結(jié)果輸出之間有時間延遲，因此為了保證穩(wěn)態(tài)同步輸出，轉(zhuǎn)換結(jié)果只能從第四個周期起開始輸出，因此占用4到14個SCLK周期完成SDO輸出。這種14個周期完成一次完整轉(zhuǎn)換的工作模式相比于現(xiàn)有的16周期，減少了兩個時鐘周期，增加了轉(zhuǎn)換速度，在一定程度上提高了轉(zhuǎn)換效率。基準(zhǔn)和偏置產(chǎn)生電路400，其輸入端輸入外部控制信號、基準(zhǔn)選擇信號與外部基準(zhǔn)信號，其輸出端連接至逐次逼近模數(shù)轉(zhuǎn)換電路500，用于根據(jù)外部控制信號決定內(nèi)部基準(zhǔn)和外部基準(zhǔn)之間的切換?；鶞?zhǔn)和偏置產(chǎn)生電路400由內(nèi)部基準(zhǔn)產(chǎn)生電路和基準(zhǔn)選擇電路構(gòu)成，內(nèi)部基準(zhǔn)產(chǎn)生電路可以產(chǎn)生參考電壓和偏置電流，基準(zhǔn)選擇電路可根據(jù)外部控制信號決定內(nèi)部基準(zhǔn)和外部基準(zhǔn)之間的切換。逐次逼近模數(shù)轉(zhuǎn)換電路500，其輸入端分別連接至控制邏輯電路300、模擬輸入多路選通電路100及基準(zhǔn)和偏置產(chǎn)生電路400，其輸出端輸出模數(shù)轉(zhuǎn)換后信號。逐次逼近模數(shù)轉(zhuǎn)換電路500的構(gòu)成如圖3所示，由全差分結(jié)構(gòu)的分段電容陣列DAC(Cap Array DAC)、帶有自置零功能的全差分比較器(Comp)、非交疊時鐘產(chǎn)生與整形電路(Non-overlap CLKGen)和第二邏輯控制電路(Controller)構(gòu)成。其中，電容陣列的輸入端接收輸入電壓與參考電壓，其輸出端連接至全差分比較器。全差分比較器的輸入端分別連接至電容陣列與第二控制邏輯電路，其輸出端連接至第二控制邏輯電路。對于分辨率為N的模數(shù)轉(zhuǎn)換器，電容陣列內(nèi)的電容分為K位和N-K位的兩段，其中低K位構(gòu)成第一段電容陣列，高N-K位構(gòu)成第二段電容陣列，每段電容陣列內(nèi)每一位電容相互并聯(lián)，并通過控制開關(guān)Sc接入輔助電容Cp和Cn ;兩段電容陣列通過一個耦合單元電容Ce連接；高位段電容陣列頂端連接至比較器輸入，每段電容由按照權(quán)重排布的單元電容構(gòu)成，每一位的單元內(nèi)容數(shù)量為2m-l，K、N均為自然數(shù)，且K < N，m為自然數(shù)且滿足O < m < N。分段電容陣列結(jié)構(gòu)如圖4所示。電容陣列的輸出結(jié)點通過控制開關(guān)接入輔助電容Cp和Cn，當(dāng)開關(guān)閉合時，電容接入電容陣列的輸出信號，可以減少電容充電后的電壓變化幅度，以增加可處理的信號幅度，擴大ADC的量化范圍，當(dāng)開關(guān)斷開時，輔助電容與電容陣列的輸出結(jié)點斷開，可以增大電壓擺幅，提高比較器的分辨率。電容陣列的電容單元由MOM電容構(gòu)成，即由兩層連線金屬交錯層疊構(gòu)成，這種類型的電容單元將避免設(shè)計方案無法在不支持PIP電容或者M頂電容的工藝下應(yīng)用的問題，使得本發(fā)明適合所有標(biāo)準(zhǔn)CMOS工藝，而不關(guān)注工藝能提供的電容單元，從而具有在不同工藝下的可移植性。非交疊時鐘產(chǎn)生與整形電路的輸入端輸入時鐘信號，其輸出端分別連接至電容陣列與第二邏輯控制電路。第二邏輯控制電路的輸入端連接至非交疊時鐘產(chǎn)生與整形電路，其輸出端分別連接至電容陣列與全差分比較器，并輸出模數(shù)轉(zhuǎn)換后信號。本發(fā)明提供的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器能夠提供三種工作模式Normal、Full ShutDown> Auto ShutDown,下面具體說明本發(fā)明提供的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的工作模式配置和工作過程。在Normal模式下，ADC全功率工作，CSN的下降沿觸發(fā)系統(tǒng)開始工作，N+4個SCLK時鐘周期完成一次完整的模數(shù)轉(zhuǎn)換過程，其中N為ADC的分辨率，Normal模式下，ADC 一邊完成模數(shù)轉(zhuǎn)換并通過SDO輸出轉(zhuǎn)換結(jié)果，一邊通過SDI接收外部控制器的命令，控制命令以控制字的形式發(fā)給ADC，其中包含了差分/單端選擇、通道地址、下周期的工作模式、輸入信號范圍選擇在內(nèi)的控制字內(nèi)容，在接下來的轉(zhuǎn)換周期，ADC將按照這些控制字內(nèi)容配置工作狀態(tài)，同時，ADC將本次模數(shù)轉(zhuǎn)換的結(jié)果按照差分/單端工作狀態(tài)、通道地址、轉(zhuǎn)換結(jié)果的內(nèi)容順序串行輸出給片外控制器。在轉(zhuǎn)換過程中，CSN如果恢復(fù)高電平，轉(zhuǎn)換過程立即停止，系統(tǒng)進入低功耗狀態(tài)，直至CSN下降沿再次來到，觸發(fā)ADC新的轉(zhuǎn)換周期，在每個轉(zhuǎn)換周期結(jié)束后，如果CSN依舊保持低電平狀態(tài)，ADC通過內(nèi)部計數(shù)器控制，自動開始新的轉(zhuǎn)換周期。在Full ShutDown模式下，ADC為完全低功耗狀態(tài)，ADC響應(yīng)這一工作模式后，整個電路進入低功耗狀態(tài)，只接收SPI控制字，不輸出任何結(jié)果，也不進行任何轉(zhuǎn)換，當(dāng)接收到的控制字為非Full ShutDown模式時，ADC被重新喚醒，并在接下來的轉(zhuǎn)換周期進入新的工作模式。在此模式下，CSN的電平狀態(tài)只能改變轉(zhuǎn)換周期的起始點，不能改變工作模式，只有RST能將ADC系統(tǒng)重新啟動，重啟后的系統(tǒng)直接進入Normal工作模式。在Auto ShutDown模式下，ADC進入自動低功耗狀態(tài)，ADC接受控制字和進行模數(shù)轉(zhuǎn)換的過程將間隔進行，分別為接收相和轉(zhuǎn)換相，在接收相位，ADC處于低功耗狀態(tài)，不進行轉(zhuǎn)換，也不輸出任何數(shù)據(jù)，在轉(zhuǎn)換相，ADC不接收任何控制命令，只完成模數(shù)轉(zhuǎn)換過程，同時通過SDO輸出轉(zhuǎn)換結(jié)果，輸出格式與Normal模式一致。這種工作模式將使ADC的模數(shù)轉(zhuǎn)換速度降低一半，功耗也接近于Normal模式的一半，適合于低速低功耗的應(yīng)用。CSN同樣只能決定轉(zhuǎn)換過程的起點，不能改變工作模式，只有RST可以重新啟動ADC。本發(fā)明提供的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的工作過程由RST信號的短暫下拉表示工作過程的開始，轉(zhuǎn)換周期的起點由CSN的下降沿開始，轉(zhuǎn)換過程與SCLK信號同步，系統(tǒng)啟動后的第一個工作周期，工作模式為默認的Normal模式，同時接收SPI的控制字命令，在接下來的周期中即可按照命令進入相應(yīng)的工作狀態(tài)，如果SDI上不寫入新的控制字，ADC將始終按照默認配置工作。系統(tǒng)啟動后，如果CSN保持低電平，系統(tǒng)將自動按照轉(zhuǎn)換周期完成轉(zhuǎn)換過程，如果CSN回復(fù)高電平，系統(tǒng)立即進入低功耗狀態(tài)，新的轉(zhuǎn)換周期由新的CSN下降沿觸發(fā)開始。系統(tǒng)啟動的工作原理如圖5所示。圖5以IOBit ADC為例說明了系統(tǒng)啟動的工作時序，分為CSN引導(dǎo)轉(zhuǎn)換周期(外部定時模式)和不引導(dǎo)轉(zhuǎn)換周期(內(nèi)部定時模式)兩種，虛線表示的是系統(tǒng)不敏感的信號變化，即不會做出工作狀態(tài)改變或者其它響應(yīng)的信號變化。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，該模數(shù)轉(zhuǎn)換器包括模擬輸入多路選通電路(100)，其輸入端輸入模擬信號，其輸出端連接至逐次逼近模數(shù)轉(zhuǎn)換電路(500)，用于根據(jù)控制信號配置全差分模式與單端模式；SPI接口電路(200)，其輸入端輸入外部時鐘信號和串行數(shù)字輸入信號，其輸出端連接至控制邏輯電路，輸出串行數(shù)字輸出信號；控制邏輯電路(300)，其輸入端輸入片選信號與重啟信號，其輸出端分別連接至SPI接口電路(200)、模擬輸入多路選通電路(100)、基準(zhǔn)和偏置產(chǎn)生電路(400)及逐次逼近模數(shù)轉(zhuǎn)換電路(500)，通過SPI接口電路(200)與外部控制器進行通信，完成控制字的翻譯，動態(tài)調(diào)整該模數(shù)轉(zhuǎn)換器的工作狀態(tài)，并發(fā)出相應(yīng)的控制信號，控制模擬輸入多路選通電路(100) 完成通道的選擇，通過基準(zhǔn)和偏置產(chǎn)生電路(400)控制基準(zhǔn)選擇；基準(zhǔn)和偏置產(chǎn)生電路(400)，其輸入端輸入外部控制信號、基準(zhǔn)選擇信號與外部基準(zhǔn)信號，其輸出端連接至逐次逼近模數(shù)轉(zhuǎn)換電路(500)，用于根據(jù)外部控制信號決定內(nèi)部基準(zhǔn)和外部基準(zhǔn)之間的切換；逐次逼近模數(shù)轉(zhuǎn)換電路(500)，其輸入端分別連接至控制邏輯電路(300)、模擬輸入多路選通電路(100)及基準(zhǔn)和偏置產(chǎn)生電路(400)，其輸出端輸出模數(shù)轉(zhuǎn)換后信號。
2.根據(jù)權(quán)利要求1所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于， 所述模擬輸入多路選通電路(100)，其輸入端直接與模擬輸入信號相連，可分成偶數(shù)通道 CHO-CH(2K)與奇數(shù)通道CH1-CH(2K+1)，K為大于O的自然數(shù)，其中偶數(shù)通道開關(guān)S0-S2k相互并聯(lián)，通過開關(guān)Spl輸出第一選通信號；奇數(shù)通道開關(guān)SI S2k+1相互并聯(lián)，通過開關(guān)Snl輸出第二選通信號；偶數(shù)通道通過開關(guān)S與奇數(shù)通道串接；信號通路一與信號通路二之間加入串接的兩個開關(guān)Spl與Snl，并輸出共模電平。
3.根據(jù)權(quán)利要求2所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，在全差分模式下，該模數(shù)轉(zhuǎn)換器的輸入信號和基準(zhǔn)電壓輸入都為全差分形式，差分輸入信號的正負端分別接入奇偶通道，并通過開關(guān)SO S2k+1選擇通道編號，此時S、Sp2、Sn2 斷開，Spl和Snl導(dǎo)通；在單端模式下，該模數(shù)轉(zhuǎn)換器的輸入信號和基準(zhǔn)電壓輸入都為單端模式，單端模式的量化范圍為全差分模式的一半，單端模式最大可用通道數(shù)為全差分模式的兩倍，通過開關(guān) SO S2k+1選擇輸入信號。
4.根據(jù)權(quán)利要求1所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述SPI接口電路(200)是通過三根控制信號線與外部控制器相連，這三根控制信號線分別為SCLK、SD1、SD0，其中SCLK用于連接外部時鐘信號，SDI用于串行數(shù)字輸入，SDO用于串行數(shù)字輸出。
5.根據(jù)權(quán)利要求1所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述控制邏輯電路(300)作為該模數(shù)轉(zhuǎn)換器的控制核心，通過片選信號CSN和重啟信號RST 與外部控制信號相連，使內(nèi)部各部分能夠異步響應(yīng)片選信號和重啟信號。
6.根據(jù)權(quán)利要求1所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述控制邏輯電路(300)用于完成逐次逼近邏輯的實現(xiàn)，并實現(xiàn)轉(zhuǎn)換結(jié)果的同步串行輸出， 輸出結(jié)果發(fā)給SPI接口電路(200)，再通過SDO弓丨腳輸出。
7.根據(jù)權(quán)利要求1所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述基準(zhǔn)和偏置產(chǎn)生電路(400)由內(nèi)部基準(zhǔn)產(chǎn)生電路和基準(zhǔn)選擇電路構(gòu)成，內(nèi)部基準(zhǔn)產(chǎn)生電路能夠產(chǎn)生參考電壓和偏置電流，基準(zhǔn)選擇電路能夠根據(jù)外部控制信號決定內(nèi)部基準(zhǔn)和外部基準(zhǔn)之間的切換。
8.根據(jù)權(quán)利要求1所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述逐次逼近模數(shù)轉(zhuǎn)換電路(500)包括電容陣列，其輸入端接收輸入電壓與參考電壓，其輸出端連接至全差分比較器；全差分比較器，其輸入端分別連接至電容陣列與第二控制邏輯電路，其輸出端連接至第二控制邏輯電路；非交疊時鐘產(chǎn)生與整形電路，其輸入端輸入時鐘信號，其輸出端分別連接至電容陣列與第二邏輯控制電路；第二邏輯控制電路，其輸入端連接至非交疊時鐘產(chǎn)生與整形電路，其輸出端分別連接至電容陣列與全差分比較器，并輸出模數(shù)轉(zhuǎn)換后信號。
9.根據(jù)權(quán)利要求8所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述電容陣列為全差分結(jié)構(gòu)的分段電容陣列，對于分辨率為N的模數(shù)轉(zhuǎn)換器，電容陣列內(nèi)的電容分為K位和N-K位的兩段，其中低K位構(gòu)成第一段電容陣列，高N-K位構(gòu)成第二段電容陣列，每段電容陣列內(nèi)每一位電容相互并聯(lián)，并通過控制開關(guān)Sc接入輔助電容Cp和Cn ;兩段電容陣列通過一個耦合單元電容Ce連接；高位段電容陣列頂端連接至比較器輸入，每段電容由按照權(quán)重排布的單元電容構(gòu)成，每一位的單元內(nèi)容數(shù)量為2m-l，K、N均為自然數(shù)，且 K < N，m為自然數(shù)且滿足O彡m彡N。
10.根據(jù)權(quán)利要求9所述的可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其特征在于，所述電容陣列中所有電容均為大小一致的MOM電容，由兩層連線金屬交錯層疊構(gòu)成。
全文摘要
本發(fā)明公開了一種可配置多通道逐次逼近結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，包括模擬輸入多路選通電路、SPI接口電路、控制邏輯電路、基準(zhǔn)和偏置產(chǎn)生電路、逐次逼近模數(shù)轉(zhuǎn)換電路。本發(fā)明公開的模數(shù)轉(zhuǎn)換器，可通過SPI接口進行通道配置，提供多種工作模式，從而降低了功率消耗，同時，采用了標(biāo)準(zhǔn)CMOS工藝和MOM電容陣列，具有標(biāo)準(zhǔn)CMOS工藝下的可移植性，尤其適合于SoC系統(tǒng)應(yīng)用。
文檔編號H03M1/38GK103023505SQ201210574879
公開日2013年4月3日 申請日期2012年12月18日 優(yōu)先權(quán)日2012年12月18日
發(fā)明者劉珂, 邵莉, 杜占坤, 馬驍, 畢見鵬, 傅健, 龐曉敏 申請人:中國科學(xué)院微電子研究所