專利名稱：基于可逆邏輯門的可逆主從rs觸發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息領(lǐng)域低功耗的可逆邏輯電路，特別是基于可逆邏輯門替換和垃圾位重新利用的可逆主從RS觸發(fā)器。
背景技術(shù)：
傳統(tǒng)不可逆電路由于信息的擦除導致能量的消耗，在室溫下，盡管能量的散失很少，但其對于低功耗電路設(shè)計不能忽略。同時能耗產(chǎn)生的熱量對芯片集成度以及計算機的運行速度也造成影響。可逆電路是由可逆邏輯門組成的，輸入與輸出位數(shù)相等，對應真值表滿足一一映射功能，輸入和輸出可逆?？赡骐娐防碚撋喜粊G失輸入信息，也不存在熱耗散，從理論上有效地解決了計算機芯片的熱耗問題。因此，對可逆時序邏輯電路的研究越來越受到重視。量子代價和垃圾位輸出位數(shù)是衡量可逆邏輯電路性能的重要指標。量子代價是指實現(xiàn)可逆邏輯電路所用的IX I或2X2的量子門的數(shù)量，量子代價反映可逆邏輯電路的實現(xiàn)和設(shè)計成本，圖7的表格所示為常用可逆邏輯門及其對應的量子代價。在可逆邏輯電路中，除期望輸出外的剩余輸出位稱為垃圾位，垃圾位是無用位，垃圾位的存在使電路產(chǎn)生能量散失。圖1、圖2、圖3和圖4為四種常用的可逆邏輯門，依次分別為Feynman門、Fredkin門、Toffoli門和Peres門。圖1的Feynman門，A為控制位，B為受控位，主要作為某一輸入位的復制門對該位進行復制操作，以避免可逆邏輯電路禁止的扇出操作。圖2的Fredkin門，也稱FRG門或控制交換門，當A=I時，Q=C, R=B,即目標輸出的值相互交換，而當A=O時，Q=B，R=C。圖5為基于Toffoli門構(gòu)建的低電平有效的可逆RS觸發(fā)器，其構(gòu)建思想是根據(jù)傳統(tǒng)的基于或非門的RS觸發(fā)器，通過真值表并選取適合該功能的現(xiàn)有可逆邏輯門為基本組成單元。其量子代價均為10，并且產(chǎn)生2個垃圾位輸出。圖6為基于一個Peres門構(gòu)建的可逆RS觸發(fā)器，它的量子代價為9，并且產(chǎn)生2個垃圾位輸出。圖8為現(xiàn)有技術(shù)中性能較好的一種基于Toffoli門的可逆主從RS觸發(fā)器，經(jīng)過Fredkin門控制交換，F(xiàn)eynman門復制信號，當時鐘信號CP=I時,經(jīng)過Fredkin門101的控制交換作用，Toffoli門102和103的目標位輸出變量為S、R，主可逆觸發(fā)器107正常接收輸入信號；而Toffoli門105、106的目標位輸出全部為0，使從可逆觸發(fā)器108亦即整個可逆觸發(fā)器保持原狀態(tài)不變。而CP=O時，主可逆觸發(fā)器107狀態(tài)保持不變，從可逆觸發(fā)器108工作并接收主可逆觸發(fā)器107的原狀態(tài)信號，從而使整個可逆觸發(fā)器處于某一確定狀態(tài)。這種基于Toffoli門的可逆主從RS觸發(fā)器，電路共包含2個可逆RS觸發(fā)器107、108，4 個 Tofffoli 門 102、103、105 和 106，I 個Fredkin 門 101，I 個 Feynman 門 104 組成。因此，整個觸發(fā)器的量子代價為gc=2 X 10+4X5+1X5+1X1 =46。量子門為gn=2 X 2+4+1+1=10。垃圾位數(shù)為gb=2X2+8 = 12?，F(xiàn)有的可逆主從RS觸發(fā)器優(yōu)化指標差，量子代價大，垃圾位多。

發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有可逆主從RS觸發(fā)器的缺陷，提供了一種量子代價小，垃圾位少的基于可逆邏輯門的可逆主從RS觸發(fā)器。本發(fā)明所采用的技術(shù)方案如下基于可逆邏輯門的可逆主從RS觸發(fā)器，其特征在于，包含第一Peres 門；第二 Peres門，該第一 Peres門的第一輸出端連接該第二 Peres門的第一輸入端；主可逆觸發(fā)器，該第一 Peres門和該第二 Peres門的第三輸出端分別連接主可逆觸發(fā)器的兩個輸入端；第三Peres門，該主可逆觸發(fā)器的第一輸出端連接該第三Peres門的第二輸入端;第四Peres門，該第三Peres門的第一輸出端連接該第四Peres門的第一輸入端；該主可逆觸發(fā)器的第二輸出端連接該第四Peres門的第二輸入端；從可逆觸發(fā)器，該第三Peres門和該第四Peres門的第三輸出端分別連接該從可逆觸發(fā)器的兩個輸入端。上述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其中，還包含F(xiàn)redkin門，其第一輸出端連接第一 Feynman門的第一輸入端；該第一 Feynman門的第一輸出端連接該第一 Peres門的第一輸入端；該Fredkin門的第二輸入端連接第二 Feynman門的第一輸入端,該第二 Feynman門的第一輸出端連接該第一 Peres門的第三輸入端；該第二 Feynman門的第二輸出端連接第二 Peres門的第三輸入端；該Fredkin門的第三輸出端連接第三Feynman門的第一輸入端；該第三Feynman門的第一輸出端連接該第三Peres門的第三輸入端；該第一 Feynman門的第二輸出端連接該第三Peres門的第一輸入端；該第三Feynman門的第二輸出端連接該第四Peres門的第三輸入端。上述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其中，所述主可逆觸發(fā)器和從可逆觸發(fā)器均為基于兩個Peres門構(gòu)建的可逆RS觸發(fā)器。上述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其中，還包含F(xiàn)eynman門,第一輸出端連接該第一 Peres門的第一輸入端；第二輸出端連接該第三Peres門的第一輸入端。上述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其中，該主可逆觸發(fā)器和該從可逆觸發(fā)器均為基于兩個Fredkin構(gòu)建的可逆RS觸發(fā)器。本發(fā)明的基于可逆邏輯門的可逆主從RS觸發(fā)器和現(xiàn)有技術(shù)的主從觸發(fā)器相比，在量子門數(shù)、垃圾位數(shù)和量子代價三個重要的性能指標方面都更為優(yōu)異。


下面結(jié)合附圖和具體實施方式
來詳細說明本發(fā)明
圖1是現(xiàn)有技術(shù)的Feynman門；圖2是現(xiàn)有技術(shù)的Fredkin門；圖3是現(xiàn)有技術(shù)的Toffoli門；圖4是現(xiàn)有技術(shù)的Peres門；圖5是現(xiàn)有技術(shù)的基于Toffoli門構(gòu)建的可逆RS觸發(fā)器；圖6是基于一個Toffoli門和一個Peres門構(gòu)建的可逆RS觸發(fā)器；圖7是各種可逆邏輯門所對應的量子代價；圖8是現(xiàn)有的一種基于Toffoli門的可逆主從RS觸發(fā)器；圖9是本發(fā)明基于可逆邏輯門的可逆主從RS觸發(fā)器一個實施例的示意圖；圖10是本發(fā)明中基于兩個Peres門構(gòu)建的可逆RS觸發(fā)器；圖11是本發(fā)明基于可逆邏輯門的可逆主從RS觸發(fā)器另一個實施例的示意圖；圖12是基于兩個Fredkin門構(gòu)建的可逆RS觸發(fā)器；圖13是本發(fā)明和現(xiàn)有技術(shù)的性能指標方面的比較。
具體實施例方式為了使本發(fā)明實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達成目的與功效易于明白了解，下面結(jié)合具體圖示，進一步闡述本發(fā)明。實施例1:如圖9所示，本發(fā)明包含第一Peres 門 2 ；第二 Peres門3,第一 Peres門2的第一輸出端連接第二 Peres門3的第一輸入端;主可逆觸發(fā)器7，第一 Peres門2和第二 Peres門3的第三輸出端分別連接主可逆觸發(fā)器7的兩個輸入端7、I ;第三Peres門5,主可逆觸發(fā)器7的第一輸出端連接第三Peres門5的第二輸入端;第四Peres門6,第三Peres門5的第一輸出端連接第四Peres門6的第一輸入端；主可逆觸發(fā)器7的第二輸出端連接第四Peres門6的第二輸入端；從可逆觸發(fā)器8，第三Peres門5和第四Peres門6的第三輸出端分別連接從可逆觸發(fā)器8的兩個輸入端Y、Y 0在本發(fā)明的其中一個實施例中，還包含F(xiàn)redkin門I,其第一輸出端連接第一 Feynman門9的第一輸入端；第一 Feynman門9的第一輸出端連接第一 Peres門2的第一輸入端；Fredkin門I的第二輸入端連接第二 Feynman門10的第一輸入端,第二 Feynman門10的第一輸出端連接第一 Peres門2的第三輸入端；第二 Feynman門10的第二輸出端連接第二 Peres門3的第三輸入端；Fredkin門I的第三輸出端連接第三Feynman門4的第一輸入端；第三Feynman門4的第一輸出端連接第三Peres門5的第三輸入端；第一 Feynman門9的第二輸出端連接第三Peres門5的第一輸入端；第三Feynman門4的第二輸出端連接第四Peres門6的第三輸入端。利用Feynman門9對輸入變量取反操作得到兩個觸發(fā)器的時鐘信號，通過第一Peres門2和第二 Peres門3電路的級聯(lián)，以及第三Peres門5和第四Peres門6的級聯(lián)，使電路中的垃圾位得到了充分利用。在本實施例中，主可逆觸發(fā)器7和從可逆觸發(fā)器8均為基于兩個Peres門構(gòu)建的可逆RS觸發(fā)器，其具體結(jié)構(gòu)如圖10所示。當時鐘信號CP=I時，第一 Peres門2和第二 Peres門3的目標位輸出變量為￥、￥ ,即低電平輸入有效的主可逆觸發(fā)器正常接收輸入信號；同時，第三Peres門5和第四Peres門6的目標位輸出全部為I，使從可逆觸發(fā)器，亦即整個可逆觸發(fā)器保持原狀態(tài)不變。當CP=O時，第一 Peres門2和第二 Peres門3的目標位輸出變量全部為1，主可逆 觸發(fā)器狀態(tài)保持不變，從可逆觸發(fā)器8工作并接收主可逆觸發(fā)器的原狀態(tài)信號，從而使整個可逆觸發(fā)器處于某一確定狀態(tài)。本發(fā)明用2個低電平輸入有效的可逆RS觸發(fā)器7、8外加4個Peres門，I個Fredkin門，3個Feynman門組成。其中，主可逆觸發(fā)器7和從可逆觸發(fā)器8均為基于兩個Peres門的可逆RS觸發(fā)器，結(jié)構(gòu)如圖10所示，將每個門的輸出端連接另一個門的控制端，其量子代價減小為8,垃圾位數(shù)為2。因此，本發(fā)明的基于可逆邏輯門的可逆主從RS觸發(fā)器，量子代價qc=2X8+4X4+lX5+3Xl = 40。量子門數(shù) gn=2X2+4+l+3 = 12。垃圾位數(shù) gb=2X2+6 =10。除量子門數(shù)外，各項指數(shù)均比圖8所示基于Toffoli門的可逆主從RS觸發(fā)器更優(yōu)。實施例2 如圖11所示，為本發(fā)明的另一個實施例。包含第一Peres 門 2 ；第二 Peres門3,第一 Peres門2的第一輸出端連接第二 Peres門3的第一輸入端;主可逆觸發(fā)器7，第一 Peres門2和第二 Peres門3的第三輸出端分別連接主可逆觸發(fā)器7的兩個輸入端S、R ;第三Peres門5,主可逆觸發(fā)器7的第一輸出端連接第三Peres門5的第二輸入端;第四Peres門6,第三Peres門5的第一輸出端連接第四Peres門6的第一輸入端；主可逆觸發(fā)器7的第二輸出端連接第四Peres門6的第二輸入端；從可逆觸發(fā)器8，第三Peres門5和第四Peres門6的第三輸出端分別連接從可逆觸發(fā)器8的兩個輸入端S、R。在本發(fā)明的其中一個實施例中，還包含F(xiàn)eynman門I,其第一輸出端連接第一 Peres門2的第一輸入端；其第二輸出端連接第三Peres門5的第一輸入端。利用Feynman門I對輸入變量取反操作得到兩個觸發(fā)器的時鐘信號，通過第一Peres門2和第二 Peres門3電路的級聯(lián)，以及第一 Peres門5和Peres門6的級聯(lián),使電路中的垃圾位得到了充分利用。
在本實施例中，主可逆觸發(fā)器7和從可逆觸發(fā)器8均為基于兩個Fredkin構(gòu)建的可逆RS觸發(fā)器，如圖12所示。當時鐘信號CP=I時,經(jīng)過Feynman門I得到第一 Peres門2和第二 Peres門3的目標位輸出變量S、R，即主可逆觸發(fā)器7正常接收輸入信號；同時，第三Peres門5和第四Peres門6的目標位輸出全部為0，使從可逆觸發(fā)器8亦即整個可逆觸發(fā)器保持原狀態(tài)不變。當時鐘信號CP=O時,經(jīng)過Feynman門I得到第一 Peres門2和第二 Peres門3的目標位輸出變量0、0，主可逆觸發(fā)器7狀態(tài)保持不變，從可逆觸發(fā)器8工作并接收主可逆觸發(fā)器7的原狀態(tài)信號，從而使整個可逆觸發(fā)器處于某一確定狀態(tài)。本發(fā)明由2個可逆RS觸發(fā)器7、8外加4個Peres門，I個Feynman門組成。其中，主可逆RS觸發(fā)器7、從可逆RS觸發(fā)器8均為基于兩個Fredkin門構(gòu)建的可逆RS觸發(fā)器；其具體結(jié)構(gòu)如圖12所示，將每個門的輸出端連接另一個門的控制端，觸發(fā)器的量子代價為10，垃圾位數(shù)為2。因此，本發(fā)明實施例的基于可逆邏輯門的可逆主從RS觸發(fā)器，量子代價qc=2X10+4X4+lXl = 37。量子門數(shù) gn=2X2+4+l = 9。垃圾位數(shù) gb=2X2+6 = 10。圖13的表格顯示了本發(fā)明的主從觸發(fā)器和圖8所示現(xiàn)有技術(shù)的主從觸發(fā)器在量子門數(shù)(gn)、垃圾位數(shù)(gb)和量子代價(qc)三個重要的性能指標方面的比較，ratel為垃圾位數(shù)量減小率，rate2為量子代價減小的比例。由比較結(jié)果可以看出，本發(fā)明實施例I和實施例2的基于可逆邏輯門的可逆主從RS觸發(fā)器在整體上優(yōu)越于圖8所示現(xiàn)有技術(shù)的主從觸發(fā)器的性能。其中，本發(fā)明實施例2的主從觸發(fā)器比現(xiàn)有技術(shù)減少I個可逆邏輯門，而垃圾位輸出數(shù)量減少16. 7%，量子代價降低19.6%。因此，采用本發(fā)明的可逆主從RS觸發(fā)器，性能和結(jié)構(gòu)更優(yōu)。本發(fā)明的主從結(jié)構(gòu)觸發(fā)器在時鐘脈沖的下降沿改變狀態(tài)，優(yōu)點是無空翻現(xiàn)象。選取指定的可逆RS觸發(fā)器作為可逆主從RS觸發(fā)器的單元模塊，兩個可逆RS觸發(fā)器的輸入包括兩種狀態(tài)變量R、S的原始輸入和常量0狀態(tài)輸入，且兩種狀態(tài)的變化受時鐘信號的控制；時鐘信號需要產(chǎn)生高低電平兩種狀態(tài)并分別控制兩個可逆RS觸發(fā)器的輸入變量取值。本發(fā)明基于現(xiàn)有的可逆RS觸發(fā)器結(jié)構(gòu)，采取局部可逆邏輯門替換法和函數(shù)功能替換法兩種策略完成了基于可逆邏輯門的可逆主從RS觸發(fā)器，通過電路的級聯(lián)使垃圾位作為輸入重新利用。本發(fā)明基于可逆邏輯門替換和垃圾位重新利用的技術(shù)思路，同時考慮了可逆邏輯門數(shù)、量子代價、垃圾位數(shù)三個重要性能指標的優(yōu)化問題，解決了現(xiàn)有方法的不足，降低了電路資源浪費。以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù)人員應該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會有各種變化和改進，這些變化和改進都落入要求保護的本發(fā)明范圍內(nèi)。本發(fā)明要求保護范圍由所附的權(quán)利要求書及其等同物界定。
權(quán)利要求
1.基于可逆邏輯門的可逆主從RS觸發(fā)器，其特征在于，包含 第一 Peres 門； 第二 Peres門，該第一 Peres門的第一輸出端連接該第二 Peres門的第一輸入端；主可逆觸發(fā)器，該第一 Peres門和該第二 Peres門的第三輸出端分別連接該主可逆觸發(fā)器的兩個輸入端； 第三Peres門，該主可逆觸發(fā)器的第一輸出端連接該第三Peres門的第二輸入端；第四Peres門，該第三Peres門的第一輸出端連接該第四Peres門的第一輸入端；該主可逆觸發(fā)器的第二輸出端連接該第四Peres門的第二輸入端； 從可逆觸發(fā)器，該第三Peres門和該第四Peres門的第三輸出端分別連接該從可逆觸發(fā)器的兩個輸入端。
2.根據(jù)權(quán)利要求I所述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其特征在于，還包含 Fredkin門，其第一輸出端連接第一 Feynman門的第一輸入端；該第一 Feynman門的第一輸出端連接該第一 Peres門的第一輸入端； 該Fredkin門的第二輸入端連接第二 Feynman門的第一輸入端,該第二 Feynman門的第一輸出端連接該第一 Peres門的第三輸入端；該第二 Feynman門的第二輸出端連接第二Peres門的第三輸入端； 該Fredkin門的第三輸出端連接第三Feynman門的第一輸入端；該第三Feynman門的第一輸出端連接該第三Peres門的第三輸入端；該第一 Feynman門的第二輸出端連接該第三Peres門的第一輸入端；該第三Feynman門的第二輸出端連接該第四Peres門的第三輸入端。
3.根據(jù)權(quán)利要求2所述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其特征在于，所述主可逆觸發(fā)器和從可逆觸發(fā)器均為基于兩個Peres門構(gòu)建的可逆RS觸發(fā)器。
4.根據(jù)權(quán)利要求I所述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其特征在于，還包含 Feynman門，第一輸出端連接該第一 Peres門的第一輸入端；第二輸出端連接該第三Peres門的第一輸入端。
5.根據(jù)權(quán)利要求4所述的基于可逆邏輯門的可逆主從RS觸發(fā)器，其特征在于，該主可逆觸發(fā)器和該從可逆觸發(fā)器均為基于兩個Fredkin構(gòu)建的可逆RS觸發(fā)器。
全文摘要
本發(fā)明涉及一種基于可逆邏輯門的可逆主從RS觸發(fā)器，包含第一Peres門；第二Peres門，第一Peres門的第一輸出端連接第二Peres門的第一輸入端；主可逆觸發(fā)器，第一Peres門和第二Peres門的第三輸出端分別連接主可逆觸發(fā)器的兩個輸入端；第三Peres門，其第一輸出端連接第三Peres門的第二輸入端；第四Peres門，第三Peres門的第一輸出端連接第四Peres門的第一輸入端；主可逆觸發(fā)器的第二輸出端連接第四Peres門的第二輸入端；從可逆觸發(fā)器，第三Peres門和第四Peres門的第三輸出端分別連接從可逆觸發(fā)器的兩個輸入端。本發(fā)明量子代價低、量子門數(shù)少、垃圾位數(shù)少，性能優(yōu)異。
文檔編號H03K19/00GK102983841SQ20121055911
公開日2013年3月20日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者蘇圣超, 章偉, 梁艷 申請人:上海工程技術(shù)大學