專利名稱：高速輸入輸出接口的接收電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高速接口領(lǐng)域，尤其涉及一種高速輸入輸出接口(I/O)的接收電路。
背景技術(shù)：
目前，USB3. 0規(guī)范中要求super speed信號(hào)(5Gbps)必須支持頻譜展寬(SpreadSpectrum Communication,簡(jiǎn)稱SSC)功能，以達(dá)到降低電磁干擾(EMI)的效果。這種頻譜展寬功能會(huì)令收發(fā)的數(shù)據(jù)比特率周期性地發(fā)生變化，變化峰峰值為5000ppm。這樣，數(shù)據(jù)恢復(fù)電路對(duì)帶有SSC頻偏的數(shù)據(jù)進(jìn)行恢復(fù)時(shí)，數(shù)據(jù)恢復(fù)電路正確恢復(fù)數(shù)據(jù)的能力有限，有時(shí)需要增加一個(gè)高速鑒頻器
發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提出一種高速輸入輸出接口的接收電路，其改善了接收電路的數(shù)據(jù)恢復(fù)電路的性能，而增加的功耗又很少。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提出一種高速輸入輸出接口的接收電路，其包括本地時(shí)鐘產(chǎn)生電路，用于基于頻譜展寬時(shí)鐘控制脈沖產(chǎn)生本地時(shí)鐘信號(hào)；時(shí)鐘恢復(fù)電路，用于根據(jù)輸入數(shù)據(jù)及本地時(shí)鐘信號(hào)恢復(fù)得到恢復(fù)時(shí)鐘信號(hào)；數(shù)據(jù)恢復(fù)電路，用于根據(jù)輸入數(shù)據(jù)及所述恢復(fù)時(shí)鐘信號(hào)恢復(fù)得到輸出數(shù)據(jù)信號(hào)；頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器，其確定所述本地時(shí)鐘信號(hào)和所述恢復(fù)時(shí)鐘信號(hào)的頻率差是否大于預(yù)定值，如果是，則調(diào)整所述頻譜展寬時(shí)鐘控制脈沖以改變所述本地時(shí)鐘信號(hào)的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)的頻率，如果否，則不做調(diào)整。進(jìn)一步的，所述頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器包括第一累加器、第二累加器和比較器。在預(yù)定時(shí)段內(nèi)，第一累加器對(duì)所述本地時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)得到第一計(jì)數(shù)值，第二累加器對(duì)所述恢復(fù)時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)得到第二計(jì)數(shù)值，之后重置第一累加器和第二累加器。所述比較器比較兩個(gè)計(jì)數(shù)值的差值是否大于預(yù)定閾值，如果是，則所述頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器調(diào)整所述頻譜展寬時(shí)鐘控制脈沖以改變所述本地時(shí)鐘信號(hào)的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)的頻率，如果否，則不做調(diào)整。與現(xiàn)有技術(shù)相比，本發(fā)明中的頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器，增加了頻率跟蹤的功能，其可以自動(dòng)調(diào)整本地時(shí)鐘頻率,從而改善了接收電路的數(shù)據(jù)恢復(fù)電路的性能,而增加的功耗又很少。


圖I為本發(fā)明中的高速輸入輸出接口的接收電路在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；圖2為圖I中的頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；圖3為現(xiàn)有技術(shù)中的數(shù)據(jù)恢復(fù)電路的采樣眼示意圖；和圖4為圖I中的數(shù)據(jù)恢復(fù)電路的采樣眼示意圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明做詳細(xì)說(shuō)明。圖I為本發(fā)明中的高速輸入輸出接口的接收電路100的結(jié)構(gòu)示例圖。如圖I所示，所述高速輸入輸出接口的接收電路，其包括數(shù)據(jù)恢復(fù)電路110、時(shí)鐘恢復(fù)電路120、本地時(shí)鐘產(chǎn)生電路130和頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器140。所述本地時(shí)鐘產(chǎn)生電路130用于基于頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器140產(chǎn)生的頻譜展寬時(shí)鐘控制脈沖SSC_cont產(chǎn)生本地時(shí)鐘信號(hào)CLK_loc。時(shí)鐘恢復(fù)電路120用于根據(jù)輸入數(shù)據(jù)Data_in及所述本地時(shí)鐘信號(hào)CLK_loc恢復(fù)得到恢復(fù)時(shí)鐘信號(hào)CLK_rec。數(shù)據(jù)恢復(fù)電路110用于根據(jù)輸入數(shù)據(jù)Data_in及所述恢復(fù)時(shí)鐘信號(hào)CLK_rec恢復(fù)得到輸出數(shù)據(jù)彳曰號(hào)Data_out。 頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器140確定所述本地時(shí)鐘信號(hào)CLK_loc和所述恢復(fù)時(shí)鐘信號(hào)CLK_rec的頻率差是否大于預(yù)定值，如果是，則調(diào)整所述頻譜展寬時(shí)鐘控制脈沖SSC_cont以改變所述本地時(shí)鐘信號(hào)CLK_loc的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)CLK_rec的頻率，以減少本地時(shí)鐘信號(hào)CLK_loc和所述恢復(fù)時(shí)鐘信號(hào)CLK_rec的頻率差，如果否，則不做調(diào)整。所述頻譜展寬時(shí)鐘控制脈沖SSC_cont可以控制所述本地時(shí)鐘產(chǎn)生電路130中的分頻比,進(jìn)而可以調(diào)整所述本地時(shí)鐘信號(hào)CLK_loc。圖2為圖I中的頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器140在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖。所述頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器140包括第一累加器141、第二累加器142和比較器143。在預(yù)定的一段時(shí)段內(nèi)，第一累加器141對(duì)所述本地時(shí)鐘信號(hào)CLK_loc的周期進(jìn)行計(jì)數(shù)得到第一計(jì)數(shù)值，第二累加器對(duì)所述恢復(fù)時(shí)鐘信號(hào)CLK_rec的周期進(jìn)行計(jì)數(shù)得到第二計(jì)數(shù)值，之后重置第一累加器141和第二累加器142。所述比較器143比較第一計(jì)數(shù)值和第二計(jì)數(shù)值的差值是否大于預(yù)定閾值，如果是，則所述頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器140調(diào)整所述頻譜展寬時(shí)鐘控制脈沖SSC_cont以改變所述本地時(shí)鐘信號(hào)CLK_loc的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)CLK_rec的頻率，如果否，則不做調(diào)整。經(jīng)過(guò)不斷的調(diào)整，最終會(huì)令所述本地時(shí)鐘信號(hào)CLK_loc和所述恢復(fù)時(shí)鐘信號(hào)CLK_rec的頻差會(huì)穩(wěn)定的控制在一個(gè)很小的范圍內(nèi)，以此來(lái)抵消頻譜擴(kuò)展(SSC)后對(duì)接收電路的不利影響，從而可以改善所述數(shù)據(jù)恢復(fù)電路110的性能。圖3為現(xiàn)有技術(shù)中的數(shù)據(jù)恢復(fù)電路的采樣眼示意圖，圖4為圖I中的數(shù)據(jù)恢復(fù)電路的采樣眼示意圖?？梢钥吹?，圖3中的數(shù)據(jù)恢復(fù)電路的建立時(shí)間(setup time)過(guò)短，約為6ps，容易發(fā)生采樣錯(cuò)誤，圖4中的數(shù)據(jù)恢復(fù)電路的建立時(shí)間(setup time)增加了很多，約為40ps，不易發(fā)生采樣錯(cuò)誤，數(shù)據(jù)恢復(fù)能力得到改善。綜上所述，在本發(fā)明中，頻率跟蹤功能集成在頻譜展寬時(shí)鐘(SSC)控制脈沖產(chǎn)生器中，自動(dòng)調(diào)整本地時(shí)鐘頻率，改善接收電路的數(shù)據(jù)恢復(fù)電路的性能，通過(guò)純數(shù)字電路來(lái)實(shí)現(xiàn)，增加的功耗又很少。雖然通過(guò)實(shí)施例描述了本發(fā)明，本領(lǐng)域普通技術(shù)人員知道，本發(fā)明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權(quán)利要求包括這些變形和變化而不脫離本發(fā)明的
精神。
權(quán)利要求
1.一種高速輸入輸出接口的接收電路，其特征在于，其包括 本地時(shí)鐘產(chǎn)生電路，用于基于頻譜展寬時(shí)鐘控制脈沖產(chǎn)生本地時(shí)鐘信號(hào)； 時(shí)鐘恢復(fù)電路，用于根據(jù)輸入數(shù)據(jù)及本地時(shí)鐘信號(hào)恢復(fù)得到恢復(fù)時(shí)鐘信號(hào)； 數(shù)據(jù)恢復(fù)電路，用于根據(jù)輸入數(shù)據(jù)及所述恢復(fù)時(shí)鐘信號(hào)恢復(fù)得到輸出數(shù)據(jù)信號(hào)；和 頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器，其確定所述本地時(shí)鐘信號(hào)和所述恢復(fù)時(shí)鐘信號(hào)的頻率差是否大于預(yù)定值，如果是，則調(diào)整所述頻譜展寬時(shí)鐘控制脈沖以改變所述本地時(shí)鐘信號(hào)的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)的頻率，如果否，則不做調(diào)整。
2.根據(jù)權(quán)利要求I所述的接收電路，其特征在于，所述頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器包括第一累加器、第二累加器和比較器， 在預(yù)定時(shí)段內(nèi)，第一累加器對(duì)所述本地時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)得到第一計(jì)數(shù)值，第二累加器對(duì)所述恢復(fù)時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)得到第二計(jì)數(shù)值，之后重置第一累加器和第二累加器； 所述比較器比較兩個(gè)計(jì)數(shù)值的差值是否大于預(yù)定閾值，如果是，則所述頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器調(diào)整所述頻譜展寬時(shí)鐘控制脈沖以改變所述本地時(shí)鐘信號(hào)的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)的頻率，如果否，則不做調(diào)整。
全文摘要
本發(fā)明公開(kāi)了一種高速輸入輸出接口的接收電路，其包括本地時(shí)鐘產(chǎn)生電路，用于基于調(diào)整頻譜展寬時(shí)鐘控制脈沖產(chǎn)生本地時(shí)鐘信號(hào)；時(shí)鐘恢復(fù)電路，用于根據(jù)輸入數(shù)據(jù)及本地時(shí)鐘信號(hào)恢復(fù)得到恢復(fù)時(shí)鐘信號(hào)；數(shù)據(jù)恢復(fù)電路，用于根據(jù)輸入數(shù)據(jù)及所述恢復(fù)時(shí)鐘信號(hào)恢復(fù)得到輸出數(shù)據(jù)信號(hào)；和頻譜脈寬時(shí)鐘控制脈沖產(chǎn)生器，其確定所述本地時(shí)鐘信號(hào)和所述恢復(fù)時(shí)鐘信號(hào)的頻率差是否大于預(yù)定值，如果是，則調(diào)整所述頻譜展寬時(shí)鐘控制脈沖以改變所述本地時(shí)鐘信號(hào)的頻率，使其接近所述恢復(fù)時(shí)鐘信號(hào)的頻率，如果否，則不做調(diào)整。這樣，由于改變了本地時(shí)鐘信號(hào)，使其頻率更加接近所述恢復(fù)時(shí)鐘信號(hào)的頻率，從而改善了接收電路的數(shù)據(jù)恢復(fù)電路的性能，而增加的功耗又很少。
文檔編號(hào)H03K19/0175GK102801411SQ20121025811
公開(kāi)日2012年11月28日 申請(qǐng)日期2012年7月25日 優(yōu)先權(quán)日2012年7月25日
發(fā)明者陸競(jìng)虞, 向濤 申請(qǐng)人:蘇州亮智科技有限公司