專利名稱：用于高速接口的鎖存電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路領(lǐng)域，特別是涉及一種用于高速接口的鎖存電路。
背景技術(shù)：
隨著半導(dǎo)體制造工藝的不斷提升，芯片與芯片間的通信速度越來越高，對(duì)接收電路的處理高速信號(hào)能力提出了更高的要求。鎖存，就是把信號(hào)展示以位置某種電平狀態(tài)。鎖存器，就是輸出端的狀態(tài)不會(huì)隨輸入端的變化而變化，僅在有鎖存信號(hào)時(shí)輸入的狀態(tài)被保存到輸出，知道下一個(gè)鎖存喜好來時(shí)才改變。對(duì)于高速鎖存器而言，在信號(hào)觸發(fā)的半個(gè)周期內(nèi)，需要保持輸入信號(hào)的穩(wěn)定，一旦輸入信號(hào)的完整性受到其他因素的干擾，將可能造成誤 觸發(fā)。作為接收電路的前端，可以通過EQUALIZER，DFE等電路技術(shù)來提高電路以及系統(tǒng)的帶寬，但最終要將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)進(jìn)行處理。此時(shí)就必須對(duì)接收恢復(fù)的數(shù)據(jù)進(jìn)行采樣，而采樣電路往往是不可忽略的制約系統(tǒng)帶寬的一個(gè)瓶頸。常規(guī)的采樣電路由于其自身結(jié)構(gòu)的特性決定了其不能達(dá)到很高的帶寬，這就制約了整個(gè)接收系統(tǒng)的帶寬。此時(shí)就需要有一種高帶寬的采樣保持電路，這樣才可以突破采樣保持電路的瓶頸，進(jìn)一步提升整個(gè)接收系統(tǒng)的帶寬。

發(fā)明內(nèi)容
本發(fā)明主要解決的技術(shù)問題是提供一種用于高速接口的鎖存電路，能夠提高運(yùn)行速度，結(jié)構(gòu)簡(jiǎn)單，便于使用。為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是提供一種用于高速接口的鎖存電路，包括信號(hào)輸入端、鎖存單元、放大器單元、控制信號(hào)發(fā)生單元和射極跟隨器單元，所述信號(hào)輸入端與鎖存單元相連接，所述射極跟隨器單元連接在放大器單元和鎖存單元之間，所述控制信號(hào)發(fā)生單元并聯(lián)在放大器單元上，所述信號(hào)輸入端上還并聯(lián)有控制開關(guān)單元。在本發(fā)明一個(gè)較佳實(shí)施例中，所述鎖存單元包括多個(gè)串聯(lián)的寄存器。在本發(fā)明一個(gè)較佳實(shí)施例中，所述鎖存單元還與接地輸出端相連接。在本發(fā)明一個(gè)較佳實(shí)施例中，所述控制信號(hào)發(fā)生單元包括計(jì)數(shù)單元和存儲(chǔ)單元。在本發(fā)明一個(gè)較佳實(shí)施例中，所述信號(hào)輸入端包括一信號(hào)識(shí)別轉(zhuǎn)換單元。本發(fā)明的有益效果是本發(fā)明用于高速接口的鎖存電路，能夠提高運(yùn)行速度，結(jié)構(gòu)簡(jiǎn)單，便于使用。


圖I是本發(fā)明用于高速接口的鎖存電路一較佳實(shí)施例的結(jié)構(gòu)示意圖；；
附圖中各部件的標(biāo)記如下1、信號(hào)輸入端，2、鎖存單元，3、放大器單元，4、控制信號(hào)發(fā)生單元，5、射極跟隨器單元，6、控制開關(guān)單元，7、接地輸出端。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)闡述，以使本發(fā)明的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本發(fā)明的保護(hù)范圍做出更為清楚明確的界定。請(qǐng)參閱圖1，一種用于高速接口的鎖存電路，包括信號(hào)輸入端I、鎖存單元2、放大器單元3、控制信號(hào)發(fā)生單元4和射極跟隨器單元5，所述信號(hào)輸入端I與鎖存單元2相連接，所述射極跟隨器單元5連接在放大器單元3和鎖存單元2之間，所述控制信號(hào)發(fā)生單元4并聯(lián)在放大器單元3上，所述信號(hào)輸入端I上還并聯(lián)有控制開關(guān)單元6。另外，所述鎖存單元2包括多個(gè)串聯(lián)的寄存器。另外，所述鎖存單元2還與接地輸出端7相連接。另外，所述控制信號(hào)發(fā)生單元4包括計(jì)數(shù)單元和存儲(chǔ)單元。
另外，所述信號(hào)輸入端7包括一信號(hào)識(shí)別轉(zhuǎn)換單元。區(qū)別于現(xiàn)有技術(shù)，本發(fā)明用于高速接口的鎖存電路，能夠提高運(yùn)行速度，結(jié)構(gòu)簡(jiǎn)單，便于使用。以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種用于高速接口的鎖存電路，其特征在于，包括信號(hào)輸入端、鎖存單元、放大器單元、控制信號(hào)發(fā)生單元和射極跟隨器單元，所述信號(hào)輸入端與鎖存單元相連接，所述射極跟隨器單元連接在放大器單元和鎖存單元之間，所述控制信號(hào)發(fā)生單元并聯(lián)在放大器單元上，所述信號(hào)輸入端上還并聯(lián)有控制開關(guān)單元。
2.根據(jù)權(quán)利要求I所述的用于高速接口的鎖存電路，其特征在于，所述鎖存單元包括多個(gè)串聯(lián)的寄存器。
3.根據(jù)權(quán)利要求I所述的用于高速接口的鎖存電路，其特征在于，所述鎖存單元還與接地輸出端相連接。
4.根據(jù)權(quán)利要求I所述的用于高速接口的鎖存電路，其特征在于，所述控制信號(hào)發(fā)生單元包括計(jì)數(shù)單元和存儲(chǔ)單元。、
5.根據(jù)權(quán)利要求I所述的用于高速接口的鎖存電路，其特征在于，所述信號(hào)輸入端包括一信號(hào)識(shí)別轉(zhuǎn)換單元。
全文摘要
本發(fā)明公開了一種用于高速接口的鎖存電路，包括信號(hào)輸入端、鎖存單元、放大器單元、控制信號(hào)發(fā)生單元和射極跟隨器單元，所述信號(hào)輸入端與鎖存單元相連接，所述射極跟隨器單元連接在放大器單元和鎖存單元之間，所述控制信號(hào)發(fā)生單元并聯(lián)在放大器單元上，所述信號(hào)輸入端上還并聯(lián)有控制開關(guān)單元。通過上述方式，本發(fā)明用于高速接口的鎖存電路能夠提高運(yùn)行速度，結(jié)構(gòu)簡(jiǎn)單，便于使用。
文檔編號(hào)H03K19/0175GK102723940SQ20121016146
公開日2012年10月10日 申請(qǐng)日期2012年5月23日 優(yōu)先權(quán)日2012年5月23日
發(fā)明者陳 峰 申請(qǐng)人:常州芯奇微電子科技有限公司